JPH05108557A - バス交換器 - Google Patents
バス交換器Info
- Publication number
- JPH05108557A JPH05108557A JP27123991A JP27123991A JPH05108557A JP H05108557 A JPH05108557 A JP H05108557A JP 27123991 A JP27123991 A JP 27123991A JP 27123991 A JP27123991 A JP 27123991A JP H05108557 A JPH05108557 A JP H05108557A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- priority order
- code
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 複数のバスマスタを含むコンピュータシステ
ムにおいて、状況に応じて各スマスタの優先順位を変え
ることを可能にする。 【構成】 バスマスタ１１〜１４の優先順位を示すコー
ドはＣＰＵから優先順位コードレジスタ１６に送られ、
格納される。各バスマスタから出力されるバスリクエス
ト信号と優先順位コードレジスタ１６に格納されたコー
ドとが優先度決定ＲＯＭ１５にアドレスとして供給され
る。これにより、優先度決定ＲＯＭ１５からバスリクエ
スト信号を出力しているバスマスタのうち最も優先順位
の高いバスマスタにバス権応答信号が送られる。優先順
位コードレジスタ１６に格納されるコードを書き換える
ことにより各バスマスタの優先順位を変更することがで
きる。
ムにおいて、状況に応じて各スマスタの優先順位を変え
ることを可能にする。 【構成】 バスマスタ１１〜１４の優先順位を示すコー
ドはＣＰＵから優先順位コードレジスタ１６に送られ、
格納される。各バスマスタから出力されるバスリクエス
ト信号と優先順位コードレジスタ１６に格納されたコー
ドとが優先度決定ＲＯＭ１５にアドレスとして供給され
る。これにより、優先度決定ＲＯＭ１５からバスリクエ
スト信号を出力しているバスマスタのうち最も優先順位
の高いバスマスタにバス権応答信号が送られる。優先順
位コードレジスタ１６に格納されるコードを書き換える
ことにより各バスマスタの優先順位を変更することがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は、バスリクエスト信号を
処理してバス使用権を決定するバス交換器に関する。
処理してバス使用権を決定するバス交換器に関する。
【０００２】
【従来の技術】複数のバスマスタ（システムバスを占用
して処理を実行することの可能なボード）からのバスリ
クエスト信号に対し、各バスマスタからの優先順位に従
い、このうちの１つにバス権応答信号を送り、バスを占
有することを許可するバス交換方式として図２に示す直
列優先順位方式と図３に示す並列優先順位方式とが知ら
れている。
して処理を実行することの可能なボード）からのバスリ
クエスト信号に対し、各バスマスタからの優先順位に従
い、このうちの１つにバス権応答信号を送り、バスを占
有することを許可するバス交換方式として図２に示す直
列優先順位方式と図３に示す並列優先順位方式とが知ら
れている。
【０００３】直列優先順位方式は、図２に示すように、
バスマスタ１のバス優先信号入力端子を接地し、バスマ
スタ１のバス優先解放信号出力端子をバスマスタ２のバ
ス優先信号入力端子に接続し、バスマスタ２のバス優先
解放信号出力端子をバスマスタ３のバスマスタ優先信号
入力端子に接続するというよに、バス優先解放信号出力
端子を次段のバスマスタのバス優先信号入力端子に接続
する方式である。この場合、バスマスタ１の優先順位が
最も高く、バスマスタ２、バスマスタ３、…、の順に優
先順位が低くなる。
バスマスタ１のバス優先信号入力端子を接地し、バスマ
スタ１のバス優先解放信号出力端子をバスマスタ２のバ
ス優先信号入力端子に接続し、バスマスタ２のバス優先
解放信号出力端子をバスマスタ３のバスマスタ優先信号
入力端子に接続するというよに、バス優先解放信号出力
端子を次段のバスマスタのバス優先信号入力端子に接続
する方式である。この場合、バスマスタ１の優先順位が
最も高く、バスマスタ２、バスマスタ３、…、の順に優
先順位が低くなる。
【０００４】並列優先順位方式は、図３に示すように、
バス交換器の優先順位エンコーダに各バスマスタのバス
リクエスト信号出力端子を接続し、バス交換器の優先順
位デコーダに各バスマスタのバス権応答信号入力端子を
接続する方式である。この場合、優先順位エンコーダの
端子Ｉ７及び優先順位デコーダの端子Ｙ７に接続された
バスマスタの優先順位が最も高く、優先順位エンコーダ
の端子Ｉ０及び優先順位デコーダの端子Ｙ０に接続され
たバスマスタの優先順位が最も低い。
バス交換器の優先順位エンコーダに各バスマスタのバス
リクエスト信号出力端子を接続し、バス交換器の優先順
位デコーダに各バスマスタのバス権応答信号入力端子を
接続する方式である。この場合、優先順位エンコーダの
端子Ｉ７及び優先順位デコーダの端子Ｙ７に接続された
バスマスタの優先順位が最も高く、優先順位エンコーダ
の端子Ｉ０及び優先順位デコーダの端子Ｙ０に接続され
たバスマスタの優先順位が最も低い。
【０００５】
【発明が解決しようとする課題】上記の２つの方式は、
いずれも、バスマスタの優先順位が固定されているの
で、複数のプロセッサを用いた並列処理システムにおい
て、優先順の低いバスマスタのプロセッサの高速処理が
必要となる状況が発生しても、他の優先順位の高いバス
マスタの処理が優先されるため、システム全体の処理速
度が低下する場合がある。
いずれも、バスマスタの優先順位が固定されているの
で、複数のプロセッサを用いた並列処理システムにおい
て、優先順の低いバスマスタのプロセッサの高速処理が
必要となる状況が発生しても、他の優先順位の高いバス
マスタの処理が優先されるため、システム全体の処理速
度が低下する場合がある。
【０００６】本発明は、上記問題に鑑みなされたもので
あり、システム全体の処理速度が向上するように状況に
応じてバスマスタの優先順位を変えることを可能にする
バス交換器を提供することにある。
あり、システム全体の処理速度が向上するように状況に
応じてバスマスタの優先順位を変えることを可能にする
バス交換器を提供することにある。
【０００７】
【課題を解決するための手段】本発明の目的は、バス権
応答信号が与えられたときに夫々バスを占用することの
可能な複数のバスマスタを含むコンピュータシステムの
バス交換器であって、各バスマスタの優先順位を決定す
るコードを格納する手段と、該手段の受容したコードと
各バスマスタから出力されるバスリクエスト信号とから
バス権応答信号が与えられるべきバスマスタを決定する
手段とを備えたことを特徴とするバス交換器によって達
成される。
応答信号が与えられたときに夫々バスを占用することの
可能な複数のバスマスタを含むコンピュータシステムの
バス交換器であって、各バスマスタの優先順位を決定す
るコードを格納する手段と、該手段の受容したコードと
各バスマスタから出力されるバスリクエスト信号とから
バス権応答信号が与えられるべきバスマスタを決定する
手段とを備えたことを特徴とするバス交換器によって達
成される。
【０００８】
【作用】各バスマスタの優先順位を決定するコードは、
ＣＰＵ（中央処理装置）から所定のレジスタに送られ、
格納される。各バスマスタから出力されるバスリクエス
ト信号とレジスタに格納されたコードとがアドレストと
して所定のデータを記憶したＲＯＭに入力される。バス
リクエスト信号を出力しているバスマスタのうち最も高
い優先順位を有するバスマスタにＲＯＭからバス権応答
信号が出力される。
ＣＰＵ（中央処理装置）から所定のレジスタに送られ、
格納される。各バスマスタから出力されるバスリクエス
ト信号とレジスタに格納されたコードとがアドレストと
して所定のデータを記憶したＲＯＭに入力される。バス
リクエスト信号を出力しているバスマスタのうち最も高
い優先順位を有するバスマスタにＲＯＭからバス権応答
信号が出力される。
【０００９】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。図１において、１１〜１４はバスマスタ、
１５はバスリクエスト信号を出力しているバスマスタの
うち、最も優先度の高いものにバス権応答信号を送って
バスを占有することを許可する機能を有する優先度決定
ＲＯＭ、１６は各バスマスタの優先順位を決定するため
の優先順位コードを優先度決定ＲＯＭ１５に供給する優
先順位コードレジスタである。優先度決定ＲＯＭ１５及
び優先順位コードレジスタ１６が本発明のバス交換器を
構成する。
に説明する。図１において、１１〜１４はバスマスタ、
１５はバスリクエスト信号を出力しているバスマスタの
うち、最も優先度の高いものにバス権応答信号を送って
バスを占有することを許可する機能を有する優先度決定
ＲＯＭ、１６は各バスマスタの優先順位を決定するため
の優先順位コードを優先度決定ＲＯＭ１５に供給する優
先順位コードレジスタである。優先度決定ＲＯＭ１５及
び優先順位コードレジスタ１６が本発明のバス交換器を
構成する。
【００１０】優先順位コードレジスタ１６には、不図示
のＣＰＵから優先順位を決定するための優先順位コード
がバスを介して入力される。優先度決定ＲＯＭ１５に
は、各バスマスタからのバスリクエスト信号ＢＲＥＱ及
び優先順位コードレジスタ１６からの優先順位コードの
両方がアドレスとして与えられ、これにより優先度決定
ＲＯＭ１５から最も優先順位の高いバスマスタにバス権
応答信号ＢＡＣＫが出力される。バス権応答信号を受け
取ったバスマスタは、システムバスを独占的に使用する
ことが可能になる。
のＣＰＵから優先順位を決定するための優先順位コード
がバスを介して入力される。優先度決定ＲＯＭ１５に
は、各バスマスタからのバスリクエスト信号ＢＲＥＱ及
び優先順位コードレジスタ１６からの優先順位コードの
両方がアドレスとして与えられ、これにより優先度決定
ＲＯＭ１５から最も優先順位の高いバスマスタにバス権
応答信号ＢＡＣＫが出力される。バス権応答信号を受け
取ったバスマスタは、システムバスを独占的に使用する
ことが可能になる。
【００１１】あるバスマスタのプロセッサの高速処理が
必要となる状況が発生した場合、ＣＰＵがこのバスマス
タの優先順位を最も高くするような優先順位コードを優
先順位コードレジスタ１６に送ることによりこのバスマ
スタが優先的にバスを使用することが可能になる。この
ようにバスマスタの優先順位を状況に応じてプログラマ
ブルに変えることによりシステム全体のバスアクセス効
率が向上する。
必要となる状況が発生した場合、ＣＰＵがこのバスマス
タの優先順位を最も高くするような優先順位コードを優
先順位コードレジスタ１６に送ることによりこのバスマ
スタが優先的にバスを使用することが可能になる。この
ようにバスマスタの優先順位を状況に応じてプログラマ
ブルに変えることによりシステム全体のバスアクセス効
率が向上する。
【００１２】
【発明の効果】本発明のバス交換器は、バスマスタの優
先順位を決定するコードを格納する手段と、該手段の受
容したコードと各バスマスタから出力されるバスリクエ
スト信号とからバス権応答信号が与えられるべきバスマ
スタを決定する手段とを備えているので、状況に応じて
各バスマスタの優先順位を変えることが可能であり、シ
ステム全体の処理速度を向上させることができる。
先順位を決定するコードを格納する手段と、該手段の受
容したコードと各バスマスタから出力されるバスリクエ
スト信号とからバス権応答信号が与えられるべきバスマ
スタを決定する手段とを備えているので、状況に応じて
各バスマスタの優先順位を変えることが可能であり、シ
ステム全体の処理速度を向上させることができる。
【図面の簡単な説明】
【図１】本発明のバス交換器の一実施例の構成図であ
る。
る。
【図２】従来の直列優先順位交換方式の構成図である。
【図３】従来の並列優先順位交換方式の構成図である。
１〜３、１１〜１４ バスマスタ １５ 優先度決定ＲＯＭ １６ 優先順位コードレジスタ。
Claims (1)
- 【請求項１】 バス権応答信号が与えられたときに夫々
バスを占用することの可能な複数のバスマスタを含むコ
ンピュータシステムのバス交換器であって、各バスマス
タの優先順位を決定するコードを格納する手段と、該手
段の受容したコードと各バスマスタから出力されるバス
リクエスト信号とからバス権応答信号が与えられるべき
バスマスタを決定する手段とを備えたことを特徴とする
バス交換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27123991A JPH05108557A (ja) | 1991-10-18 | 1991-10-18 | バス交換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27123991A JPH05108557A (ja) | 1991-10-18 | 1991-10-18 | バス交換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05108557A true JPH05108557A (ja) | 1993-04-30 |
Family
ID=17497295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27123991A Pending JPH05108557A (ja) | 1991-10-18 | 1991-10-18 | バス交換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05108557A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263248A (ja) * | 1984-06-11 | 1985-12-26 | Ricoh Co Ltd | バス優先権決定回路 |
| JPH0338761A (ja) * | 1989-07-05 | 1991-02-19 | Nec Corp | バス競合整理方式 |
-
1991
- 1991-10-18 JP JP27123991A patent/JPH05108557A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263248A (ja) * | 1984-06-11 | 1985-12-26 | Ricoh Co Ltd | バス優先権決定回路 |
| JPH0338761A (ja) * | 1989-07-05 | 1991-02-19 | Nec Corp | バス競合整理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000047994A (ja) | 情報処理装置 | |
| CA2385079A1 (en) | Parallel computer architecture, and information processing unit using the architecture | |
| EP0658998B1 (en) | Data switching apparatus | |
| JPS6242306B2 (ja) | ||
| JPH05108557A (ja) | バス交換器 | |
| CA2079353A1 (en) | Memory controller and data processing system | |
| JPH05233560A (ja) | 多重プロセッサ回路用プロセッサ間連絡システムおよびその方法 | |
| JP2731761B2 (ja) | ネットワーク制御装置 | |
| JPH08153066A (ja) | Ｍｃａバスアービタ集積回路及びこの種の回路の応用 | |
| JP3240863B2 (ja) | 調停回路 | |
| JP2004213666A (ja) | Ｄｍａモジュールとその操作方法 | |
| JP2806771B2 (ja) | バス調停回路 | |
| JPH0520183A (ja) | メモリアクセス制御方式 | |
| JPS59218532A (ja) | バス接続方式 | |
| JP2913702B2 (ja) | マルチプロセッサシステムのアクセス受付制御方式 | |
| JPH09223103A (ja) | 情報処理システム | |
| JP3211694B2 (ja) | マルチプロセッサ接続方式 | |
| KR940009703B1 (ko) | 다중 프로세서 시스템의 버스 중재 장치 | |
| JP3491838B2 (ja) | 入出力拡張システム | |
| JPH05120207A (ja) | デ−タ転送方式 | |
| JP2856709B2 (ja) | バス間結合システム | |
| KR19990071122A (ko) | 다중 프로세서 회로 | |
| JPH08129523A (ja) | 計算機システム | |
| JP2731743B2 (ja) | 通信レジスタ付並列計算機 | |
| JPH0324694B2 (ja) |