JPH05102393A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05102393A JPH05102393A JP25887791A JP25887791A JPH05102393A JP H05102393 A JPH05102393 A JP H05102393A JP 25887791 A JP25887791 A JP 25887791A JP 25887791 A JP25887791 A JP 25887791A JP H05102393 A JPH05102393 A JP H05102393A
- Authority
- JP
- Japan
- Prior art keywords
- wirings
- wiring
- integrated circuit
- circuit device
- logic integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 その高集積化・低コスト化を阻害することな
く、金属間化合物半導体を基板とする高速論理集積回路
装置等のノイズマージンを拡大する。 【構成】 比較的長い距離にわたって平行して配置され
る信号配線Ｌ１及びＬ２間に、低インピーダンスの固定
電位供給点に結合されしかも電源供給を行わない配線Ｌ
３を設ける。また、配線Ｌ１及びＬ３間ならびに配線Ｌ
２及びＬ３間に、比較的高い誘電率の誘電体Ｄ１及びＤ
２を設ける。 【効果】 上記手段によれば、特にガリウム砒素（Ｇａ
Ａｓ）等の金属間化合物半導体を基板ＳＵＢとし基板容
量Ｃ１Ｇ及びＣ２Ｇの小さな高速論理集積回路装置等に
おいて、配線Ｌ１及びＬ２間のカップリング容量を実質
的に小さくし、これらの配線間のクロストークノイズを
抑制することができる。その結果、その高集積化・低コ
スト化を阻害することなく、金属間化合物半導体を基板
とする高速論理集積回路装置等のノイズマージンを拡大
できる。
く、金属間化合物半導体を基板とする高速論理集積回路
装置等のノイズマージンを拡大する。 【構成】 比較的長い距離にわたって平行して配置され
る信号配線Ｌ１及びＬ２間に、低インピーダンスの固定
電位供給点に結合されしかも電源供給を行わない配線Ｌ
３を設ける。また、配線Ｌ１及びＬ３間ならびに配線Ｌ
２及びＬ３間に、比較的高い誘電率の誘電体Ｄ１及びＤ
２を設ける。 【効果】 上記手段によれば、特にガリウム砒素（Ｇａ
Ａｓ）等の金属間化合物半導体を基板ＳＵＢとし基板容
量Ｃ１Ｇ及びＣ２Ｇの小さな高速論理集積回路装置等に
おいて、配線Ｌ１及びＬ２間のカップリング容量を実質
的に小さくし、これらの配線間のクロストークノイズを
抑制することができる。その結果、その高集積化・低コ
スト化を阻害することなく、金属間化合物半導体を基板
とする高速論理集積回路装置等のノイズマージンを拡大
できる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、例
えば、金属間化合物半導体を基板とする高速論理集積回
路装置等に利用して特に有効な技術に関するものであ
る。
えば、金属間化合物半導体を基板とする高速論理集積回
路装置等に利用して特に有効な技術に関するものであ
る。
【０００２】
【従来の技術】ガリウム砒素（ＧａＡｓ）等の金属間化
合物半導体を基板として形成される高速論理集積回路装
置がある。一方、従来の半導体装置において、比較的長
い距離にわたって平行して配置される信号配線間のクロ
ストークノイズを防止するためこれらの配線間を充分な
距離をおいて配置する方法が採られる。
合物半導体を基板として形成される高速論理集積回路装
置がある。一方、従来の半導体装置において、比較的長
い距離にわたって平行して配置される信号配線間のクロ
ストークノイズを防止するためこれらの配線間を充分な
距離をおいて配置する方法が採られる。
【０００３】ガリウム砒素を基板とする高速論理集積回
路装置については、例えば、１９８８年度『アイ・イー
・イー・イー（ＩＥＥＥ） ガリウム砒素ＩＣ シンポ
ジウム 論文集』の第２７頁〜第３０頁に記載されてい
る。
路装置については、例えば、１９８８年度『アイ・イー
・イー・イー（ＩＥＥＥ） ガリウム砒素ＩＣ シンポ
ジウム 論文集』の第２７頁〜第３０頁に記載されてい
る。
【０００４】
【発明が解決しようとする課題】近年、半導体集積回路
技術の発展にともなって高速論理集積回路装置等の高集
積化・大容量化が進む中、隣接する配線間の距離が縮小
し、また平行して配置される距離は逆に長くなる傾向に
ある。このため、配線間のカップリング容量が増大し、
特に金属間化合物半導体を基板とし対基板容量の小さな
高速論理集積回路装置等では、これらの配線間のクロス
トークノイズによって高速論理集積回路装置等のノイズ
マージンが圧縮されるという問題が生じる。また、これ
に対処するため、隣接する配線間にそのクロストークノ
イズが問題にならない程度の距離をおいた場合、高速論
理集積回路装置等のチップサイズが大きくなり、その高
集積化・低コスト化が阻害される結果となる。
技術の発展にともなって高速論理集積回路装置等の高集
積化・大容量化が進む中、隣接する配線間の距離が縮小
し、また平行して配置される距離は逆に長くなる傾向に
ある。このため、配線間のカップリング容量が増大し、
特に金属間化合物半導体を基板とし対基板容量の小さな
高速論理集積回路装置等では、これらの配線間のクロス
トークノイズによって高速論理集積回路装置等のノイズ
マージンが圧縮されるという問題が生じる。また、これ
に対処するため、隣接する配線間にそのクロストークノ
イズが問題にならない程度の距離をおいた場合、高速論
理集積回路装置等のチップサイズが大きくなり、その高
集積化・低コスト化が阻害される結果となる。
【０００５】この発明の目的は、その高集積化・低コス
ト化を阻害することなく高速論理集積回路装置等のノイ
ズマージンを拡大することにある。
ト化を阻害することなく高速論理集積回路装置等のノイ
ズマージンを拡大することにある。
【０００６】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、比較的長い距離にわたって平
行して配置される第１及び第２の信号配線間に、低イン
ピーダンスの固定電位供給点に結合されしかも電源供給
を行わない第３の配線を設ける。また、上記第１及び第
３の配線間ならびに第２及び第３の配線間に、比較的高
い誘電率の誘電体を設ける。
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、比較的長い距離にわたって平
行して配置される第１及び第２の信号配線間に、低イン
ピーダンスの固定電位供給点に結合されしかも電源供給
を行わない第３の配線を設ける。また、上記第１及び第
３の配線間ならびに第２及び第３の配線間に、比較的高
い誘電率の誘電体を設ける。
【０００８】
【作用】上記手段によれば、特に金属間化合物半導体を
基板とし対基板容量の小さな高速論理集積回路装置等に
おいて、第１及び第２の配線間のカップリング容量を実
質的に低減し、配線間のクロストークノイズを抑制する
ことができる。これにより、その高集積化・低コスト化
を阻害することなく、金属間化合物半導体を基板とする
高速論理集積回路装置等のノイズマージンを拡大でき
る。
基板とし対基板容量の小さな高速論理集積回路装置等に
おいて、第１及び第２の配線間のカップリング容量を実
質的に低減し、配線間のクロストークノイズを抑制する
ことができる。これにより、その高集積化・低コスト化
を阻害することなく、金属間化合物半導体を基板とする
高速論理集積回路装置等のノイズマージンを拡大でき
る。
【０００９】
【実施例】図１には、この発明が適用された高速論理集
積回路装置（ＬＳＩ）の一実施例の基板配置図が示され
ている。また、図２には、図１の高速論理集積回路装置
のＡ−Ｂ断面構造図の第１の実施例が示されている。こ
れらの図をもとに、この実施例の高速論理集積回路装置
の構成及びレイアウトの概要ならびにその特徴について
説明する。なお、この実施例の高速論理集積回路装置
は、例えばガリウム砒素のような金属間化合物半導体を
基板として形成され、高速コンピュータ等のディジタル
システムを構成する。
積回路装置（ＬＳＩ）の一実施例の基板配置図が示され
ている。また、図２には、図１の高速論理集積回路装置
のＡ−Ｂ断面構造図の第１の実施例が示されている。こ
れらの図をもとに、この実施例の高速論理集積回路装置
の構成及びレイアウトの概要ならびにその特徴について
説明する。なお、この実施例の高速論理集積回路装置
は、例えばガリウム砒素のような金属間化合物半導体を
基板として形成され、高速コンピュータ等のディジタル
システムを構成する。
【００１０】図１において、この実施例の高速論理集積
回路装置は、特に制限されないが、半導体基板ＳＵＢの
中央部に所定の距離をおいて配置される五つのセル列Ｃ
Ｇ１〜ＣＧ５を備える。これらのセル列は、整列して配
置される複数の基本セルからなり、隣接するセル列の間
は、配線をレイアウトするためのチャンネル領域とされ
る。セル列ＣＧ１〜ＣＧ５の外側には、半導体基板ＳＵ
Ｂの４辺に沿って、多数のボンディングパッドＰＡＤが
設けられる。
回路装置は、特に制限されないが、半導体基板ＳＵＢの
中央部に所定の距離をおいて配置される五つのセル列Ｃ
Ｇ１〜ＣＧ５を備える。これらのセル列は、整列して配
置される複数の基本セルからなり、隣接するセル列の間
は、配線をレイアウトするためのチャンネル領域とされ
る。セル列ＣＧ１〜ＣＧ５の外側には、半導体基板ＳＵ
Ｂの４辺に沿って、多数のボンディングパッドＰＡＤが
設けられる。
【００１１】この実施例において、例えばセル列ＣＧ２
に設けられる２個の基本セルの間には、所定の内部信号
を伝達するための信号配線Ｌ１（第１の配線）が設けら
れ、セル列ＣＧ２に設けられる他の基本セルとセル列Ｃ
Ｇ３に設けられる基本セルとの間には、他の所定の内部
信号を伝達するための信号配線Ｌ２（第２の配線）が設
けられる。これらの配線Ｌ１及びＬ２は、半導体基板Ｓ
ＵＢの横方向の長さに相当する比較的長い距離にわたっ
て、平行して配置される。このため、配線Ｌ１及びＬ２
間には、これらの配線が平行して配置される区間を含む
形で、配線Ｌ３（第３の配線）が設けられる。
に設けられる２個の基本セルの間には、所定の内部信号
を伝達するための信号配線Ｌ１（第１の配線）が設けら
れ、セル列ＣＧ２に設けられる他の基本セルとセル列Ｃ
Ｇ３に設けられる基本セルとの間には、他の所定の内部
信号を伝達するための信号配線Ｌ２（第２の配線）が設
けられる。これらの配線Ｌ１及びＬ２は、半導体基板Ｓ
ＵＢの横方向の長さに相当する比較的長い距離にわたっ
て、平行して配置される。このため、配線Ｌ１及びＬ２
間には、これらの配線が平行して配置される区間を含む
形で、配線Ｌ３（第３の配線）が設けられる。
【００１２】ここで、配線Ｌ１〜Ｌ３は、図２に示され
るように、同一の金属配線層を用いて、半導体基板ＳＵ
Ｂ上に形成された層間絶縁膜ＬＩ１の上層に形成され
る。また、これらの配線の上層には、さらに層間絶縁膜
ＬＩ２が形成される。半導体基板ＳＵＢは、前述のよう
に、ガリウム砒素（ＧａＡｓ）からなり、層間絶縁膜Ｌ
Ｉ１及びＬＩ２は、酸化シリコン（ＳｉＯ2 ）からな
る。一方、配線Ｌ３は、図１に示されるように、固定電
位供給点すなわちボンディングパッドＰＶＢに結合され
る。このパッドＰＶＢには、特に制限されないが、外部
に設けられた低インピーダンスの電圧発生回路から対応
する外部端子を介して、所定の固定電位ＶＢが供給され
る。なお、配線Ｌ３ならびにパッドＰＶＢは、いわゆる
動作電源を供給するための電源供給経路として機能しな
い。このため、高速論理集積回路装置には、例えば電源
電圧ＶＣＣを供給するボンディングパッドＰＶＣＣや回
路の接地電位を供給するボンディングパッドＰＶＥＥが
別途設けられる。
るように、同一の金属配線層を用いて、半導体基板ＳＵ
Ｂ上に形成された層間絶縁膜ＬＩ１の上層に形成され
る。また、これらの配線の上層には、さらに層間絶縁膜
ＬＩ２が形成される。半導体基板ＳＵＢは、前述のよう
に、ガリウム砒素（ＧａＡｓ）からなり、層間絶縁膜Ｌ
Ｉ１及びＬＩ２は、酸化シリコン（ＳｉＯ2 ）からな
る。一方、配線Ｌ３は、図１に示されるように、固定電
位供給点すなわちボンディングパッドＰＶＢに結合され
る。このパッドＰＶＢには、特に制限されないが、外部
に設けられた低インピーダンスの電圧発生回路から対応
する外部端子を介して、所定の固定電位ＶＢが供給され
る。なお、配線Ｌ３ならびにパッドＰＶＢは、いわゆる
動作電源を供給するための電源供給経路として機能しな
い。このため、高速論理集積回路装置には、例えば電源
電圧ＶＣＣを供給するボンディングパッドＰＶＣＣや回
路の接地電位を供給するボンディングパッドＰＶＥＥが
別途設けられる。
【００１３】これらのことから、配線Ｌ３は、等価的に
回路の接地電位に結合される形となり、配線Ｌ１及びＬ
２間をシールドすべく機能して、これらの配線間のクロ
ストークノイズを抑制する作用を持つ。すなわち、配線
Ｌ１及びＬ２と半導体基板ＳＵＢとの間の基板容量をそ
れぞれＣ１Ｇ及びＣ２Ｇとし、配線Ｌ１及びＬ２間，配
線Ｌ１及びＬ３間ならびに配線Ｌ２及びＬ３間のカップ
リング容量をそれぞれＣ１２，Ｃ１３及びＣ２３とする
とき、例えば配線Ｌ１の電位変動分ΔＶ１によって配線
Ｌ２に誘起されるカップリングノイズΔＶＮ２は、配線
Ｌ１の電位変動分ΔＶ１をカップリング容量Ｃ１２から
なる第１のインピーダンスＺ１と並列接続されるカップ
リング容量Ｃ２３及びＣ２Ｇからなる第２のインピーダ
ンスＺ２とで分圧することによって得られ、 ΔＶＮ２＝ΔＶ１×Ｚ２／（Ｚ１＋Ｚ２）・・・・・・・・・・・（１） となる。周知のように、インピーダンスＺ１及びＺ２
は、対応するカップリング容量の逆数として得られる。
このため、上記（１）式は、 ΔＶＮ２＝ΔＶ１×｛１／（Ｃ２３＋Ｃ２Ｇ）｝ ／［（１／Ｃ１２）＋｛１／（Ｃ２３＋Ｃ２Ｇ）｝］ ＝ΔＶ１／｛１＋（Ｃ２３＋Ｃ２Ｇ）／Ｃ１２｝・・・・（２） となる。同様にして、配線Ｌ２の電位変動分ΔＶ２によ
って配線Ｌ１に誘起されるカップリングノイズΔＶＮ１
は、 ΔＶＮ１＝ΔＶ２／｛１＋（Ｃ１３＋Ｃ１Ｇ）／Ｃ１２｝・・・・（３） として求められる。
回路の接地電位に結合される形となり、配線Ｌ１及びＬ
２間をシールドすべく機能して、これらの配線間のクロ
ストークノイズを抑制する作用を持つ。すなわち、配線
Ｌ１及びＬ２と半導体基板ＳＵＢとの間の基板容量をそ
れぞれＣ１Ｇ及びＣ２Ｇとし、配線Ｌ１及びＬ２間，配
線Ｌ１及びＬ３間ならびに配線Ｌ２及びＬ３間のカップ
リング容量をそれぞれＣ１２，Ｃ１３及びＣ２３とする
とき、例えば配線Ｌ１の電位変動分ΔＶ１によって配線
Ｌ２に誘起されるカップリングノイズΔＶＮ２は、配線
Ｌ１の電位変動分ΔＶ１をカップリング容量Ｃ１２から
なる第１のインピーダンスＺ１と並列接続されるカップ
リング容量Ｃ２３及びＣ２Ｇからなる第２のインピーダ
ンスＺ２とで分圧することによって得られ、 ΔＶＮ２＝ΔＶ１×Ｚ２／（Ｚ１＋Ｚ２）・・・・・・・・・・・（１） となる。周知のように、インピーダンスＺ１及びＺ２
は、対応するカップリング容量の逆数として得られる。
このため、上記（１）式は、 ΔＶＮ２＝ΔＶ１×｛１／（Ｃ２３＋Ｃ２Ｇ）｝ ／［（１／Ｃ１２）＋｛１／（Ｃ２３＋Ｃ２Ｇ）｝］ ＝ΔＶ１／｛１＋（Ｃ２３＋Ｃ２Ｇ）／Ｃ１２｝・・・・（２） となる。同様にして、配線Ｌ２の電位変動分ΔＶ２によ
って配線Ｌ１に誘起されるカップリングノイズΔＶＮ１
は、 ΔＶＮ１＝ΔＶ２／｛１＋（Ｃ１３＋Ｃ１Ｇ）／Ｃ１２｝・・・・（３） として求められる。
【００１４】上記（１）式及び（２）式から明らかなよ
うに、配線Ｌ１及びＬ２間のカップリングノイズΔＶＮ
１及びΔＶＮ２は、これらの式の分母を大きくすること
によって、言い換えるならばカップリング容量Ｃ１３及
びＣ２３ならびに基板容量Ｃ１Ｇ及びＣ２Ｇを大きくし
あるいはカップリング容量Ｃ１２を小さくすることによ
って、小さくすることができる。金属間化合物半導体を
基板とする高速論理集積回路装置において、基板容量Ｃ
１Ｇ及びＣ２Ｇは、前述のように、その特性上比較的小
さな値となる。また、カップリング容量Ｃ１３及びＣ２
３は、配線Ｌ１及びＬ３間あるいは配線Ｌ２及びＬ３間
の距離すなわち配線の最小レイアウトピッチによって決
定される。ところが、配線Ｌ１及びＬ２間のカップリン
グ容量Ｃ１２は、これらの配線間に実質的なシールド機
能を持つ配線Ｌ３が設けられることで、極めて小さな値
となる。このため、配線Ｌ１及びＬ２間のクロストーク
ノイズΔＶＮ１及びΔＶＮ２は相応して小さなものとな
り、これによって高速論理集積回路装置のノイズマージ
ンが拡大される結果となる。
うに、配線Ｌ１及びＬ２間のカップリングノイズΔＶＮ
１及びΔＶＮ２は、これらの式の分母を大きくすること
によって、言い換えるならばカップリング容量Ｃ１３及
びＣ２３ならびに基板容量Ｃ１Ｇ及びＣ２Ｇを大きくし
あるいはカップリング容量Ｃ１２を小さくすることによ
って、小さくすることができる。金属間化合物半導体を
基板とする高速論理集積回路装置において、基板容量Ｃ
１Ｇ及びＣ２Ｇは、前述のように、その特性上比較的小
さな値となる。また、カップリング容量Ｃ１３及びＣ２
３は、配線Ｌ１及びＬ３間あるいは配線Ｌ２及びＬ３間
の距離すなわち配線の最小レイアウトピッチによって決
定される。ところが、配線Ｌ１及びＬ２間のカップリン
グ容量Ｃ１２は、これらの配線間に実質的なシールド機
能を持つ配線Ｌ３が設けられることで、極めて小さな値
となる。このため、配線Ｌ１及びＬ２間のクロストーク
ノイズΔＶＮ１及びΔＶＮ２は相応して小さなものとな
り、これによって高速論理集積回路装置のノイズマージ
ンが拡大される結果となる。
【００１５】ところで、上記配線Ｌ３によるシールド効
果は、高速論理集積回路装置の高集積化が進み配線の最
小レイアウトピッチが縮小されるにしたがって大きくな
る。すなわち、配線の最小レイアウトピッチが縮小され
ると、配線Ｌ１及びＬ２間のカップリング容量Ｃ１２が
大きくなる以上に、配線Ｌ１及びＬ３間のカップリング
容量Ｃ１３ならびに配線Ｌ２及びＬ３間のカップリング
容量Ｃ２３が大きくなり、配線Ｌ１及びＬ２間のクロス
トークノイズΔＶＮ１及びΔＶＮ２は小さくなる。ま
た、配線の最小レイアウトピッチが縮小される中、配線
Ｌ３を設けず、クロストークノイズが問題にならない程
度に配線Ｌ１及びＬ２間の距離をあけようとすると、必
要とされる配線Ｌ１及びＬ２間の距離はこれらの配線が
平行して配置される距離が長くなるにしたがって大きく
なり、最小レイアウトピッチを超える。これらの結果、
この実施例では、高速論理集積回路装置の高集積化・低
コスト化を妨げることなく、上記効果を得ることができ
るものである。
果は、高速論理集積回路装置の高集積化が進み配線の最
小レイアウトピッチが縮小されるにしたがって大きくな
る。すなわち、配線の最小レイアウトピッチが縮小され
ると、配線Ｌ１及びＬ２間のカップリング容量Ｃ１２が
大きくなる以上に、配線Ｌ１及びＬ３間のカップリング
容量Ｃ１３ならびに配線Ｌ２及びＬ３間のカップリング
容量Ｃ２３が大きくなり、配線Ｌ１及びＬ２間のクロス
トークノイズΔＶＮ１及びΔＶＮ２は小さくなる。ま
た、配線の最小レイアウトピッチが縮小される中、配線
Ｌ３を設けず、クロストークノイズが問題にならない程
度に配線Ｌ１及びＬ２間の距離をあけようとすると、必
要とされる配線Ｌ１及びＬ２間の距離はこれらの配線が
平行して配置される距離が長くなるにしたがって大きく
なり、最小レイアウトピッチを超える。これらの結果、
この実施例では、高速論理集積回路装置の高集積化・低
コスト化を妨げることなく、上記効果を得ることができ
るものである。
【００１６】図３には、図１の高速論理集積回路装置の
Ａ−Ｂ断面構造図の第２の実施例が示されている。な
お、図３の実施例は、前記図２の実施例を基本的に踏襲
するものであるため、これと異なる部分についてのみ説
明を追加する。
Ａ−Ｂ断面構造図の第２の実施例が示されている。な
お、図３の実施例は、前記図２の実施例を基本的に踏襲
するものであるため、これと異なる部分についてのみ説
明を追加する。
【００１７】図３において、配線Ｌ１及びＬ３間ならび
に配線Ｌ２及びＬ３間には、例えばナイトライド（Ｓｉ
3 Ｎ4 ）又はタンタル酸化物（Ｔａ2 Ｏ5 ）等からなる
高誘電率の誘電体Ｄ１及びＤ２がそれぞれ設けられる。
これらの誘電体は、配線Ｌ１及びＬ３間のカップリング
容量Ｃ１３Ａならびに配線Ｌ２及びＬ３間のカップリン
グ容量Ｃ２３Ａを大きくすべく作用する。その結果、前
記（１）式及び（２）式の分母が大きくなり、配線の最
小レイアウトピッチが同じ場合でも、配線Ｌ１及びＬ２
間のクロストークノイズΔＶＮ１及びΔＶＮ２をさらに
小さくして、高速論理集積回路装置のノイズマージンを
さらに拡大できるものとなる。
に配線Ｌ２及びＬ３間には、例えばナイトライド（Ｓｉ
3 Ｎ4 ）又はタンタル酸化物（Ｔａ2 Ｏ5 ）等からなる
高誘電率の誘電体Ｄ１及びＤ２がそれぞれ設けられる。
これらの誘電体は、配線Ｌ１及びＬ３間のカップリング
容量Ｃ１３Ａならびに配線Ｌ２及びＬ３間のカップリン
グ容量Ｃ２３Ａを大きくすべく作用する。その結果、前
記（１）式及び（２）式の分母が大きくなり、配線の最
小レイアウトピッチが同じ場合でも、配線Ｌ１及びＬ２
間のクロストークノイズΔＶＮ１及びΔＶＮ２をさらに
小さくして、高速論理集積回路装置のノイズマージンを
さらに拡大できるものとなる。
【００１８】以上の本実施例に示されるように、この発
明を金属間化合物半導体を基板とする高速論理集積回路
装置等の半導体装置に適用することで、次のような作用
効果が得られる。すなわち、 （１）比較的長い距離にわたって平行して配置される第
１及び第２の信号配線間に、低インピーダンスの固定電
位供給点に結合されしかも電源供給を行わない第３の配
線を設けることで、特に金属間化合物半導体を基板とす
る高速論理集積回路装置等において、第１及び第２の配
線間のカップリング容量を実質的に低減できるという効
果が得られる。 （２）上記（１）項により、第１及び第２の配線間のク
ロストークノイズを抑制できるという効果が得られる。 （３）上記（１）項及び（２）項において、第１及び第
３の配線間ならびに第２及び第３の配線間に、比較的高
い誘電率の誘電体を設けることで、これらの配線間のカ
ップリング容量を大きくして、第１及び第２の配線間の
クロストークノイズをさらに抑制できるという効果が得
られる。 （４）上記（１）項〜（３）項により、その高集積化・
低コスト化を阻害することなく、金属間化合物半導体を
基板とする高速論理集積回路装置等のノイズマージンを
拡大できるという効果が得られる。
明を金属間化合物半導体を基板とする高速論理集積回路
装置等の半導体装置に適用することで、次のような作用
効果が得られる。すなわち、 （１）比較的長い距離にわたって平行して配置される第
１及び第２の信号配線間に、低インピーダンスの固定電
位供給点に結合されしかも電源供給を行わない第３の配
線を設けることで、特に金属間化合物半導体を基板とす
る高速論理集積回路装置等において、第１及び第２の配
線間のカップリング容量を実質的に低減できるという効
果が得られる。 （２）上記（１）項により、第１及び第２の配線間のク
ロストークノイズを抑制できるという効果が得られる。 （３）上記（１）項及び（２）項において、第１及び第
３の配線間ならびに第２及び第３の配線間に、比較的高
い誘電率の誘電体を設けることで、これらの配線間のカ
ップリング容量を大きくして、第１及び第２の配線間の
クロストークノイズをさらに抑制できるという効果が得
られる。 （４）上記（１）項〜（３）項により、その高集積化・
低コスト化を阻害することなく、金属間化合物半導体を
基板とする高速論理集積回路装置等のノイズマージンを
拡大できるという効果が得られる。
【００１９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１において、高速論理集積回路装置に設けられる
セル列の数ならびにその配置方法は、任意に設定でき
る。また、固定電位供給点となるボンディングパッドＰ
ＶＢには、同様な複数の配線Ｌ３を共通結合することが
できるし、固定電位ＶＢは、例えば半導体基板内に設け
られた電圧発生回路によって形成してもよい。半導体基
板ＳＵＢの形状ならびにその具体的なレイアウトは、こ
の実施例による制約を受けない。図２及び図３におい
て、高速論理集積回路装置は、複数層の金属配線層を備
えることができる。また、半導体基板ＳＵＢは、ガリウ
ム砒素以外の金属間化合物半導体からなるものであって
もよいし、誘電体Ｄ１及びＤ２は、比較的高い誘電率を
持つことを条件に、任意の材料を用いることができる。
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１において、高速論理集積回路装置に設けられる
セル列の数ならびにその配置方法は、任意に設定でき
る。また、固定電位供給点となるボンディングパッドＰ
ＶＢには、同様な複数の配線Ｌ３を共通結合することが
できるし、固定電位ＶＢは、例えば半導体基板内に設け
られた電圧発生回路によって形成してもよい。半導体基
板ＳＵＢの形状ならびにその具体的なレイアウトは、こ
の実施例による制約を受けない。図２及び図３におい
て、高速論理集積回路装置は、複数層の金属配線層を備
えることができる。また、半導体基板ＳＵＢは、ガリウ
ム砒素以外の金属間化合物半導体からなるものであって
もよいし、誘電体Ｄ１及びＤ２は、比較的高い誘電率を
持つことを条件に、任意の材料を用いることができる。
【００２０】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野である高速
論理集積回路装置に適用した場合について説明したが、
それに限定されるものではなく、例えば、汎用のゲート
アレイ集積回路ならびにメモリ集積回路等の各種ディジ
タル集積回路装置にも適用できる。この発明は、少なく
とも比較的長い距離にわたって平行して配置される複数
の信号配線を備える半導体装置に広く適用でき、特にそ
の基板が金属間化合物半導体からなる半導体装置におい
て大きな効果を発揮する。
てなされた発明をその背景となった利用分野である高速
論理集積回路装置に適用した場合について説明したが、
それに限定されるものではなく、例えば、汎用のゲート
アレイ集積回路ならびにメモリ集積回路等の各種ディジ
タル集積回路装置にも適用できる。この発明は、少なく
とも比較的長い距離にわたって平行して配置される複数
の信号配線を備える半導体装置に広く適用でき、特にそ
の基板が金属間化合物半導体からなる半導体装置におい
て大きな効果を発揮する。
【００２１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、比較的長い距離にわたって
平行して配置される第１及び第２の信号配線間に、低イ
ンピーダンスの固定電位供給点に結合されしかも電源供
給を行わない第３の配線を設ける。また、上記第１及び
第３の配線間ならびに第２及び第３の配線間に、比較的
高い誘電率の誘電体を設ける。これにより、特に金属間
化合物半導体を基板とする高速論理集積回路装置等にお
いて、第１及び第２の配線間のカップリング容量を実質
的に低減し、これらの配線間のクロストークノイズを抑
制することができる。その結果、その高集積化・低コス
ト化を阻害することなく、金属間化合物半導体を基板と
する高速論理集積回路装置等のノイズマージンを拡大で
きる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、比較的長い距離にわたって
平行して配置される第１及び第２の信号配線間に、低イ
ンピーダンスの固定電位供給点に結合されしかも電源供
給を行わない第３の配線を設ける。また、上記第１及び
第３の配線間ならびに第２及び第３の配線間に、比較的
高い誘電率の誘電体を設ける。これにより、特に金属間
化合物半導体を基板とする高速論理集積回路装置等にお
いて、第１及び第２の配線間のカップリング容量を実質
的に低減し、これらの配線間のクロストークノイズを抑
制することができる。その結果、その高集積化・低コス
ト化を阻害することなく、金属間化合物半導体を基板と
する高速論理集積回路装置等のノイズマージンを拡大で
きる。
【図１】この発明が適用された高速論理集積回路装置の
一実施例を示す基板配置図である。
一実施例を示す基板配置図である。
【図２】図１の高速論理集積回路装置の第１の実施例を
示すＡ−Ｂ断面構造図である。
示すＡ−Ｂ断面構造図である。
【図３】図１の高速論理集積回路装置の第２の実施例を
示すＡ−Ｂ断面構造図である。
示すＡ−Ｂ断面構造図である。
ＣＧ１〜ＣＧ５・・・セル列、Ｌ１〜Ｌ３・・・配線、
ＰＡＤ，ＰＶＣＣ，ＰＶＥＥ，ＰＶＢ・・・ボンディン
グパッド。ＳＵＢ・・・半導体基板、ＬＩ１〜ＬＩ２・
・・層間絶縁膜、Ｄ１〜Ｄ２・・・誘電体、Ｃ１２，Ｃ
１３，Ｃ２３，Ｃ１２Ａ，Ｃ１３Ａ，Ｃ２３Ａ・・・カ
ップリング容量、Ｃ１Ｇ〜Ｃ２Ｇ，Ｃ１ＧＡ〜Ｃ２ＧＡ
・・・基板容量。
ＰＡＤ，ＰＶＣＣ，ＰＶＥＥ，ＰＶＢ・・・ボンディン
グパッド。ＳＵＢ・・・半導体基板、ＬＩ１〜ＬＩ２・
・・層間絶縁膜、Ｄ１〜Ｄ２・・・誘電体、Ｃ１２，Ｃ
１３，Ｃ２３，Ｃ１２Ａ，Ｃ１３Ａ，Ｃ２３Ａ・・・カ
ップリング容量、Ｃ１Ｇ〜Ｃ２Ｇ，Ｃ１ＧＡ〜Ｃ２ＧＡ
・・・基板容量。
Claims (3)
- 【請求項１】 所定の内部信号をそれぞれ伝達しかつ平
行して配置される第１及び第２の配線と、上記第１及び
第２の配線間に平行して配置されかつ低インピーダンス
の固定電位供給点に結合されしかも電源供給を行わない
第３の配線とを具備することを特徴とする半導体装置。 - 【請求項２】 上記第１及び第３の配線間ならびに第２
及び第３の配線間には、比較的高い誘電率の誘電体が設
けられるものであることを特徴とする請求項１の半導体
装置。 - 【請求項３】 上記半導体装置は、金属間化合物半導体
を基板として形成されるものであることを特徴とする請
求項１又は請求項２の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25887791A JPH05102393A (ja) | 1991-10-07 | 1991-10-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25887791A JPH05102393A (ja) | 1991-10-07 | 1991-10-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102393A true JPH05102393A (ja) | 1993-04-23 |
Family
ID=17326278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25887791A Pending JPH05102393A (ja) | 1991-10-07 | 1991-10-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102393A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040701A (ja) * | 1998-07-23 | 2000-02-08 | Texas Instr Japan Ltd | クロストーク防止回路 |
| JP2010232288A (ja) * | 2009-03-26 | 2010-10-14 | Oki Semiconductor Co Ltd | 半導体集積チップ |
| JP2014053637A (ja) * | 2013-11-14 | 2014-03-20 | Renesas Electronics Corp | 半導体装置 |
| JP2015204528A (ja) * | 2014-04-14 | 2015-11-16 | 矢崎総業株式会社 | ワイヤハーネスのノイズ除去回路、及びそれを備えたワイヤハーネス組立体 |
| JP2015204527A (ja) * | 2014-04-14 | 2015-11-16 | 矢崎総業株式会社 | ノイズフィルタ、及びそれを備えたワイヤハーネス組立体 |
-
1991
- 1991-10-07 JP JP25887791A patent/JPH05102393A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040701A (ja) * | 1998-07-23 | 2000-02-08 | Texas Instr Japan Ltd | クロストーク防止回路 |
| JP2010232288A (ja) * | 2009-03-26 | 2010-10-14 | Oki Semiconductor Co Ltd | 半導体集積チップ |
| JP2014053637A (ja) * | 2013-11-14 | 2014-03-20 | Renesas Electronics Corp | 半導体装置 |
| JP2015204528A (ja) * | 2014-04-14 | 2015-11-16 | 矢崎総業株式会社 | ワイヤハーネスのノイズ除去回路、及びそれを備えたワイヤハーネス組立体 |
| JP2015204527A (ja) * | 2014-04-14 | 2015-11-16 | 矢崎総業株式会社 | ノイズフィルタ、及びそれを備えたワイヤハーネス組立体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727266A (en) | LSI gate array having reduced switching noise | |
| US5135889A (en) | Method for forming a shielding structure for decoupling signal traces in a semiconductor | |
| US5838050A (en) | Hexagon CMOS device | |
| US5394008A (en) | Semiconductor integrated circuit device | |
| JP2001284537A (ja) | 半導体装置およびその製造方法 | |
| KR19980080403A (ko) | 차폐용 도전체를 갖는 반도체 장치 | |
| JPH0572744B2 (ja) | ||
| US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
| JPS60192359A (ja) | 半導体メモリ装置 | |
| JP3283984B2 (ja) | 半導体集積回路装置 | |
| JP3031966B2 (ja) | 集積回路装置 | |
| JPH05102393A (ja) | 半導体装置 | |
| JP2749241B2 (ja) | 半導体集積回路 | |
| JPS63142656A (ja) | セミカスタム半導体集積回路 | |
| US20070238223A1 (en) | Apparatus and method for signal bus line layout in semiconductor device | |
| US6429469B1 (en) | Optical Proximity Correction Structures Having Decoupling Capacitors | |
| US7245027B2 (en) | Apparatus and method for signal bus line layout in semiconductor device | |
| US6081005A (en) | Semiconductor integrated circuit | |
| US20050161810A1 (en) | Semiconductor device | |
| JPH05283611A (ja) | 半導体装置 | |
| JP3464802B2 (ja) | セミカスタム集積回路 | |
| JP3178437B2 (ja) | 半導体装置 | |
| JP3010911B2 (ja) | 半導体装置 | |
| JPH0440863B2 (ja) | ||
| KR19980044331A (ko) | 삼중 금속층을 가지는 반도체 메모리 장치 |