JPH05101647A - Dramテスタ - Google Patents

Dramテスタ

Info

Publication number
JPH05101647A
JPH05101647A JP3260059A JP26005991A JPH05101647A JP H05101647 A JPH05101647 A JP H05101647A JP 3260059 A JP3260059 A JP 3260059A JP 26005991 A JP26005991 A JP 26005991A JP H05101647 A JPH05101647 A JP H05101647A
Authority
JP
Japan
Prior art keywords
data
time
checked
written
high temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3260059A
Other languages
English (en)
Inventor
Toichi Sugimoto
藤一 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3260059A priority Critical patent/JPH05101647A/ja
Publication of JPH05101647A publication Critical patent/JPH05101647A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【構成】テープ上に実装されたDRAMにおいて、高温
中(70℃〜80℃)にてデータを書き込み(全てのメ
モリ空間)RAS,CASを”H”にしてリフレッシュ
時間より一割長い時間待ち、読み込んだデータが一致し
ているかチェックする。その後、先に書き込んだデータ
の裏パターンを同様に書き込み、同時間を待った後デー
タの一致をチェックすることにより、高温のリフレッシ
ュ不良をチェックする。 【効果】実際に高温でチェックしているためリフレッシ
ュタイムは例えば64msであれば80ms程度のマー
ジンをとってチェックすればよく、常温での補正による
20〜30秒とは桁違いに早い測定を行える。これによ
り数多くのテープ実装したDRAMを流動することが可
能となる。またこの試験を行うことにより、消費者に確
実に不良を落とした製品を出荷できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はテープ上に実装されたD
RAMの試験方法に関する。
【0002】
【従来の技術】従来のDRAMテスタは、テープ上に実
装されたものについては無く、ベアチップの状態でチェ
ックされていた。その場合でも常温にてDCチェック、
マーチングなどのACチェックを行っていたにすぎな
い。
【0003】
【発明が解決しようとする課題】従来の技術では、常温
でテストをしているためDRAMの高温での保証は難し
く、それを行おうとすると、リフレッシュタイムはそも
そも高温になる程きびしくなるものなので、それに見合
った常温での補正データを用い試験することになるのだ
が、それは20〜30秒程度になる。これでは数多くの
DRAMを試験することは難しい。
【0004】
【課題を解決するための手段】本発明によれば、テープ
上に実装されたDRAMにおいて、高温(70℃〜80
℃)にてリフレッシュタイムより少なくとも一割長い時
間、データを書き込んだ後RAS,CASを”H”にし
た状態にして放置しその後データをチェックし、先に書
き込んだデータの裏パターンを再度書き込み同様に時間
を待ちその後データをチェックすることにより、課題を
解決する。
【0005】
【実施例】図1は本発明の実施例を示すフローチャート
である。まず試験は、表データ(ここでは4ビットのD
RAMとして5Hとする)をすべてのDRAMのメモリ
内に書き込む。そしてRAS,CASを”H”にする。
例えばRAS,CASが数本存在するDRAMにおいて
は、その全てのRAS,CASを”H”にする。その後
80ms待つ。この時間は、1MビットDRAMを想定
しており、通常のリフレッシュタイムは8ms/512
サイクルである。これに対し低電力型では8倍の64m
sとなり、これに一割以上の長さをプラスしたものが8
0msとなる。この1MビットDRAMの標準である8
msの場合であれば10ms程度となる。逆に64ms
以上の超低電力型においても同様の時間設定となる。前
記時間をまったあと、すべてのDRAMのメモリエリア
についてデータを比較チェックする。ここで不一致であ
れば、不良DRAMである。
【0006】次に先に書き込んだデータの裏パターンデ
ータを書き込む。このデータは4ビットでAH、これも
データ長がもっと長くても同様であり、例えば16ビッ
トであればAAAAHとなる。このデータをメモリ全エ
リアに書き込んだ後RAS,CASを”H”として80
ms待ち表データと同様にデータをチェック比較し、一
致しなければ不良となる。ここで良品ならばリフレッシ
ュチェックは良品として終了する。
【0007】図2は他の実施例を示すフローチャートで
ある。まず表データ5Hを全アドレスに書き込み、RA
S,CASを”H”にして80ms待つ。ここまでは前
述実施例と同様である。つぎにまず最初のアドレスをデ
ータチェック比較する。ここで不一致ならば不良とし、
良品であればすぐにそのアドレスへ裏データを書き込
む。そしてアドレスを1つアップして全アドレス終了で
なければ1アドレスずつのチェックを繰り返す。全アド
レスが終了したら,RAS,CASを”H”にして80
ms待つ。この時全データは、AHの裏データとなって
いる。そして全アドレスについてデータチェック比較を
して一致すれば終了、一致しなければ不良となる。
【0008】
【発明の効果】本発明によれば、高温(70℃〜80
℃)にてDRAMのリフレッシュタイムを少なくとも一
割以上長い時間、データを書き込んだ後RAS,CAS
を”H”にした状態にして放置し、データを比較チェッ
クし、先に書き込んだデータの裏パターンを再度書き込
み同様に時間を待ちその後データをチェックすることに
より、実際に高温でチェックしているためリフレッシュ
タイムは例えば64msであれば80ms程度のマージ
ンをとってチェックすればよく、常温での補正による2
0〜30秒とは桁違いに早い測定を行える。これにより
数多くのテープ実装したDRAMを流動することが可能
となる。またこの試験を行うことにより、消費者に確実
に不良を落とした製品を出荷できる。
【図面の簡単な説明】
【図1】 本発明の実施例を示すフローチャート図。
【図2】 本発明の他の実施例を示すフローチャート
図。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 テープ上に実装されたDRAM(ダイナ
    ミック ランダムアクセス メモリ)において、高温
    (70℃〜80℃)にてリフレッシュタイムを規格の少
    なくとも一割長い時間、表データを書き込み後RAS,
    CASを”H”にした状態にして放置し、データ比較チ
    ェックし、先に書き込んだデータの裏パターンを再度書
    き込み同様に設定時間待ち、その後データチェックをす
    ることを特徴とするDRAMテスタ。
JP3260059A 1991-10-08 1991-10-08 Dramテスタ Pending JPH05101647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3260059A JPH05101647A (ja) 1991-10-08 1991-10-08 Dramテスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3260059A JPH05101647A (ja) 1991-10-08 1991-10-08 Dramテスタ

Publications (1)

Publication Number Publication Date
JPH05101647A true JPH05101647A (ja) 1993-04-23

Family

ID=17342737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3260059A Pending JPH05101647A (ja) 1991-10-08 1991-10-08 Dramテスタ

Country Status (1)

Country Link
JP (1) JPH05101647A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006252648A (ja) * 2005-03-10 2006-09-21 Hitachi Ltd ダイナミック・ランダム・アクセス・メモリ装置およびその検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006252648A (ja) * 2005-03-10 2006-09-21 Hitachi Ltd ダイナミック・ランダム・アクセス・メモリ装置およびその検査方法

Similar Documents

Publication Publication Date Title
JP3558252B2 (ja) 半導体メモリ試験装置
JP2006512698A (ja) 直接アクセスモードによって埋め込みdram回路を試験するための回路および方法
US6148426A (en) Apparatus and method for generating addresses in a SRAM built-in self test circuit using a single-direction counter
US5625596A (en) Semiconductor memory device with improved operating speed
JP2005222593A (ja) 半導体記憶装置および半導体記憶装置のリフレッシュ方法
JP3367848B2 (ja) 半導体デバイスのテスト装置
JPH05101647A (ja) Dramテスタ
TW463176B (en) Efficient date compression circuit for memory testing
JP4623355B2 (ja) 半導体記憶装置及び半導体記憶装置の記憶再生方法
JP3073722B2 (ja) 半導体メモリのリークのあるビット線の検出方法
JPH0574148A (ja) メモリカード試験機
JPS6366798A (ja) 半導体記憶装置
JPH0737399A (ja) メモリテスト方法
US11410742B1 (en) Microelectronic device testing, and related devices, systems, and methods
US6389563B1 (en) Semiconductor memory test circuit and method for the same
JPH0773665A (ja) 半導体メモリ装置の試験方法
JP3536883B2 (ja) メモリボードの検査方式
JPS6047679B2 (ja) 半導体メモリの検査方法
JP2581788Y2 (ja) 冗長回路を有する半導体メモリの試験装置
JPH10125090A (ja) メモリ試験装置
JP2003016798A (ja) メモリテスト方法および多層メモリ
JPS60253099A (ja) メモリ機能の試験方式
JPH0877796A (ja) 半導体記憶装置
KR100328828B1 (ko) 칼럼 리던던시 회로의 칼럼 인에이블 장치
JPS58155599A (ja) メモリテスタ−