JPH05101647A - Ｄｒａｍテスタ - Google Patents
ＤｒａｍテスタInfo
- Publication number
- JPH05101647A JPH05101647A JP3260059A JP26005991A JPH05101647A JP H05101647 A JPH05101647 A JP H05101647A JP 3260059 A JP3260059 A JP 3260059A JP 26005991 A JP26005991 A JP 26005991A JP H05101647 A JPH05101647 A JP H05101647A
- Authority
- JP
- Japan
- Prior art keywords
- data
- time
- checked
- written
- high temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【構成】テープ上に実装されたＤＲＡＭにおいて、高温
中（７０℃〜８０℃）にてデータを書き込み（全てのメ
モリ空間）ＲＡＳ，ＣＡＳを”Ｈ”にしてリフレッシュ
時間より一割長い時間待ち、読み込んだデータが一致し
ているかチェックする。その後、先に書き込んだデータ
の裏パターンを同様に書き込み、同時間を待った後デー
タの一致をチェックすることにより、高温のリフレッシ
ュ不良をチェックする。 【効果】実際に高温でチェックしているためリフレッシ
ュタイムは例えば６４ｍｓであれば８０ｍｓ程度のマー
ジンをとってチェックすればよく、常温での補正による
２０〜３０秒とは桁違いに早い測定を行える。これによ
り数多くのテープ実装したＤＲＡＭを流動することが可
能となる。またこの試験を行うことにより、消費者に確
実に不良を落とした製品を出荷できる。
中（７０℃〜８０℃）にてデータを書き込み（全てのメ
モリ空間）ＲＡＳ，ＣＡＳを”Ｈ”にしてリフレッシュ
時間より一割長い時間待ち、読み込んだデータが一致し
ているかチェックする。その後、先に書き込んだデータ
の裏パターンを同様に書き込み、同時間を待った後デー
タの一致をチェックすることにより、高温のリフレッシ
ュ不良をチェックする。 【効果】実際に高温でチェックしているためリフレッシ
ュタイムは例えば６４ｍｓであれば８０ｍｓ程度のマー
ジンをとってチェックすればよく、常温での補正による
２０〜３０秒とは桁違いに早い測定を行える。これによ
り数多くのテープ実装したＤＲＡＭを流動することが可
能となる。またこの試験を行うことにより、消費者に確
実に不良を落とした製品を出荷できる。
Description
【０００１】
【産業上の利用分野】本発明はテープ上に実装されたＤ
ＲＡＭの試験方法に関する。
ＲＡＭの試験方法に関する。
【０００２】
【従来の技術】従来のＤＲＡＭテスタは、テープ上に実
装されたものについては無く、ベアチップの状態でチェ
ックされていた。その場合でも常温にてＤＣチェック、
マーチングなどのＡＣチェックを行っていたにすぎな
い。
装されたものについては無く、ベアチップの状態でチェ
ックされていた。その場合でも常温にてＤＣチェック、
マーチングなどのＡＣチェックを行っていたにすぎな
い。
【０００３】
【発明が解決しようとする課題】従来の技術では、常温
でテストをしているためＤＲＡＭの高温での保証は難し
く、それを行おうとすると、リフレッシュタイムはそも
そも高温になる程きびしくなるものなので、それに見合
った常温での補正データを用い試験することになるのだ
が、それは２０〜３０秒程度になる。これでは数多くの
ＤＲＡＭを試験することは難しい。
でテストをしているためＤＲＡＭの高温での保証は難し
く、それを行おうとすると、リフレッシュタイムはそも
そも高温になる程きびしくなるものなので、それに見合
った常温での補正データを用い試験することになるのだ
が、それは２０〜３０秒程度になる。これでは数多くの
ＤＲＡＭを試験することは難しい。
【０００４】
【課題を解決するための手段】本発明によれば、テープ
上に実装されたＤＲＡＭにおいて、高温（７０℃〜８０
℃）にてリフレッシュタイムより少なくとも一割長い時
間、データを書き込んだ後ＲＡＳ，ＣＡＳを”Ｈ”にし
た状態にして放置しその後データをチェックし、先に書
き込んだデータの裏パターンを再度書き込み同様に時間
を待ちその後データをチェックすることにより、課題を
解決する。
上に実装されたＤＲＡＭにおいて、高温（７０℃〜８０
℃）にてリフレッシュタイムより少なくとも一割長い時
間、データを書き込んだ後ＲＡＳ，ＣＡＳを”Ｈ”にし
た状態にして放置しその後データをチェックし、先に書
き込んだデータの裏パターンを再度書き込み同様に時間
を待ちその後データをチェックすることにより、課題を
解決する。
【０００５】
【実施例】図１は本発明の実施例を示すフローチャート
である。まず試験は、表データ（ここでは４ビットのＤ
ＲＡＭとして５Ｈとする）をすべてのＤＲＡＭのメモリ
内に書き込む。そしてＲＡＳ，ＣＡＳを”Ｈ”にする。
例えばＲＡＳ，ＣＡＳが数本存在するＤＲＡＭにおいて
は、その全てのＲＡＳ，ＣＡＳを”Ｈ”にする。その後
８０ｍｓ待つ。この時間は、１ＭビットＤＲＡＭを想定
しており、通常のリフレッシュタイムは８ｍｓ／５１２
サイクルである。これに対し低電力型では８倍の６４ｍ
ｓとなり、これに一割以上の長さをプラスしたものが８
０ｍｓとなる。この１ＭビットＤＲＡＭの標準である８
ｍｓの場合であれば１０ｍｓ程度となる。逆に６４ｍｓ
以上の超低電力型においても同様の時間設定となる。前
記時間をまったあと、すべてのＤＲＡＭのメモリエリア
についてデータを比較チェックする。ここで不一致であ
れば、不良ＤＲＡＭである。
である。まず試験は、表データ（ここでは４ビットのＤ
ＲＡＭとして５Ｈとする）をすべてのＤＲＡＭのメモリ
内に書き込む。そしてＲＡＳ，ＣＡＳを”Ｈ”にする。
例えばＲＡＳ，ＣＡＳが数本存在するＤＲＡＭにおいて
は、その全てのＲＡＳ，ＣＡＳを”Ｈ”にする。その後
８０ｍｓ待つ。この時間は、１ＭビットＤＲＡＭを想定
しており、通常のリフレッシュタイムは８ｍｓ／５１２
サイクルである。これに対し低電力型では８倍の６４ｍ
ｓとなり、これに一割以上の長さをプラスしたものが８
０ｍｓとなる。この１ＭビットＤＲＡＭの標準である８
ｍｓの場合であれば１０ｍｓ程度となる。逆に６４ｍｓ
以上の超低電力型においても同様の時間設定となる。前
記時間をまったあと、すべてのＤＲＡＭのメモリエリア
についてデータを比較チェックする。ここで不一致であ
れば、不良ＤＲＡＭである。
【０００６】次に先に書き込んだデータの裏パターンデ
ータを書き込む。このデータは４ビットでＡＨ、これも
データ長がもっと長くても同様であり、例えば１６ビッ
トであればＡＡＡＡＨとなる。このデータをメモリ全エ
リアに書き込んだ後ＲＡＳ，ＣＡＳを”Ｈ”として８０
ｍｓ待ち表データと同様にデータをチェック比較し、一
致しなければ不良となる。ここで良品ならばリフレッシ
ュチェックは良品として終了する。
ータを書き込む。このデータは４ビットでＡＨ、これも
データ長がもっと長くても同様であり、例えば１６ビッ
トであればＡＡＡＡＨとなる。このデータをメモリ全エ
リアに書き込んだ後ＲＡＳ，ＣＡＳを”Ｈ”として８０
ｍｓ待ち表データと同様にデータをチェック比較し、一
致しなければ不良となる。ここで良品ならばリフレッシ
ュチェックは良品として終了する。
【０００７】図２は他の実施例を示すフローチャートで
ある。まず表データ５Ｈを全アドレスに書き込み、ＲＡ
Ｓ，ＣＡＳを”Ｈ”にして８０ｍｓ待つ。ここまでは前
述実施例と同様である。つぎにまず最初のアドレスをデ
ータチェック比較する。ここで不一致ならば不良とし、
良品であればすぐにそのアドレスへ裏データを書き込
む。そしてアドレスを１つアップして全アドレス終了で
なければ１アドレスずつのチェックを繰り返す。全アド
レスが終了したら，ＲＡＳ，ＣＡＳを”Ｈ”にして８０
ｍｓ待つ。この時全データは、ＡＨの裏データとなって
いる。そして全アドレスについてデータチェック比較を
して一致すれば終了、一致しなければ不良となる。
ある。まず表データ５Ｈを全アドレスに書き込み、ＲＡ
Ｓ，ＣＡＳを”Ｈ”にして８０ｍｓ待つ。ここまでは前
述実施例と同様である。つぎにまず最初のアドレスをデ
ータチェック比較する。ここで不一致ならば不良とし、
良品であればすぐにそのアドレスへ裏データを書き込
む。そしてアドレスを１つアップして全アドレス終了で
なければ１アドレスずつのチェックを繰り返す。全アド
レスが終了したら，ＲＡＳ，ＣＡＳを”Ｈ”にして８０
ｍｓ待つ。この時全データは、ＡＨの裏データとなって
いる。そして全アドレスについてデータチェック比較を
して一致すれば終了、一致しなければ不良となる。
【０００８】
【発明の効果】本発明によれば、高温（７０℃〜８０
℃）にてＤＲＡＭのリフレッシュタイムを少なくとも一
割以上長い時間、データを書き込んだ後ＲＡＳ，ＣＡＳ
を”Ｈ”にした状態にして放置し、データを比較チェッ
クし、先に書き込んだデータの裏パターンを再度書き込
み同様に時間を待ちその後データをチェックすることに
より、実際に高温でチェックしているためリフレッシュ
タイムは例えば６４ｍｓであれば８０ｍｓ程度のマージ
ンをとってチェックすればよく、常温での補正による２
０〜３０秒とは桁違いに早い測定を行える。これにより
数多くのテープ実装したＤＲＡＭを流動することが可能
となる。またこの試験を行うことにより、消費者に確実
に不良を落とした製品を出荷できる。
℃）にてＤＲＡＭのリフレッシュタイムを少なくとも一
割以上長い時間、データを書き込んだ後ＲＡＳ，ＣＡＳ
を”Ｈ”にした状態にして放置し、データを比較チェッ
クし、先に書き込んだデータの裏パターンを再度書き込
み同様に時間を待ちその後データをチェックすることに
より、実際に高温でチェックしているためリフレッシュ
タイムは例えば６４ｍｓであれば８０ｍｓ程度のマージ
ンをとってチェックすればよく、常温での補正による２
０〜３０秒とは桁違いに早い測定を行える。これにより
数多くのテープ実装したＤＲＡＭを流動することが可能
となる。またこの試験を行うことにより、消費者に確実
に不良を落とした製品を出荷できる。
【図１】 本発明の実施例を示すフローチャート図。
【図２】 本発明の他の実施例を示すフローチャート
図。
図。
Claims (1)
- 【請求項１】 テープ上に実装されたＤＲＡＭ（ダイナ
ミック ランダムアクセス メモリ）において、高温
（７０℃〜８０℃）にてリフレッシュタイムを規格の少
なくとも一割長い時間、表データを書き込み後ＲＡＳ，
ＣＡＳを”Ｈ”にした状態にして放置し、データ比較チ
ェックし、先に書き込んだデータの裏パターンを再度書
き込み同様に設定時間待ち、その後データチェックをす
ることを特徴とするＤＲＡＭテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260059A JPH05101647A (ja) | 1991-10-08 | 1991-10-08 | Ｄｒａｍテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260059A JPH05101647A (ja) | 1991-10-08 | 1991-10-08 | Ｄｒａｍテスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05101647A true JPH05101647A (ja) | 1993-04-23 |
Family
ID=17342737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3260059A Pending JPH05101647A (ja) | 1991-10-08 | 1991-10-08 | Ｄｒａｍテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05101647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006252648A (ja) * | 2005-03-10 | 2006-09-21 | Hitachi Ltd | ダイナミック・ランダム・アクセス・メモリ装置およびその検査方法 |
-
1991
- 1991-10-08 JP JP3260059A patent/JPH05101647A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006252648A (ja) * | 2005-03-10 | 2006-09-21 | Hitachi Ltd | ダイナミック・ランダム・アクセス・メモリ装置およびその検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3558252B2 (ja) | 半導体メモリ試験装置 | |
| JP2006512698A (ja) | 直接アクセスモードによって埋め込みｄｒａｍ回路を試験するための回路および方法 | |
| US6148426A (en) | Apparatus and method for generating addresses in a SRAM built-in self test circuit using a single-direction counter | |
| US5625596A (en) | Semiconductor memory device with improved operating speed | |
| JP2005222593A (ja) | 半導体記憶装置および半導体記憶装置のリフレッシュ方法 | |
| JP3367848B2 (ja) | 半導体デバイスのテスト装置 | |
| JPH05101647A (ja) | Ｄｒａｍテスタ | |
| TW463176B (en) | Efficient date compression circuit for memory testing | |
| JP4623355B2 (ja) | 半導体記憶装置及び半導体記憶装置の記憶再生方法 | |
| JP3073722B2 (ja) | 半導体メモリのリークのあるビット線の検出方法 | |
| JPH0574148A (ja) | メモリカード試験機 | |
| JPS6366798A (ja) | 半導体記憶装置 | |
| JPH0737399A (ja) | メモリテスト方法 | |
| US11410742B1 (en) | Microelectronic device testing, and related devices, systems, and methods | |
| US6389563B1 (en) | Semiconductor memory test circuit and method for the same | |
| JPH0773665A (ja) | 半導体メモリ装置の試験方法 | |
| JP3536883B2 (ja) | メモリボードの検査方式 | |
| JPS6047679B2 (ja) | 半導体メモリの検査方法 | |
| JP2581788Y2 (ja) | 冗長回路を有する半導体メモリの試験装置 | |
| JPH10125090A (ja) | メモリ試験装置 | |
| JP2003016798A (ja) | メモリテスト方法および多層メモリ | |
| JPS60253099A (ja) | メモリ機能の試験方式 | |
| JPH0877796A (ja) | 半導体記憶装置 | |
| KR100328828B1 (ko) | 칼럼 리던던시 회로의 칼럼 인에이블 장치 | |
| JPS58155599A (ja) | メモリテスタ− |