JPH05100845A - タイミング調整システム - Google Patents
タイミング調整システムInfo
- Publication number
- JPH05100845A JPH05100845A JP28198691A JP28198691A JPH05100845A JP H05100845 A JPH05100845 A JP H05100845A JP 28198691 A JP28198691 A JP 28198691A JP 28198691 A JP28198691 A JP 28198691A JP H05100845 A JPH05100845 A JP H05100845A
- Authority
- JP
- Japan
- Prior art keywords
- port address
- unit
- time
- cpu
- cpu operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】 システム処理速度の変更にともなうタイミン
グ調整作業を省略することができるタイミング調整シス
テムを提供する。 【構成】 現在時刻を更新する時間計測部５と、同一の
ポートアドレスを連続発行するために必要な周辺処理部
の待ち時間を格納する待時間データ部４と、アクセスさ
れたポートアドレスと時刻を記録するポートアドレス記
録部３と、ＣＰＵ動作の一時停止信号を出力するＣＰＵ
動作制御部６と、周辺処理部への待ち時間が経過してい
ない場合はＣＰＵ動作制御部６へＣＰＵ停止指示を与え
るＷＡＩＴ制御部２と、ＣＰＵ動作制御部６へＣＰＵ停
止解除の指示を与えるレスポンス処理部１０とを有す
る。 【効果】 システム処理速度の変更にともなうタイミン
グ調整作業を省略することができるので、プログラムの
保守管理が容易になるという効果がある。
グ調整作業を省略することができるタイミング調整シス
テムを提供する。 【構成】 現在時刻を更新する時間計測部５と、同一の
ポートアドレスを連続発行するために必要な周辺処理部
の待ち時間を格納する待時間データ部４と、アクセスさ
れたポートアドレスと時刻を記録するポートアドレス記
録部３と、ＣＰＵ動作の一時停止信号を出力するＣＰＵ
動作制御部６と、周辺処理部への待ち時間が経過してい
ない場合はＣＰＵ動作制御部６へＣＰＵ停止指示を与え
るＷＡＩＴ制御部２と、ＣＰＵ動作制御部６へＣＰＵ停
止解除の指示を与えるレスポンス処理部１０とを有す
る。 【効果】 システム処理速度の変更にともなうタイミン
グ調整作業を省略することができるので、プログラムの
保守管理が容易になるという効果がある。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置のプログラ
ムと周辺処理部とのタイミング調整システムに関する。
ムと周辺処理部とのタイミング調整システムに関する。
【０００２】
【従来の技術】一般に、ＣＰＵの処理速度の向上と周辺
処理部の処理速度の向上とが常に、同時に、しかも同水
準で実施されるとは限らない。したがって、このような
ハードウェア上の変更が生じる度に、周辺処理部を直接
制御するプログラムは周辺処理部の処理速度と整合する
ように入出力命令のタイミングを調整することが必要に
なる。
処理部の処理速度の向上とが常に、同時に、しかも同水
準で実施されるとは限らない。したがって、このような
ハードウェア上の変更が生じる度に、周辺処理部を直接
制御するプログラムは周辺処理部の処理速度と整合する
ように入出力命令のタイミングを調整することが必要に
なる。
【０００３】従来は、ＣＰＵの処理速度と周辺処理部の
処理速度との整合をとるために、周辺処理部を直接制御
するプログラムの中で一定時間を消費する命令を実行す
る方法、または一定時間を消費する特定のポートアドレ
スに入出力命令を実行する方法、などの周辺処理部を直
接制御するプログラム主導のタイミング調整が行なわれ
ている。
処理速度との整合をとるために、周辺処理部を直接制御
するプログラムの中で一定時間を消費する命令を実行す
る方法、または一定時間を消費する特定のポートアドレ
スに入出力命令を実行する方法、などの周辺処理部を直
接制御するプログラム主導のタイミング調整が行なわれ
ている。
【０００４】
【発明が解決しようとする課題】しかし、上述した従来
のタイミング調整方法では、時間設定命令の書き換えや
ポートアドレスの変更を伴うために、手間がかかるとと
もに、多くのバージョンが存在することになり、システ
ムの管理上にも支障を来していた。
のタイミング調整方法では、時間設定命令の書き換えや
ポートアドレスの変更を伴うために、手間がかかるとと
もに、多くのバージョンが存在することになり、システ
ムの管理上にも支障を来していた。
【０００５】本発明はこのような従来の問題を解決する
ものであり、システム処理速度の変更にともなうタイミ
ング調整作業を省略することができるタイミング調整シ
ステムを提供することを目的とする。
ものであり、システム処理速度の変更にともなうタイミ
ング調整作業を省略することができるタイミング調整シ
ステムを提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明においては、現在時刻を更新する時間計測
部と、同一のポートアドレスを連続発行するために必要
な周辺処理部の待ち時間を格納する待時間データ部と、
アクセスされたポートアドレスとアクセスがあった時刻
とを記録するポートアドレス記録部と、ＣＰＵ動作の一
時停止信号を出力するＣＰＵ動作制御部と、入力された
ポートアドレスへのアクセスが可能か否かを調べ待ち時
間が経過していない場合は前記ＣＰＵ動作制御部へＣＰ
Ｕ停止指示を与えるＷＡＩＴ制御部と、周辺処理部から
のレスポンスを受けて前記ＣＰＵ動作制御部へＣＰＵ停
止解除の指示を与えるレスポンス処理部とを有してい
る。
めに、本発明においては、現在時刻を更新する時間計測
部と、同一のポートアドレスを連続発行するために必要
な周辺処理部の待ち時間を格納する待時間データ部と、
アクセスされたポートアドレスとアクセスがあった時刻
とを記録するポートアドレス記録部と、ＣＰＵ動作の一
時停止信号を出力するＣＰＵ動作制御部と、入力された
ポートアドレスへのアクセスが可能か否かを調べ待ち時
間が経過していない場合は前記ＣＰＵ動作制御部へＣＰ
Ｕ停止指示を与えるＷＡＩＴ制御部と、周辺処理部から
のレスポンスを受けて前記ＣＰＵ動作制御部へＣＰＵ停
止解除の指示を与えるレスポンス処理部とを有してい
る。
【０００７】
【作用】本発明はこのように構成されているので、周辺
処理部を連続アクセスするときのインタフェースのタイ
ミングを調整することができる。
処理部を連続アクセスするときのインタフェースのタイ
ミングを調整することができる。
【０００８】
【実施例】以下本発明の実施例を図面によって説明す
る。図１は本発明の一実施例における構成を示すブロッ
ク図である。同図において、Ａは周辺処理部を直接制御
するプログラム、Ｂは周辺処理部、Ｃは本発明のタイミ
ング調整システムである。タイミング調整システムＣに
おいて、１は周辺処理部を直接制御するプログラムＡよ
りポートアドレスと入出力命令を受け取る入出力命令入
力部、２は入出力命令入力部１よりポートアドレスを受
け取り、同じポートアドレスにアクセスがあったか否か
と待ち時間が必要か否かを判断するＷＡＩＴ制御部、３
はＷＡＩＴ制御部２に入力されたポートアドレスとこの
ポートアドレスにアクセスした時刻を記録するポートア
ドレス記録部、４はこのポートアドレスにアクセスした
場合に必要な待ち時間のデータを格納する待時間データ
部、５は現在時刻を更新している時間計測部、６は周辺
処理部Ｂに待ち時間が必要な場合、この間の周辺処理部
Ｂへのアクセスを禁止するためにＣＰＵにおけるＣＰＵ
の動作一時停止信号を出力するＣＰＵ動作制御部、７は
周辺処理部ＢからのレスポンスによってＣＰＵの一時停
止を解除する信号をＣＰＵ動作制御部６に出力し、アク
セスされたポートアドレスと時刻の記録をポートアドレ
ス記録部３に指示するレスポンス処理部、８は周辺処理
部Ｂへポートアドレスと入出力命令を出力する入出力命
令出力部、９は周辺処理部Ｂからレスポンスを受け取る
レスポンス入力部、１０は周辺処理部を直接制御するプ
ログラムＡにレスポンスを出力するレスポンス出力部で
ある。
る。図１は本発明の一実施例における構成を示すブロッ
ク図である。同図において、Ａは周辺処理部を直接制御
するプログラム、Ｂは周辺処理部、Ｃは本発明のタイミ
ング調整システムである。タイミング調整システムＣに
おいて、１は周辺処理部を直接制御するプログラムＡよ
りポートアドレスと入出力命令を受け取る入出力命令入
力部、２は入出力命令入力部１よりポートアドレスを受
け取り、同じポートアドレスにアクセスがあったか否か
と待ち時間が必要か否かを判断するＷＡＩＴ制御部、３
はＷＡＩＴ制御部２に入力されたポートアドレスとこの
ポートアドレスにアクセスした時刻を記録するポートア
ドレス記録部、４はこのポートアドレスにアクセスした
場合に必要な待ち時間のデータを格納する待時間データ
部、５は現在時刻を更新している時間計測部、６は周辺
処理部Ｂに待ち時間が必要な場合、この間の周辺処理部
Ｂへのアクセスを禁止するためにＣＰＵにおけるＣＰＵ
の動作一時停止信号を出力するＣＰＵ動作制御部、７は
周辺処理部ＢからのレスポンスによってＣＰＵの一時停
止を解除する信号をＣＰＵ動作制御部６に出力し、アク
セスされたポートアドレスと時刻の記録をポートアドレ
ス記録部３に指示するレスポンス処理部、８は周辺処理
部Ｂへポートアドレスと入出力命令を出力する入出力命
令出力部、９は周辺処理部Ｂからレスポンスを受け取る
レスポンス入力部、１０は周辺処理部を直接制御するプ
ログラムＡにレスポンスを出力するレスポンス出力部で
ある。
【０００９】次に、上記実施例の動作について説明す
る。周辺処理部を直接制御するプログラムＡがポートア
ドレスに入出力命令を実施すると、入出力命令入力部１
にポートアドレスと入出力命令が入力される。入出力命
令入力部１はこの入出力命令を入出力命令出力部８に出
力するとともに、ポートアドレスをＷＡＩＴ制御部２に
出力する。ＷＡＩＴ制御部２は入力されたポートアドレ
スをポートアドレス記録部３に出力し、ポートアドレス
記録部３はこのポートアドレスを格納するとともに、こ
のポートアドレスへのアクセス記録を調べ、アクセスが
あったか否かをＷＡＩＴ制御部２へ通知する。ＷＡＩＴ
制御部２はアクセスがなかった場合は、入出力命令入力
部１から出力されたポートアドレスを有する周辺処理部
Ｂに入出力命令入力部１から受け取った入出力命令を入
出力命令出力部８を介して出力する。もし、このポート
アドレスへのアクセスがあった場合は、最後にアクセス
した最終アクセス時刻をＷＡＩＴ制御部２へ出力する。
ＷＡＩＴ制御部２は入出力命令入力部１から出力された
ポートアドレスを待時間データ部４へ出力し、待時間デ
ータ部４はこのポートアドレスを連続発行するために必
要な待ち時間を調べてＷＡＩＴ制御部２へ通知する。Ｗ
ＡＩＴ制御部２はポートアドレス記録部３から受け取っ
た最終アクセス時刻と待時間データ部４から受け取った
連続発行に必要な待ち時間を加算し、時間計測部５から
入力された現在時刻とを比較する。現在時刻の方が大き
い場合は、周辺処理部Ｂに必要な待ち時間を既に経過し
ているので、ＷＡＩＴ制御部２は当該するポートアドレ
スを有する周辺処理部Ｂに入出力命令入力部１から受け
取った入出力命令を出力する。また、現在時刻の方が小
さい場合は、現在時刻が大きくなるまで、ＣＰＵ動作制
御部６へＣＰＵの動作を停止するよう通知し、周辺処理
部Ｂへの出力を中止する。レスポンス入力部９は周辺処
理部Ｂからレスポンスが入力されると、これをレスポン
ス出力部１０に出力するとともに、レスポンス処理部７
に周辺処理部Ｂからのレスポンスがあったことを通知す
る。レスポンス処理部７はポートアドレス記録部３にＷ
ＡＩＴ制御部２から入力されていたポートアドレスを記
録する通知を出力し、時間計測部５に対してポートアド
レス記録部３へ現在時刻を出力するよう通知し、同時に
ＣＰＵ動作制御部６にＣＰＵの動作停止を解除する通知
を出力する。レスポンス出力部１０はレスポンス入力部
９から受け取ったレスポンスを周辺処理部を直接制御す
るプログラムＡに出力する。
る。周辺処理部を直接制御するプログラムＡがポートア
ドレスに入出力命令を実施すると、入出力命令入力部１
にポートアドレスと入出力命令が入力される。入出力命
令入力部１はこの入出力命令を入出力命令出力部８に出
力するとともに、ポートアドレスをＷＡＩＴ制御部２に
出力する。ＷＡＩＴ制御部２は入力されたポートアドレ
スをポートアドレス記録部３に出力し、ポートアドレス
記録部３はこのポートアドレスを格納するとともに、こ
のポートアドレスへのアクセス記録を調べ、アクセスが
あったか否かをＷＡＩＴ制御部２へ通知する。ＷＡＩＴ
制御部２はアクセスがなかった場合は、入出力命令入力
部１から出力されたポートアドレスを有する周辺処理部
Ｂに入出力命令入力部１から受け取った入出力命令を入
出力命令出力部８を介して出力する。もし、このポート
アドレスへのアクセスがあった場合は、最後にアクセス
した最終アクセス時刻をＷＡＩＴ制御部２へ出力する。
ＷＡＩＴ制御部２は入出力命令入力部１から出力された
ポートアドレスを待時間データ部４へ出力し、待時間デ
ータ部４はこのポートアドレスを連続発行するために必
要な待ち時間を調べてＷＡＩＴ制御部２へ通知する。Ｗ
ＡＩＴ制御部２はポートアドレス記録部３から受け取っ
た最終アクセス時刻と待時間データ部４から受け取った
連続発行に必要な待ち時間を加算し、時間計測部５から
入力された現在時刻とを比較する。現在時刻の方が大き
い場合は、周辺処理部Ｂに必要な待ち時間を既に経過し
ているので、ＷＡＩＴ制御部２は当該するポートアドレ
スを有する周辺処理部Ｂに入出力命令入力部１から受け
取った入出力命令を出力する。また、現在時刻の方が小
さい場合は、現在時刻が大きくなるまで、ＣＰＵ動作制
御部６へＣＰＵの動作を停止するよう通知し、周辺処理
部Ｂへの出力を中止する。レスポンス入力部９は周辺処
理部Ｂからレスポンスが入力されると、これをレスポン
ス出力部１０に出力するとともに、レスポンス処理部７
に周辺処理部Ｂからのレスポンスがあったことを通知す
る。レスポンス処理部７はポートアドレス記録部３にＷ
ＡＩＴ制御部２から入力されていたポートアドレスを記
録する通知を出力し、時間計測部５に対してポートアド
レス記録部３へ現在時刻を出力するよう通知し、同時に
ＣＰＵ動作制御部６にＣＰＵの動作停止を解除する通知
を出力する。レスポンス出力部１０はレスポンス入力部
９から受け取ったレスポンスを周辺処理部を直接制御す
るプログラムＡに出力する。
【００１０】したがって、以上のような実施例の構成に
よれば、周辺処理部を直接制御するプログラムＡと周辺
処理部Ｂとの連続アクセスのタイミングを自動的に調整
することができる。
よれば、周辺処理部を直接制御するプログラムＡと周辺
処理部Ｂとの連続アクセスのタイミングを自動的に調整
することができる。
【００１１】
【発明の効果】以上説明したように、本発明はシステム
処理速度の変更にともなうタイミング調整作業を省略す
ることができるので、プログラムの保守管理が容易にな
るという効果がある。
処理速度の変更にともなうタイミング調整作業を省略す
ることができるので、プログラムの保守管理が容易にな
るという効果がある。
【図１】本発明の一実施例における構成を示すブロック
図。
図。
１ 入出力命令入力部 ２ ＷＡＩＴ制御部 ３ ポートアドレス記録部 ４ 待時間データ部 ５ 時間計測部 ６ ＣＰＵ動作制御部 ７ レスポンス処理部 ８ 入出力命令出力部 ９ レスポンス入力部 １０ レスポンス出力部
Claims (1)
- 【請求項１】 現在時刻を更新する時間計測部と、同一
のポートアドレスを連続発行するために必要な周辺処理
部の待ち時間を格納する待時間データ部と、アクセスさ
れたポートアドレスとアクセスがあった時刻とを記録す
るポートアドレス記録部と、ＣＰＵ動作の一時停止信号
を出力するＣＰＵ動作制御部と、入力されたポートアド
レスへのアクセスが可能か否かを調べ待ち時間が経過し
ていない場合は前記ＣＰＵ動作制御部へＣＰＵ停止指示
を与えるＷＡＩＴ制御部と、周辺処理部からのレスポン
スを受けて前記ＣＰＵ動作制御部へＣＰＵ停止解除の指
示を与えるレスポンス処理部とを含むことを特徴とする
タイミング調整システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28198691A JPH05100845A (ja) | 1991-10-03 | 1991-10-03 | タイミング調整システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28198691A JPH05100845A (ja) | 1991-10-03 | 1991-10-03 | タイミング調整システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05100845A true JPH05100845A (ja) | 1993-04-23 |
Family
ID=17646649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28198691A Pending JPH05100845A (ja) | 1991-10-03 | 1991-10-03 | タイミング調整システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05100845A (ja) |
-
1991
- 1991-10-03 JP JP28198691A patent/JPH05100845A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0855062A (ja) | 媒体記憶装置へのアクセス制限システムおよび方法 | |
| JPH05100845A (ja) | タイミング調整システム | |
| US6363442B1 (en) | System for modifying data read out from storage device and only overwriting those components of the data read out which differ from the modified data | |
| JP2710475B2 (ja) | メモリ制御回路 | |
| JPH02189658A (ja) | キャッシュメモリ | |
| JP2718028B2 (ja) | プログラム・テスト・フアイルのアクセス方法 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JP2864861B2 (ja) | 応答信号制御回路 | |
| JP3013517B2 (ja) | ライトバッファエラーアドレス検出回路 | |
| JPS60263395A (ja) | マイクロ・プロセツサ | |
| JPH0728739A (ja) | 周辺ｌｓｉ制御におけるリカバリタイム調整方式 | |
| JPH0380471A (ja) | 不良トラック代替方式 | |
| JPH0520136A (ja) | ダンプ処理方式 | |
| JPH04170654A (ja) | キャッシュメモリ制御方式 | |
| JPH05324871A (ja) | マイクロコンピュータ | |
| JPH0281141A (ja) | トレース管理方式 | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JPH05128838A (ja) | 情報処理装置 | |
| JPH0212440A (ja) | Ｆｉｆｏ型キャッシュメモリ付メインメモリ装置 | |
| JPH0573233A (ja) | ジヨブ処理結果出力の優先度処理装置 | |
| JPS61148538A (ja) | 演算処理装置 | |
| JPS6292038A (ja) | ヒストリメモリ記録制御方式 | |
| JPH02284245A (ja) | キャッシュメモリ制御方式 | |
| JPH06115227A (ja) | 監視制御装置 | |
| JPS61175815A (ja) | 高級言語による磁気テ−プ直接アクセス方法 |