JPH0728739A - 周辺ｌｓｉ制御におけるリカバリタイム調整方式 - Google Patents
周辺ｌｓｉ制御におけるリカバリタイム調整方式Info
- Publication number
- JPH0728739A JPH0728739A JP17453693A JP17453693A JPH0728739A JP H0728739 A JPH0728739 A JP H0728739A JP 17453693 A JP17453693 A JP 17453693A JP 17453693 A JP17453693 A JP 17453693A JP H0728739 A JPH0728739 A JP H0728739A
- Authority
- JP
- Japan
- Prior art keywords
- input
- peripheral
- port address
- recovery time
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】情報処理装置上で周辺ＬＳＩを直接制御するプ
ログラムを修正することなく、ＣＰＵ速度の異る他の情
報処理装置に流用可能とする。 【構成】周辺ＬＳＩ１４を直接制御する周辺ＬＳＩ制御
プログラム２から周辺ＬＳＩ１４に入出力命令を実行す
る場合に、ポートアドレス検索部５でリカバリ調整が必
要か否かを判断し、リカバリタイム計算部９は時間計測
部１１から入力される時間とポートアドレス記録部７よ
り入力される時間との差の間、ＣＰＵ動作制御部４によ
り周辺ＬＳＩ１４に対する命令発行のタイミングを調整
して入出力命令を実行して、周辺ＬＳＩ制御プログラム
２を変更することなく、周辺ＬＳＩの入出力とレスポン
スとを含むリカバリタイムのを確保する。
ログラムを修正することなく、ＣＰＵ速度の異る他の情
報処理装置に流用可能とする。 【構成】周辺ＬＳＩ１４を直接制御する周辺ＬＳＩ制御
プログラム２から周辺ＬＳＩ１４に入出力命令を実行す
る場合に、ポートアドレス検索部５でリカバリ調整が必
要か否かを判断し、リカバリタイム計算部９は時間計測
部１１から入力される時間とポートアドレス記録部７よ
り入力される時間との差の間、ＣＰＵ動作制御部４によ
り周辺ＬＳＩ１４に対する命令発行のタイミングを調整
して入出力命令を実行して、周辺ＬＳＩ制御プログラム
２を変更することなく、周辺ＬＳＩの入出力とレスポン
スとを含むリカバリタイムのを確保する。
Description
【０００１】
【産業上の利用分野】本発明は周辺ＬＳＩ制御における
リカバリタイム調整方式に関し、特に情報処理装置にあ
ってＣＰＵ上で動作するプログラムによって直接制御さ
れる周辺ＬＳＩに対する入出力命令の実行とそのレスポ
ンス出力とを含む周辺ＬＳＩの種類ごとに異るリカバリ
タイムを情報処理装置のＣＰＵの処理速度に対応させて
最適に保持させるように調整する周辺ＬＳＩ制御におけ
るリカバリタイム調整方式に関する。
リカバリタイム調整方式に関し、特に情報処理装置にあ
ってＣＰＵ上で動作するプログラムによって直接制御さ
れる周辺ＬＳＩに対する入出力命令の実行とそのレスポ
ンス出力とを含む周辺ＬＳＩの種類ごとに異るリカバリ
タイムを情報処理装置のＣＰＵの処理速度に対応させて
最適に保持させるように調整する周辺ＬＳＩ制御におけ
るリカバリタイム調整方式に関する。
【０００２】
【従来の技術】従来、この種の周辺ＬＳＩ制御における
リカバリタイム調整方式は、周辺ＬＳＩを直接制御する
アプリケーションプログラム主導型の入出力命令アクセ
スタイミングの調整という形式で行なわれ、アプリケー
ションプログラムが一定の時間を消費する命令で入出力
命令アクセスタイミングを調整したり、一定の時間を消
費する特定のポートアドレスを設け、このポートアドレ
スに入出力命令を送出することによってリカバリタイム
の調整を行なっていた。
リカバリタイム調整方式は、周辺ＬＳＩを直接制御する
アプリケーションプログラム主導型の入出力命令アクセ
スタイミングの調整という形式で行なわれ、アプリケー
ションプログラムが一定の時間を消費する命令で入出力
命令アクセスタイミングを調整したり、一定の時間を消
費する特定のポートアドレスを設け、このポートアドレ
スに入出力命令を送出することによってリカバリタイム
の調整を行なっていた。
【０００３】
【発明が解決しようとする課題】上述した従来の周辺Ｌ
ＳＩ制御におけるリカバリタイム調整方式は、情報処理
装置の一部の処理速度のみが向上した場合、例えばＣＰ
Ｕの処理速度のみが向上し、その他の周辺ＬＳＩの処理
速度が向上しない場合等には、周辺ＬＳＩを直接制御す
るアプリケーションプログラムを周辺ＬＳＩに合わせて
入出力命令のタイミングを再調整することが必要である
という欠点があった。
ＳＩ制御におけるリカバリタイム調整方式は、情報処理
装置の一部の処理速度のみが向上した場合、例えばＣＰ
Ｕの処理速度のみが向上し、その他の周辺ＬＳＩの処理
速度が向上しない場合等には、周辺ＬＳＩを直接制御す
るアプリケーションプログラムを周辺ＬＳＩに合わせて
入出力命令のタイミングを再調整することが必要である
という欠点があった。
【０００４】本発明の目的は上述した欠点を除去し、Ｌ
ＳＩを直接制御するプログラムを修正することなく異る
ＣＰＵ速度の情報処理装置間で互換運用することを可能
とした周辺ＬＳＩ制御におけるリカバリタイム調整方式
を提供することにある。
ＳＩを直接制御するプログラムを修正することなく異る
ＣＰＵ速度の情報処理装置間で互換運用することを可能
とした周辺ＬＳＩ制御におけるリカバリタイム調整方式
を提供することにある。
【０００５】
【課題を解決するための手段】本発明の方式は、情報処
理装置における複数種類の周辺ＬＳＩに対する入出力命
令の実行とそのレスポンスとを含むリカバリタイムを調
整する周辺ＬＳＩ制御におけるリカバリタイム調整方式
において、ＣＰＵの制御のもとに動作する前記周辺ＬＳ
Ｉを直接制御するプログラムから前記周辺ＬＳＩに入出
力命令を出す場合に前記周辺ＬＳＩの種類を指定するポ
ートアドレスを前記リカバリタイムの調整の要不要に応
じて記録するか否かを判定するポートアドレス判定手段
と、前記ポートアドレス判定手段によって記録すると判
定した前記ポートアドレスを記録しておくポートアドレ
ス記録手段と、前記ポートアドレスをアクセスしてから
の経過時間を計測するとともに前記周辺ＬＳＩに対する
入出力命令のアクセスのタイミングを調整するための待
時間を計算する待時間計算手段と、前記待時間の間前記
周辺ＬＳＩを直接制御するプログラムの実行動作を停止
させるプログラム実行停止手段とを備え、前記周辺ＬＳ
Ｉを直接制御するプログラムと前記周辺ＬＳＩとの入出
力命令のインタフェースのタイミングを調整して前記リ
カバリタイムを調整する構成を有する。
理装置における複数種類の周辺ＬＳＩに対する入出力命
令の実行とそのレスポンスとを含むリカバリタイムを調
整する周辺ＬＳＩ制御におけるリカバリタイム調整方式
において、ＣＰＵの制御のもとに動作する前記周辺ＬＳ
Ｉを直接制御するプログラムから前記周辺ＬＳＩに入出
力命令を出す場合に前記周辺ＬＳＩの種類を指定するポ
ートアドレスを前記リカバリタイムの調整の要不要に応
じて記録するか否かを判定するポートアドレス判定手段
と、前記ポートアドレス判定手段によって記録すると判
定した前記ポートアドレスを記録しておくポートアドレ
ス記録手段と、前記ポートアドレスをアクセスしてから
の経過時間を計測するとともに前記周辺ＬＳＩに対する
入出力命令のアクセスのタイミングを調整するための待
時間を計算する待時間計算手段と、前記待時間の間前記
周辺ＬＳＩを直接制御するプログラムの実行動作を停止
させるプログラム実行停止手段とを備え、前記周辺ＬＳ
Ｉを直接制御するプログラムと前記周辺ＬＳＩとの入出
力命令のインタフェースのタイミングを調整して前記リ
カバリタイムを調整する構成を有する。
【０００６】また本発明の方式は、前記待時間計算手段
における入出力命令のアクセスのタイミングの調整が、
前記複数種類の周辺ＬＳＩのそれぞれに対する前記リカ
バリタイムを前記ＣＰＵの処理速度に対応して正常に確
保するものとした構成を有する。
における入出力命令のアクセスのタイミングの調整が、
前記複数種類の周辺ＬＳＩのそれぞれに対する前記リカ
バリタイムを前記ＣＰＵの処理速度に対応して正常に確
保するものとした構成を有する。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。第１図は本発明の一実施例の構成図である。本実施
例は、ＣＰＵ１と、ＣＰＵ１上で動作する周辺ＬＳＩ１
４を直接制御するプログラムとしての周辺ＬＳＩ制御プ
ログラム２と、周辺ＬＳＩ制御プログラム２から周辺Ｌ
ＳＩ１４に関するポートアドレスと周辺ＬＳＩ１４に対
する入出力命令とを受け取る入出力命令入力部３と、入
出力命令入力部３の受け取ったポートアドレスを受け取
り、そのポートアドレスがリカバリタイム調整のために
記録する対象かどうかを判定するポートアドレス検索部
５と、ポートアドレス検索部５に含まれポートアドレス
を検索するリカバリＩ／Ｏ表６と、ポートアドレス検索
部５がポートアドレスの記録対象であると判断した場合
にポートアドレスを受け取り、ＷＡＩＴ（待ち）時間を
計算するリカバリタイム計算部９と、リカバリタイム計
算部９に含まれポートアドレスが連続アクセスされた場
合に必要なＷＡＩＴ時間を検索するリカバリタイム表１
０と、リカバリタイム計算部９から入力されるポートア
ドレスを受け取り、前回のポートアドレスアクセス時の
時間をリカバリタイム計算部９に出力するポートアドレ
ス記録部７と、リカバリタイム計算部９またはポートア
ドレス記録部７から計時命令が入力され、リカバリタイ
ム計算部９またはポートアドレス記録部７に時間を出力
する時間計測部１１と、リカバリタイム計算部９により
ＷＡＩＴ（待ち）が必要であると判断されてＷＡＩＴ時
間を受け取り動作するＷＡＩＴ制御部１２と、ＷＡＩＴ
制御部１２からの入力を受け取り周辺ＬＳＩ制御プログ
ラム２の動作を停止させ、またレスポンス処理部８から
の入力を受け取り周辺ＬＳＩ制御プログラム２の動作の
停止を解除するＣＰＵ動作制御部４と、入出力命令入力
部３から周辺ＬＳＩ１４に対する入出力命令を受け取
り、入出力命令入力部３、ポートアドレス検索部５、リ
カバリタイム計算部９およびＷＡＩＴ制御部１２から周
辺ＬＳＩ１４に入出力命令を出力する指示を受け取る入
出力命令出力部１３と、入出力命令出力部１３より入出
力命令を受け取る周辺ＬＳＩ１４と、周辺ＬＳＩ１４か
らのレスポンスデータを受け取り、周辺ＬＳＩ制御プロ
グラム２に渡すレスポンス処理部８とを備える。
る。第１図は本発明の一実施例の構成図である。本実施
例は、ＣＰＵ１と、ＣＰＵ１上で動作する周辺ＬＳＩ１
４を直接制御するプログラムとしての周辺ＬＳＩ制御プ
ログラム２と、周辺ＬＳＩ制御プログラム２から周辺Ｌ
ＳＩ１４に関するポートアドレスと周辺ＬＳＩ１４に対
する入出力命令とを受け取る入出力命令入力部３と、入
出力命令入力部３の受け取ったポートアドレスを受け取
り、そのポートアドレスがリカバリタイム調整のために
記録する対象かどうかを判定するポートアドレス検索部
５と、ポートアドレス検索部５に含まれポートアドレス
を検索するリカバリＩ／Ｏ表６と、ポートアドレス検索
部５がポートアドレスの記録対象であると判断した場合
にポートアドレスを受け取り、ＷＡＩＴ（待ち）時間を
計算するリカバリタイム計算部９と、リカバリタイム計
算部９に含まれポートアドレスが連続アクセスされた場
合に必要なＷＡＩＴ時間を検索するリカバリタイム表１
０と、リカバリタイム計算部９から入力されるポートア
ドレスを受け取り、前回のポートアドレスアクセス時の
時間をリカバリタイム計算部９に出力するポートアドレ
ス記録部７と、リカバリタイム計算部９またはポートア
ドレス記録部７から計時命令が入力され、リカバリタイ
ム計算部９またはポートアドレス記録部７に時間を出力
する時間計測部１１と、リカバリタイム計算部９により
ＷＡＩＴ（待ち）が必要であると判断されてＷＡＩＴ時
間を受け取り動作するＷＡＩＴ制御部１２と、ＷＡＩＴ
制御部１２からの入力を受け取り周辺ＬＳＩ制御プログ
ラム２の動作を停止させ、またレスポンス処理部８から
の入力を受け取り周辺ＬＳＩ制御プログラム２の動作の
停止を解除するＣＰＵ動作制御部４と、入出力命令入力
部３から周辺ＬＳＩ１４に対する入出力命令を受け取
り、入出力命令入力部３、ポートアドレス検索部５、リ
カバリタイム計算部９およびＷＡＩＴ制御部１２から周
辺ＬＳＩ１４に入出力命令を出力する指示を受け取る入
出力命令出力部１３と、入出力命令出力部１３より入出
力命令を受け取る周辺ＬＳＩ１４と、周辺ＬＳＩ１４か
らのレスポンスデータを受け取り、周辺ＬＳＩ制御プロ
グラム２に渡すレスポンス処理部８とを備える。
【０００８】これら構成要素中、周辺ＬＳＩ制御プログ
ラム２と、入出力命令入力部３と、リカバリＩ／Ｏ表６
を含むポートアドレス検索部５と、ポートアドレス記録
部７とがポートアドレス判定手段を構成し、リカバリタ
イム表１０を含むリカバリタイム計算部９と、時間計測
部１１とが待時間計算手段を構成し、またＷＡＩＴ制御
部１２と、入出力命令出力部１３と、ＣＰＵ動作制御部
４と、レスポンス処理部８とがプログラム実行停止手段
を構成する。
ラム２と、入出力命令入力部３と、リカバリＩ／Ｏ表６
を含むポートアドレス検索部５と、ポートアドレス記録
部７とがポートアドレス判定手段を構成し、リカバリタ
イム表１０を含むリカバリタイム計算部９と、時間計測
部１１とが待時間計算手段を構成し、またＷＡＩＴ制御
部１２と、入出力命令出力部１３と、ＣＰＵ動作制御部
４と、レスポンス処理部８とがプログラム実行停止手段
を構成する。
【０００９】次に、本実施例の動作について説明する。
【００１０】最初に、周辺ＬＳＩ制御プログラム２から
入出力命令を周辺ＬＳＩ１４に出力する動作について説
明する。
入出力命令を周辺ＬＳＩ１４に出力する動作について説
明する。
【００１１】ＣＰＵ１上で動作している周辺ＬＳＩ制御
プログラム２がポートアドレスに入出力命令を実行する
と、入出力命令入力部３の入力にポートアドレス／入出
力命令２０１が入力される。入出力命令入力部３はポー
トアドレス／入出力命令３０１を入出力命令出力部１３
に出力し、ポートアドレス３０２をポートアドレス検索
部５に出力する。この時入出力命令出力部１３は、ポー
トアドレス検索部５、リカバリタイム計算部９およびＷ
ＡＩＴ制御部１２のいずれかから入力される、周辺ＬＳ
Ｉ１４への入出力命令の出力を指示する信号である出力
指示信号５０１，９０３，１２０２のいずれかが入力さ
れるまで動作を停止している。ポートアドレス検索部５
は、入出力命令入力部３から入力されたポートアドレス
３０２をリカバリＩ／Ｏ表６で検索してリカバリ調整の
必要の有無を判定する。判定の結果リカバリ調整の必要
のない場合には、入出力命令出力部１３に周辺ＬＳＩ１
４への入出力命令を出力指示する出力指示信号５０１を
出力する。またリカバリが必要な場合には、リカバリタ
イム計算部９に当該ポートアドレス５０２を出力する。
リカバリタイム計算部９はポートアドレス記録部７にポ
ートアドレス９０１を出力し、時間計測部１１には計時
要求信号９０２を出力して時間計測を行なわせる。また
リカバリタイム計算部９は、入力したポートアドレス５
０２とリカバリタイム表１０とを利用しＷＡＩＴ時間を
算出する。ポートアドレス記録部７は、入力したポート
アドレス９０１を記録保持し、入力したポートアドレス
９０１にもとづいて前回アクセス時の時間７０１をリカ
バリタイム計算部９に出力する。もし、前回アクセスの
記録がない場合には本システムのとりうる最小の時間を
リカバリタイム計算部９に出力する。リカバリタイム計
算部９は時間計測部１１から入力した計時時間１１０１
とポートアドレス記録部７より入力した前回アクセス時
の時間７０１との差である入出力命令の実行間隔を求
め、この入出力命令の実行間隔がＷＡＩＴ時間よりも大
きければ入出力命令出力部１３に周辺ＬＳＩ１４に入出
力命令を出力指示する出力指示信号９０３を出力する。
入出力命令の実行間隔がＷＡＩＴ時間よりも小さけれ
ば、ＷＡＩＴ時間と入出力命令の実行間隔との差を求
め、これをＷＡＩＴ制御部１２にＷＡＩＴ時間９０４と
して出力をする。ＷＡＩＴ制御部１２は、ＷＡＩＴ時間
９０４が入力されるとＣＰＵ動作制御部４にＣＰＵ１の
動作を止める指示を行なう動作停止信号１２０１を出力
し、ＷＡＩＴ時間分本システムの動作を止めてから入出
力命令出力部１３に周辺ＬＳＩ１４へ入出力命令を出力
指示する出力指示信号１２０２を出力する。入出力命令
出力部１３は入出力命令を周辺ＬＳＩ１４に出力する指
示する信号が入力されると周辺ＬＳＩ１４に入出力命令
を実行する。
プログラム２がポートアドレスに入出力命令を実行する
と、入出力命令入力部３の入力にポートアドレス／入出
力命令２０１が入力される。入出力命令入力部３はポー
トアドレス／入出力命令３０１を入出力命令出力部１３
に出力し、ポートアドレス３０２をポートアドレス検索
部５に出力する。この時入出力命令出力部１３は、ポー
トアドレス検索部５、リカバリタイム計算部９およびＷ
ＡＩＴ制御部１２のいずれかから入力される、周辺ＬＳ
Ｉ１４への入出力命令の出力を指示する信号である出力
指示信号５０１，９０３，１２０２のいずれかが入力さ
れるまで動作を停止している。ポートアドレス検索部５
は、入出力命令入力部３から入力されたポートアドレス
３０２をリカバリＩ／Ｏ表６で検索してリカバリ調整の
必要の有無を判定する。判定の結果リカバリ調整の必要
のない場合には、入出力命令出力部１３に周辺ＬＳＩ１
４への入出力命令を出力指示する出力指示信号５０１を
出力する。またリカバリが必要な場合には、リカバリタ
イム計算部９に当該ポートアドレス５０２を出力する。
リカバリタイム計算部９はポートアドレス記録部７にポ
ートアドレス９０１を出力し、時間計測部１１には計時
要求信号９０２を出力して時間計測を行なわせる。また
リカバリタイム計算部９は、入力したポートアドレス５
０２とリカバリタイム表１０とを利用しＷＡＩＴ時間を
算出する。ポートアドレス記録部７は、入力したポート
アドレス９０１を記録保持し、入力したポートアドレス
９０１にもとづいて前回アクセス時の時間７０１をリカ
バリタイム計算部９に出力する。もし、前回アクセスの
記録がない場合には本システムのとりうる最小の時間を
リカバリタイム計算部９に出力する。リカバリタイム計
算部９は時間計測部１１から入力した計時時間１１０１
とポートアドレス記録部７より入力した前回アクセス時
の時間７０１との差である入出力命令の実行間隔を求
め、この入出力命令の実行間隔がＷＡＩＴ時間よりも大
きければ入出力命令出力部１３に周辺ＬＳＩ１４に入出
力命令を出力指示する出力指示信号９０３を出力する。
入出力命令の実行間隔がＷＡＩＴ時間よりも小さけれ
ば、ＷＡＩＴ時間と入出力命令の実行間隔との差を求
め、これをＷＡＩＴ制御部１２にＷＡＩＴ時間９０４と
して出力をする。ＷＡＩＴ制御部１２は、ＷＡＩＴ時間
９０４が入力されるとＣＰＵ動作制御部４にＣＰＵ１の
動作を止める指示を行なう動作停止信号１２０１を出力
し、ＷＡＩＴ時間分本システムの動作を止めてから入出
力命令出力部１３に周辺ＬＳＩ１４へ入出力命令を出力
指示する出力指示信号１２０２を出力する。入出力命令
出力部１３は入出力命令を周辺ＬＳＩ１４に出力する指
示する信号が入力されると周辺ＬＳＩ１４に入出力命令
を実行する。
【００１２】次に、周辺ＬＳＩ１４から周辺ＬＳＩ制御
プログラム２に対するレスポンスについての動作を説明
する。
プログラム２に対するレスポンスについての動作を説明
する。
【００１３】周辺ＬＳＩ１４からレスポンス処理部８に
レスポンス１４０１を出力する。レスポンス処理部８
は、周辺ＬＳＩ１４から受け取ったレスポンス１４０１
を周辺ＬＳＩ制御プログラム２に出力する。また周辺Ｌ
ＳＩ１４よりレスポンスを受け取ったことをポートアド
レス記録部７にレスポンス通知信号８０１により通知
し、ＣＰＵ動作制御部４にＣＰＵ１の動作停止を解除す
る動作停止解除信号８０２を送る。ポートアドレス記録
部７は、レスポンス処理部８からの通知を受け、もし周
辺ＬＳＩ制御プログラム２から周辺ＬＳＩ１４までの入
出力命令を周辺ＬＳＩ１４に出力する時に、リカバリタ
イム計算部９からポートアドレス９０１を入力されてい
た場合には時間計測部１１に計時要求７０３を送出し、
時間計測部１１が時間データ７０２をポートアドレス記
録部７に出力すると保持していたポートアドレスと入力
された時間とを記録する。
レスポンス１４０１を出力する。レスポンス処理部８
は、周辺ＬＳＩ１４から受け取ったレスポンス１４０１
を周辺ＬＳＩ制御プログラム２に出力する。また周辺Ｌ
ＳＩ１４よりレスポンスを受け取ったことをポートアド
レス記録部７にレスポンス通知信号８０１により通知
し、ＣＰＵ動作制御部４にＣＰＵ１の動作停止を解除す
る動作停止解除信号８０２を送る。ポートアドレス記録
部７は、レスポンス処理部８からの通知を受け、もし周
辺ＬＳＩ制御プログラム２から周辺ＬＳＩ１４までの入
出力命令を周辺ＬＳＩ１４に出力する時に、リカバリタ
イム計算部９からポートアドレス９０１を入力されてい
た場合には時間計測部１１に計時要求７０３を送出し、
時間計測部１１が時間データ７０２をポートアドレス記
録部７に出力すると保持していたポートアドレスと入力
された時間とを記録する。
【００１４】
【発明の効果】以上説明したように本発明は、従来ＬＳ
Ｉを直接制御するアプリケーションプログラムが行って
いた周辺ＬＳＩとの連続アクセスのタイミング調整を実
施する機能を備えることにより、ＬＳＩの処理速度に依
存したＬＳＩを直接制御するアプリケーションプログラ
ムの変更開発を削除でき、周辺ＬＳＩを直接制御するプ
ログラムを変更なく他の情報処理装置に流用することが
できるという効果がある。
Ｉを直接制御するアプリケーションプログラムが行って
いた周辺ＬＳＩとの連続アクセスのタイミング調整を実
施する機能を備えることにより、ＬＳＩの処理速度に依
存したＬＳＩを直接制御するアプリケーションプログラ
ムの変更開発を削除でき、周辺ＬＳＩを直接制御するプ
ログラムを変更なく他の情報処理装置に流用することが
できるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の構成図である。
１ ＣＰＵ ２ 周辺ＬＳＩ制御プログラム ３ 入出力命令入力部 ４ ＣＰＵ動作制御部 ５ ポートアドレス検索部 ６ リカバリＩ／Ｏ表 ７ ポートアドレス記録部 ８ レスポンス処理部 ９ リカバリタイム計算部 １０ リカバリタイム表 １１ 時間計測部 １２ ＷＡＩＴ制御部 １３ 入出力命令出力部 １４ 周辺ＬＳＩ
Claims (2)
- 【請求項１】 情報処理装置における複数種類の周辺Ｌ
ＳＩに対する入出力命令の実行とそのレスポンスとを含
むリカバリタイムを調整する周辺ＬＳＩ制御におけるリ
カバリタイム調整方式において、ＣＰＵの制御のもとに
動作する前記周辺ＬＳＩを直接制御するプログラムから
前記周辺ＬＳＩに入出力命令を出す場合に前記周辺ＬＳ
Ｉの種類を指定するポートアドレスを前記リカバリタイ
ムの調整の要不要に応じて記録するか否かを判定するポ
ートアドレス判定手段と、前記ポートアドレス判定手段
によって記録すると判定した前記ポートアドレスを記録
しておくポートアドレス記録手段と、前記ポートアドレ
スをアクセスしてからの経過時間を計測するとともに前
記周辺ＬＳＩに対する入出力命令のアクセスのタイミン
グを調整するための待時間を計算する待時間計算手段
と、前記待時間の間前記周辺ＬＳＩを直接制御するプロ
グラムの実行動作を停止させるプログラム実行停止手段
とを備え、前記周辺ＬＳＩを直接制御するプログラムと
前記周辺ＬＳＩとの入出力命令のインタフェースのタイ
ミングを調整して前記リカバリタイムを調整することを
特徴とする周辺ＬＳＩ制御におけるリカバリタイム調整
方式。 - 【請求項２】 前記待時間計算手段における入出力命令
のアクセスのタイミングの調整が、前記複数種類の周辺
ＬＳＩのそれぞれに対する前記リカバリタイムを前記Ｃ
ＰＵの処理速度に対応して正常に確保するものであるこ
とを特徴とする請求項１記載の周辺ＬＳＩ制御における
リカバリタイム調整方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17453693A JPH0728739A (ja) | 1993-07-14 | 1993-07-14 | 周辺ｌｓｉ制御におけるリカバリタイム調整方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17453693A JPH0728739A (ja) | 1993-07-14 | 1993-07-14 | 周辺ｌｓｉ制御におけるリカバリタイム調整方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0728739A true JPH0728739A (ja) | 1995-01-31 |
Family
ID=15980257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17453693A Withdrawn JPH0728739A (ja) | 1993-07-14 | 1993-07-14 | 周辺ｌｓｉ制御におけるリカバリタイム調整方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728739A (ja) |
-
1993
- 1993-07-14 JP JP17453693A patent/JPH0728739A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0728739A (ja) | 周辺ｌｓｉ制御におけるリカバリタイム調整方式 | |
| JPH0728738A (ja) | 周辺ｌｓｉ制御におけるソフトウェアによるリカ バリタイム調整方式 | |
| JP2000010910A (ja) | データ転送制御装置およびデータ転送制御方法ならびに記録媒体 | |
| JP2586157B2 (ja) | システム制御装置 | |
| JP3208143B2 (ja) | 電力制御装置の入出力コントローラ | |
| JP2747154B2 (ja) | 入出力処理装置 | |
| JPH05225106A (ja) | 応答信号振分方式 | |
| JP3005987B2 (ja) | デジタル信号処理装置 | |
| JPH0334025A (ja) | 命令処理方式 | |
| JP2998299B2 (ja) | プロセッサ制御装置 | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| JPS5935452B2 (ja) | アドレス指定方法および装置 | |
| JPH064240A (ja) | プリンタ装置制御方式 | |
| JPH0488439A (ja) | エラーログ方法及びその装置 | |
| JPH0342721A (ja) | 情報処理装置 | |
| JPH05100845A (ja) | タイミング調整システム | |
| JPH08272738A (ja) | マイクロプロセッサシステムにおけるリカバリータイム補償方式 | |
| JPH05241852A (ja) | 情報処理システムの割り込み発生装置 | |
| JPH09251388A (ja) | 情報処理装置の割り込み制御方式 | |
| JPS6223341B2 (ja) | ||
| JPS6320556A (ja) | 情報処理装置 | |
| JPH0495102A (ja) | 制御データ送信装置 | |
| JPH04117533A (ja) | 情報処理装置のデバッグ機構 | |
| JPH11353173A (ja) | 調速方法と調速装置及びマイクロプログラム制御装置 | |
| JPH0417530B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |