JPH0494563A - 表面実装型半導体装置およびその製造方法 - Google Patents

表面実装型半導体装置およびその製造方法

Info

Publication number
JPH0494563A
JPH0494563A JP21240890A JP21240890A JPH0494563A JP H0494563 A JPH0494563 A JP H0494563A JP 21240890 A JP21240890 A JP 21240890A JP 21240890 A JP21240890 A JP 21240890A JP H0494563 A JPH0494563 A JP H0494563A
Authority
JP
Japan
Prior art keywords
external lead
lead terminal
semiconductor device
tin
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21240890A
Other languages
English (en)
Inventor
Hiroshi Narita
成田 博史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21240890A priority Critical patent/JPH0494563A/ja
Publication of JPH0494563A publication Critical patent/JPH0494563A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびその製造方法に関し、特に表
面実装型半導体装置の外部リード端子のメッキ被膜構造
およびその形成方法に関する。
〔従来の技術] 第5図は従来の表面実装型半導体装置の外部リード端子
のメッキ被膜構造を示す断面図で、外部リード端子3の
表面には、通常、錫−鉛合金メッキ被膜5が施される。
ここで、4は封止樹脂部材である。しかしながら、これ
を細部にまで検討すると、第5図が示すように外部リー
ド端子3の表面および裏面は錫−鉛合金メッキ被膜5に
よって完全に被覆されているものの、端面には被覆され
ていない表面の部分3aが存在していることが分かる。
これは錫−鉛合金のメッキの仕方に原因があリ、全てが
電解メッキ法によって行われるからである。通常、外部
リード端子へのメッキ工程は外部リード端子がリードフ
レームのフレーム部と未だ連結された状態で行われる。
従って、メッキ工程終了後フレーム部から切断分離され
る際、外部リード端子の剪断面には表面からのダレ込み
によるメッキ被膜が一部生じるものの全くメッキ被膜が
付着しない部分もできるからである。
[発明が解決しようとする課題] ところで、かかる構造の半導体装置は、プリント基板の
配線上に半田リフロー法などによって搭載されて使用さ
れるが、この際、外部リード端子と基板配線との半田接
合の良否は、一般に、外部リード端子の端面における半
田の濡れ上がり状況から判断される。
しかしながら、従来の半導体装置の外部リード端子の端
面には、すでに明らかにしたように、錫−鉛合金メッキ
の不着部分が存在する。
従って、通常の保管が行われている間でもこのメッキネ
着部分には酸化が進行しつづけるので、半田の濡れ性が
低下してしまっていることが多い。このため、プリント
基板への搭載に当って、外部リード端子の下面とプリン
ト基板配線との界面は良好に接合されていて本来問題と
すべきことが存在しないのにも拘わらず、リード端子の
端面のメッキネ着部分には濡れが上がらず、所謂半田材
のメニスカスが形成されない現象が起こるので、半田接
合不良と誤判定してしまう場合がしばしば生じ、無用な
修正作業が行われる不都合さがある。
本発明の目的は、上記の情況に鑑み、プリント基板への
搭載に当って半田接合不良としばしば誤判定される従来
外部リード端子のメッキ被膜構造の欠点を解決した表面
実装型半導体装置および外部リード端子に対するメッキ
方法の改良を含む半導体装置の製造方法を提供すること
である。
[課題を解決するための手段J 本発明によれば、半導体装置は、半導体チップと前記半
導体チップの電極と内部リードを介しワイヤボンディン
グ接続される折曲げ形状の外部リード端子と、前記半導
体チップを気密封止する封止樹脂部材とからなる表面実
装型半導体装置において、前記外部リード端子の少な(
とも下面、側面および端面に錫系金属のメッキ被膜を形
成することを含んで構成される。また、本発明の表面実
装型半導体装置の製造方法は、表面実装型半導体装置の
外部リード端子に該外部リード端子の下面側から前記半
導体装置を支持する通液性部材を介し電解メッキ液を噴
射する電解メッキ液供給手段と、前記通液性部材の下面
および外部リード端子の上面から陽電圧および陽電圧を
それぞれ印加する電解メッキ電圧印加手段とを備える外
部リード端子への電解メッキ被膜形成工程を含んで構成
される。
[作  用  〕 本発明によれば、外部リード端子の端面に形成された錫
系金属のメッキ被膜は外部リード端子端面の酸化を防止
する他、半田濡れ性を改善するので、表面実装型半導体
装置をプリント基板に搭載する際、リード端子の端面上
に半田結合の良否判定を容易ならしめる大きな半田材の
メニスカスを形成することができる。従って、従来問題
とされた半田結合の誤判定を皆無とすることが可能であ
る。また、本発明によれば、外部リード端子の端面を含
むリード表面に1回のメッキ工程で所要のメッキ被膜を
形成し得るので、製造コストの低減をはかることができ
る。
[実施例] 次に図面を参照して本発明の詳細な説明する。
第1図(a)、(b)はそれぞれ本発明の一実施例を示
す表面実装型半導体装置の断面図およびその外部リード
端子A部の拡大断面図である。本実施例によれば、外部
リード端子3の端面には厚さ1〜2umの無電解錫−鉛
合金メッキ被膜6が形成される。このメッキ被膜の形成
方法はつぎの通りである。すなわち、従来と金く同様に
リードフレーム上に半導体チップ1をまずグイボンドし
、ついで半導体チップlと内部リードとの間をボンディ
ングワイヤ2でワイヤボンドを行い、樹脂4で封止した
後、リードフームの全面に電解錫−鉛合金メッキ被膜を
5〜20μmの厚さに形成し、更にこの構造物をリード
フレームから切断分離した後、外部リード端子3を整形
曲げ加工したものが準備される。かくして得られた半導
体装置は、第2図に示すように、粘着性キャリアテープ
7上に多数個並べられて貼りつけれる。このキャリアテ
ープ7はポリオレフィン系のプラスチックテープに粘着
剤が塗布された片面粘着テープで、上面に半導体装置を
多数貼り付けた後はリールに巻き取られる。ついで、貼
り付けられた半導体装置はキャリアテープ7ごとアルカ
リ系の脱脂液内に浸漬けされ脱脂処理された後、水洗、
酸洗い、水洗のメッキ前処理を経て無電解メッキ液に浸
漬される。この無電解メッキ液には錫−鉛合金メッキを
析出する置換型のメッキ液が用いられる。この種のメッ
キ液としてはサブスター5NL−41が市販されている
ので、このメッキ液を温度50℃に加温し、5〜30分
間浸漬することによって外部リード端子3の端面の破断
部に厚さ1〜2μmの無電解錫−鉛合金メッキ被膜6を
析出させることができる。最後に水洗、乾燥して、キャ
リアテープ7から半導体装置を除せば、外部リード端子
3の端面に無電解メッキのメッキ被膜6を形成した本発
明の半導体装置を得る。
以上は錫−鉛合金を無電解メッキする場合を説明したが
、この他にも合金としての融点が若干高いが錫−ニッケ
ル合金または錫の単体金属膜を同じく無電解メッキ法で
析出してもよい。
前者の場合は、錫−ニッケル合金を析出する温度60〜
70℃の化学還元型のメッキ液内に5〜30分間浸漬す
れば厚さ5μm以上の錫ニツケル合金メッキ被膜を外部
リード端子の端面全面に析出することができ、また、後
者の場合は、塩化第一錫、苛性ソーダおよび青酸ソダを
主成分とする置換型無電解メッキ液を用いれば、同じよ
うに外部リード端子3の端面に錫メッキ被膜を析出する
ことができる。
上記の実施例は外部リード端子の端面に無電解メッキ処
理を新たに施すものであったが、この手法によると外部
リード端子に対しては2回のメッキ処理が必要となるの
で、メッキ処理コスト高を招く。従って、メッキ処理を
1回で済ますことができれば経済的な製造方法となる。
第3図は本発明半導体装置の製造方法の他の実施例を示
す外部リード端子メッキ処理装置の断面図である。本実
施例によれば、リードフレームから切断分離された半導
体装置の外部リード端子には、上面を除く下面、側面お
よび端面に電解錫−鉛合金メッキ被膜5がそれぞれ析出
される。すなわち、本実施例によれば、リードフレーム
から切断分離された半導体装置は、外部リード端子3の
下面を直接開放型発泡プラスチック板8上に置き、この
開放型発泡プラスチック板8を介して供給されるメッキ
液で電解メッキされる。ここで、9および10はそれぞ
れ開放型発泡プラスチック板8の下面に取付けられたメ
ツシュ状の陽電極および封止樹脂部材4上から金属ワイ
ヤブラシを外部リード端子3の上面に押しつけるように
置かれた金属ワイヤブラシ陰電極を、また、1),12
.13およびE8は噴射メッキ液、排出メッキ液、メッ
キ浴槽およびメッキ電源をそれぞれ示す。
このメッキ装置では、最初メツシュ状の陽電極9の下方
から電解メッキ液を高速に噴射して発泡プラスチック板
8の内部に浸透させ、ついでこの噴射を継続したまま、
陽電極9および陰電極10に正および負の電圧をそれぞ
れ印加して通電する。このようにすると、半導体装置の
外部リード端子3の下面と側面および端面には錫−鉛合
金のメッキ被膜5がそれぞれ析出する。この際、メッキ
液は発泡プラスチック板8の上面から溢流して排出メッ
キ液12となり、ドレインへ回収され循環せしめられる
。このようにして電解メッキ工程を終えた半導体装置は
水洗、乾燥を経て製造完了となる。なお、上記実施例で
は電解メッキ液の浸透材に開放型発泡プラスチック板を
用いたが、i!液性を有し、且つ耐アルカリ性、耐酸性
を有する材料であれば、これに代えて用いてもよい。
本実施例の方法で製造した半導体装置の外部リード端子
の上面には錫−鉛合金がメッキされないが、下面、側面
および端面には充分な厚さの電解錫−鉛合金のメッキ被
膜5を形成することができる。
以上2つの実施例から明らかなように、本発明の半導体
装置は、外部リード端子の端面に無電解法または電解法
の何れか一つの方法による錫系のメッキ被膜を形成して
いるので、第4図に示す如くプリント基板に搭載した場
合、外部リード端子3の端面とプリント基板14の基板
配線15との間に半田材16のメニスカス17を大きく
盛りあげることができる。すなわち、この大きなメニス
カス17が目視または光学的検出器によって確認できる
ので、従来不都合を来たしていた半田接合の良否判定を
誤る問題点は完全に解決される。
C発明の効果] 以上詳細に説明したように、本発明によれば表面実装型
半導体装置は、外部リード端子の少なくとも下面、側面
および端面の全面が錫系金属で被覆されるので、半田材
の濡れ上がりがきわめて良好となる。従って、本発明の
半導体装置をプリント基板に搭載する際、配線導体と外
部リード端子との間が良好に接続されている場合は、外
部リード端子の端面に半田材が充分濡れ上がり、メニス
カスを形成するので、作業者はこのメニスカスの有無を
目視または光学的検出器にて確認するだけで半田接合の
良否判定をほとんど誤りな(半ば機械的に行うことが可
能である。
【図面の簡単な説明】
第1図(a)、(b)はそれぞれ本発明の一実施例を示
す表面実装型半導体装置の断面図およびその外部リード
端子A部の拡大断面図、第2図は本発明半導体装1の製
造方法の一実施例を示す外部リード端子メッキ方法の準
備工程図、第3図は本発明半導体装置の製造方法の他の
実施例を示す外部リード端子メッキ処理装置の断面図、
第4図は本発明半導体装置のプリント基板搭載断面図、
第5図は従来の表面実装型半導体装置の外部リード端子
のメッキ被膜構造を示す断面図である。 1・・・半導体チップ、 2・・・ボンディングワイヤ、 3・・・外部リード端子、 4−・・封止樹脂部材、5
・・・電解錫−鉛合金のメッキ被膜、6・・・無電解錫
−鉛合金のメッキ被膜、7・・・粘着性キャリアテープ
、 8−・・開放型発泡プラスチック板、 9・・・メツシュ状陽電極、 10・・・金属ワイヤブラシ陰極、 1)−・・噴射メッキ液、12−・・排出メッキ液、1
3−・・メッキ浴槽、  14・・・プリント基板、1
5・・一基板配線、  16・・・半田材、17・・・
半田材のメニスカス、 Es−・・メッキ電源。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体チップと、前記半導体チップの電極と内部
    リードを介しワイヤボンディング接続される折曲げ形状
    の外部リード端子と、前記半導体チップを気密封止する
    封止樹脂部材とからなる表面実装型半導体装置において
    、前記外部リード端子の少なくとも下面、側面および端
    面に錫系金属のメッキ皮膜を形成することを特徴とする
    表面実装型半導体装置。
  2. (2)表面実装型半導体装置の外部リード端子に該外部
    リード端子の下面側から前記半導体装置を支持する通液
    性部材を介し電解メッキ液を噴射する電解メッキ液供給
    手段と、前記通液性部材の下面および外部リード端子の
    上面から陽電圧および陰電圧をそれぞれ印加する電解メ
    ッキ電圧印加手段とを備える外部リード端子への電解メ
    ッキ被膜形成工程を含むことを特徴とする表面実装型半
    導体装置の製造方法。
JP21240890A 1990-08-10 1990-08-10 表面実装型半導体装置およびその製造方法 Pending JPH0494563A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21240890A JPH0494563A (ja) 1990-08-10 1990-08-10 表面実装型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21240890A JPH0494563A (ja) 1990-08-10 1990-08-10 表面実装型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0494563A true JPH0494563A (ja) 1992-03-26

Family

ID=16622095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21240890A Pending JPH0494563A (ja) 1990-08-10 1990-08-10 表面実装型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0494563A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078437A (zh) * 2013-03-26 2014-10-01 新光电气工业株式会社 引线框架及半导体装置
CN104505375A (zh) * 2014-11-03 2015-04-08 南通富士通微电子股份有限公司 半导体封装结构
JP2015228531A (ja) * 2015-09-18 2015-12-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016196700A (ja) * 2015-04-03 2016-11-24 株式会社ケミカル山本 ステンレス鋼表面の抗菌化処理方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078437A (zh) * 2013-03-26 2014-10-01 新光电气工业株式会社 引线框架及半导体装置
JP2014192222A (ja) * 2013-03-26 2014-10-06 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
CN104505375A (zh) * 2014-11-03 2015-04-08 南通富士通微电子股份有限公司 半导体封装结构
JP2016196700A (ja) * 2015-04-03 2016-11-24 株式会社ケミカル山本 ステンレス鋼表面の抗菌化処理方法
JP2015228531A (ja) * 2015-09-18 2015-12-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4487654A (en) Method of manufacturing printed wiring boards
US4444619A (en) Method of producing printed circuits
KR100279861B1 (ko) 예비도금된리드단자를가지는성형된전자부품및그의제조방법
US5780931A (en) Surface mounting semiconductor device and semiconductor mounting component
JPH0494563A (ja) 表面実装型半導体装置およびその製造方法
KR100947921B1 (ko) 연성인쇄회로기판의 고연성 Au 표면처리 도금방법
WO2001028726A1 (fr) Materiau de revetement a brasure et procede de production correspondant
JPH08274231A (ja) リードフレームおよびリードフレームの製造方法
US6924440B2 (en) Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board
JPS62196840A (ja) 半導体装置及びその製造方法
KR100336319B1 (ko) 수정 진동자 베이스 리드의 도금방법 및 그 장치
KR100769966B1 (ko) 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법
JPH04162990A (ja) はんだクラッド材,その製造方法及び製造装置
JPH02239608A (ja) コンデンサ用リードフレーム
JP2000251043A (ja) Icカードおよびicカード用端子板
JPH02281749A (ja) リードフレームの製造方法
JPH0311903Y2 (ja)
KR200172374Y1 (ko) 수정 진동자 베이스 리드의 도금장치
JPH09283920A (ja) 部品実装基板及びその製造方法
JPH03264140A (ja) 半導体装置のリードカツト方法
JPS5926985A (ja) ガラスまたはセラミツクスと銅とのろう付け結合方法
JP2929141B2 (ja) 電子部品搭載用基板及びその製造方法
JPH0456310A (ja) 固体電解コンデンサの製造方法
JPH06120650A (ja) 半田コーティング方法および電気的接続方法
JPH0379021A (ja) チップ状固体電解コンデンサの製造方法