JPH0490237A - パケット交換機の切替方式 - Google Patents

パケット交換機の切替方式

Info

Publication number
JPH0490237A
JPH0490237A JP2202570A JP20257090A JPH0490237A JP H0490237 A JPH0490237 A JP H0490237A JP 2202570 A JP2202570 A JP 2202570A JP 20257090 A JP20257090 A JP 20257090A JP H0490237 A JPH0490237 A JP H0490237A
Authority
JP
Japan
Prior art keywords
memory
processing device
packet switching
switching processing
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2202570A
Other languages
English (en)
Inventor
Minoru Akiyama
稔 秋山
Atsushi Kimoto
木本 淳志
Michio Suzuki
道雄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Software Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Software Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Software Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Software Engineering Co Ltd
Priority to JP2202570A priority Critical patent/JPH0490237A/ja
Publication of JPH0490237A publication Critical patent/JPH0490237A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、パケット交換機の切替方式に係り、特に、疎
結合マルチプロセッサ方式による現用と予備とのパケッ
ト交換処理装置を備えた冗長化構成を持つパケット交換
機において、パケット交換処理装置を現用から予備へ切
替るパケット交換機の切替方式に関する。
[従来の技術] 一般に、交換処理装置の現用、予備切替が可能な従来技
術は、交換処理装置を現用から予備へ切替る際に、呼情
報を現用の交換処理装置から予備の交換処理装置に転送
した後、切替を行うというものであ。このため、この種
の交換機は、切替の際に、受信パケットに対する応答が
不可能となり、かつ、受信パケットの紛失の恐れがある
ために、呼切断が必要となるものであり、サービス性へ
の影響が大きいという問題点を有していた。
疎結合マルチプロセッサ方式のパケット交換処理装置を
、現用から予備に切替る切替方式を備え、前述のような
問題点を解決することのできる従来技術として、例えば
、特開昭59−161153号公報に記載された技術が
知られている。
この従来技術は、前述の現用がら予備への切替を行う場
合、RNRパケットで送信を抑圧しておぎ、その後、現
用交換処理装置から予備交換処理装置へ呼情報を転送す
るようにし、これにより、現用、予備の切替に伴う応答
不能及び受信パケット紛失の恐れを救済しかつ呼切断を
防止するものである。
[発明が解決しようとする課題] 前記従来技術は、呼情報の転送に要する時間、通信が中
断され無応答状態とみなされる点について配慮されてお
らず、送信抑圧の時間が長くなるため、プロトコル上の
障害で呼切断が発生ずるという問題点を有している。
また、前記従来技術は、パケット交換処理装置の障害の
ためにRNRパケットの送信が不可能になことがある点
についても配慮されておらず、現用から予備への切替え
に伴い呼切断が発生する場合があるという問題点を有し
ている。
本発明の目的は、前記従来技術の問題点を解決し、通信
を続行するために最低限必要な呼情報を格納するメモリ
の障害以外の全ての障害による切替時に、呼切断を防止
し、通信を続行可能とするパケット交換機の切替方式を
提供することにあり、また、現用のメモリを継続して使
用することによる無予備状態を無くす、二とのできるパ
ケット交換機を提供することにある。
[課題を解決するための手段] 本発明によれば前記目的は、疎結合マルチプロセッサ方
式の冗長化構成を持つパケット交換機において、予備の
パケット交換処理装置のプロセッサが、現用のパケット
交換処理装置のメモリをセレクタを介してメモリ専用線
を用いて直接アクセス可能とすることにより達成される
また、パケット交換処理装置の無予備状態を無くすため
に、現用のパケット交換処理装置のメモリから予備のパ
ケット交換処理装置のメモリへの呼情報の高速複写機能
を、前記セレクタに付加することにより達成される。
[作 用] 予備のパケット交換処理装置のプロセッサは、現用のパ
ケット交換処理装置の呼情報格納用のメモリを、セレク
タを介し、メモリ専用線を用いて直接アクセスすること
が可能であるので、本発明は、現用、予備切替時の呼情
報の転送のための通信中断時間を省くことができ、かつ
、メモリ障害以外には、通信を中断することなく、パケ
ット交換処理装置の現用から予備への切替を行うことが
可能となる。
なお、本発明の場合、現用のパケット交換処理装置の切
替要因を、メモリに影響を与えることなく排除可能な場
合には、その切替要因の排除後セレクタの切戻しを行う
ことにより予備のパケット交換処理装置を解放すること
ができる。
一方、切替要因の排除の際にメモリに影響を与える場合
、本発明は、予備のパケット交換処理装置を解放するこ
とができず、パケット交換処理装置の無予備状態に陥る
。この場合、本発明は、セレクタに付加されたメモリの
高速複写機能により、現用のパケット交換処理装置のメ
モリの内容を予備のパケット交換処理装置のメモリへ高
速で複写することができ、これにより、複写終了後には
予備のパケット交換処理装置のみで通信の制御を行うこ
とが可能となり、現用のパケット交換処理装置の切替要
因の排除による無予備状態を解除することができる。
[実施例] 以下、本発明によるパケッ[・交換機の切替方式の一実
施例を図面により詳細に説明する。
第1図は本発明の一実施例の構成を示すブロック図、第
2図、第3図は動作を説明するシーケンス図である。第
1図において、1a・・・・・・1nは現用のパケット
交換処理装置、IZは予備のパケット交換処理装置、2
a・・・ 2n、2Zはプロセッサ、3a・・・・・・
3n、3zはメモリ、4a・・・・・・4 n、4Zは
セレクタ、5a・・・・・5nは回線収容部、6a・・
・・・・6nはメモリ専用線、7は系構成制御装置であ
る。
本発明が適用されたパケット交換機は、第1図に示すよ
うに、複数個の現用のパケット交換処理装置1a・・・
・・・1nと、通常これらの交換処理装置により制御さ
れる回線収容部5a・・・・・・5nと、前記複数の現
用のパケット交換処理装置に対する予備どしての予備の
パケット交換処理装置1zと、現用及び予備のパケット
交換処理装置の系構成を制御する系構成制御装置7とを
備えて構成されている。
また、各パケット交換処理装置は、バス制御回路、収容
回線を制御する複数の回線制御回路、メモリ、セレクタ
及び装置全体の制御を行うプロセッサを備えて構成され
、バス制御回路を介して相互に接続されている。そして
、セレクタ4a・・・・・4n、4zは、通常、自装置
のプロセッサが自装置のメモリをアクセスするアクセス
回路Aをセレクトし、切替時には、自装置のプロセッサ
が他装置のメモリをアクセスするアクセス回路Bをセレ
クトするように切替を行う。
前述のように構成される本発明の一実施例の動作を説明
する第2図に示す動作シーケンスにおいて、10は通常
現用のパケット交換処理装置、例えば1aが通信の制御
を行っている状態、11は障害などの切替要因、12は
系構成制御装置7が現用のパケット交換処理装置la内
のプロセッサ2a及びセレクタ4a、予備のパケット交
換処理装置lz内のプロセッサ2Z及びセレクタ4Z、
及び、回線収容部5aに送出する系切替指示、13は予
備のパケット交換処理装置1zのプロセッサ2Zが現用
のパケット交換処理装置内メモリ3aを使用して通信を
行っている状態、14は障害要因排除、15は系構成制
御装置7が現用のパケット交換処理装置la内のプロセ
ッサ2a及びセレクタ4a、予備のパケット交換処理装
置IZ内のプロセッサ2z及びセレクタ4z、及び、回
線収容部5aに送出する系切戻し指示、16はlOと同
じく現用のパケット交換処理装置1aが通信の制御を行
っている状態である。
また、第3図に示すシーケンスにおいて、10〜13は
第2図の場合と同一であり、20は系構成制御装置7か
ら予備のパケット交換処理装置IZ内のプロセッサ2Z
へ送出されるメモリ複写指示、21は予備のパケット交
換処理装置内のプロセッサ2Zからセレクタ4zへの複
写開始指示、22は予備のパケット交換処理装置内のセ
レクタ4Zか現用のパケット交換処理装置内のメモリ3
aから予備のパケット交換処理装置内のメモリ3Zへ情
報の高速複写を行っている状態、23は予備のパケット
交換処理装置内のセレクタ4Zからプロセッサ2Zへの
複写終了通知、24は予備のパケット交換処理装置内の
プロセッサ2Zから構成され装置7へ送出する完全切替
可能通知、25は系構成制御装置7が現用のパケット交
換処理装置内のセレクタ4a及び予備のパケット交換処
理装置内のセレクタ4Zに送出するメモリ切替指示、2
6は予備のパケット交換処理装置IZが通信を行ってい
る状態をそれぞれ示している。
いま、現用のパケット交換処理装置1aが、第2図に状
態10として示す通信の制御を行っているときに、パケ
ット交換処理装置1aに、メモリ3aの障害を除く何ら
かの障害による切替要因11が発生したとする。
この場合、まず系構成制御装置7は、現用のパケット交
換処理装置la内のプロセッサ2a及びセレクタ4a、
予備のパケット交換処理装置IZ内のプロセッサ2Z及
びセレクタ4Z、及び、回線収容部5aに対して系切替
指示12を送出する。
これを受けたセレクタ4a、4Zは、それぞれ、前述し
たアクセス回路Aからアクセス回路Bへの切替を行う。
その後、予備のパケット交換処理装置内のプロセッサ2
Zは、メモリ専用線6aを介して現用のパケット交換処
理装置内のメモリ3aを使用して通信13の制御を続行
する。
この場合、現用のパケット交換処理装置内のメモリ3a
に影響を及ぼすことなく、切替要因11を排除できる場
合、すなわち、切替要因を生じさせた障害が回復できる
場合、この切替要因排除14の後、系構成制御装置7は
、現用のパケット交換処理装置la内のプロセッサ2a
及びセレクタ4a、予備のパケット交換処理装置IZ内
のプロセッサ2Z及びセレクタ4Z、及び、回線収容部
5aに系切戻し指示15を送出する。これを受けたセレ
クタ4a、4Zは、アクセス回路Bからアクセス回路A
への切替を行い、現用のパケット交換処理装置1aが通
信16の制御を行い得るようにする。
また、切替要因排除の際にメモリ3aに影響を及ぼす場
合には、第3図に示すように、系構成制御装置7は、予
備のパケット交換処理装置内のプロセッサ2Zにメモリ
複写指示20を送出する。
この複写指示20を受けた予備のパケット交換処理装置
IZ内のプロセッサ2Zは、セレクタ4Zに複写開始指
示を送出する。これを受けたセレクタ4Zは、メモリ専
用線6aを使用し、現用のパケット交換処理装置内のメ
モリ3aから予備のパケット交換処理装置内のメモリ3
Zへ情報の高速複写22を開始する。
情報の複写22が終了すると、予備のパケット交換処理
装置内のセレクタ4Zは、プロセッサ2Zへ複写終了通
知23を送出し、この通知23を受けたプロセッサ2Z
は、系構成制御装置7に完全切替可能通知25を送出す
る。この通知24を受けた系構成制御装置7は、セレク
タ4a、4Zにメモリ切替指示25を送出する。この指
示を受けたセレクタ4a、4Zは、アクセス回路Bから
アクセス回路Aへの切替を行う。これにより、メモリ3
a、3Zは、それぞれのパケット交換処理装置1a、I
Z内のプロセッサ2a、2Zからのアクセスが可能とな
る。
以後、予備のパケット交換処理装置内のプロセッサ2Z
は、メモリ3Zを使用して通信26の制御を行う。
さらに、切替要因11が排除された後、同様の手順で通
信の制御を行うパケット交換処理装置を予備のパケット
交換処理装置IZから現用のパケット交換処理装置1a
に切戻すことができる。
もちろん、現用のパケット交換処理装置が予備のパケッ
ト交換処理装置を兼用できる場合には切替要因を排除す
るだけでよく、切替られた現用のパケット交換処理装置
が、以後、予備装置として待機する。
前述した本発明の一実施例は、最近の回路の高集積化に
よる著しい高密度実装技術の確立により、メモリ専用線
による遅延の増大を防止しつつ実現することができる。
前述した本発明の実施例によれば、予備のパケット交換
処理装置のプロセッサがメモリ専用線を用いて現用のパ
ケット交換処理装置のメモリをアクセスすることができ
るので、メモリ障害以外の切替を、全ての通信を切断す
ることなく実行することができる。
また、メモリの高速複写機能が付加されているので、切
替要因排除の際に現用のパケット交換処理装置のメモリ
に影響を及ぼす場合には、現用のパケット交換処理装置
内のメモリを解放して、切替要因の排除を行うことがで
きるので、パケット交換処理装置の無予備状態を無くす
ことができる。
さらに、障害の排除が現用のパケット交換処理装置内の
メモリに影響を与えない場合には、切替途中に障害を排
除し、系を完全に切替える前に系の切戻しを行うように
することができ、これによりパケット交換処理装置の無
予備状態を無くすことができる。
[発明の効果コ 以上説明したように本発明によれば、現用のパケット交
換処理装置から予備のパケット交換処理装置への切替を
、呼の切断を防止し、通信を続行しながら行うことがで
きる。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図、第3図は動作を説明するシーケンス図である。 1a−1n・・・・−・現用のパケット交換処理装置、
1z・・・・・・予備のパケット交換処理装置、28〜
2n、2z・・・・・・プロセッサ、3a〜3n、3Z
・・・・・・メモリ、4a〜4n、4Z・・・・・・セ
レクタ、5a〜5n・・・・・・回線収容部、6a〜6
n・・・・・・メモリ専用線、7・・・・・・系構成制
御装置。 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. 1、プロセッサとメモリとを保有する現用のパケット交
    換処理装置と、同様な予備のパケット交換処理装置とを
    備えて構成される冗長化構成のパケット交換機において
    、現用のパケット交換処理装置から予備のパケット交換
    処理装置に切替る際に、現用のパケット交換処理装置の
    メモリを、予備のパケット交換処理装置のプロセッサか
    らアクセス可能とし、予備のパケット交換処理装置のプ
    ロセッサが現用のパケット交換処理装置のメモリを使用
    して通信を続行することを特徴とするパケット交換機の
    切替方式。
JP2202570A 1990-08-01 1990-08-01 パケット交換機の切替方式 Pending JPH0490237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2202570A JPH0490237A (ja) 1990-08-01 1990-08-01 パケット交換機の切替方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2202570A JPH0490237A (ja) 1990-08-01 1990-08-01 パケット交換機の切替方式

Publications (1)

Publication Number Publication Date
JPH0490237A true JPH0490237A (ja) 1992-03-24

Family

ID=16459689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2202570A Pending JPH0490237A (ja) 1990-08-01 1990-08-01 パケット交換機の切替方式

Country Status (1)

Country Link
JP (1) JPH0490237A (ja)

Similar Documents

Publication Publication Date Title
EP0457308B1 (en) Data processing system having an input/output path disconnecting mechanism and method for controlling the data processing system
JPH0490237A (ja) パケット交換機の切替方式
JPS59161153A (ja) パケツト交換機の切替方式
JP3268460B2 (ja) 伝送路切替制御方法およびその装置
JP4679178B2 (ja) 通信装置及びメモリ装置
JPS6027256A (ja) パケツト交換機の切替方式
JPH07160522A (ja) プロセッサ冗長化方式
JPH05244225A (ja) 無中断系切り替え方法
KR970002693B1 (ko) 사설전자교환시스템의 통화복구유지방법과 그 장치
JPH0514323A (ja) 回線制御装置
JP2591434B2 (ja) 加入者回路ユニバーサル二重化方式
JPH11168502A (ja) 通信障害処理装置及び方法
KR930011982B1 (ko) 전전자 교환기의 중계선 상태 온라인 백업방법
JP2572176B2 (ja) パケット交換機のプロセッサ切り替え方式
KR100825458B1 (ko) 기지국 제어장치 망동기 보드 이중화를 위한 이중화 보드장치
JPH01259654A (ja) 回線自動交換機におけるn対1モジュールバックアップ方式
JPH08237269A (ja) 切替装置
JPS63285053A (ja) 網管理装置の障害処理方式
JP3414557B2 (ja) 現用/予備切替装置
JPH0254640A (ja) 回線切替制御装置
JPH06282510A (ja) 通信制御装置を冗長構成としたコンピュータシステムの構成制御方式
JPH0591120A (ja) ローカルエリアネツトワーク
JPH02109144A (ja) 伝送ライン切り換え装置
JPH0369252A (ja) 二重障害処理方式
JPS59139423A (ja) 汎用インタフエ−ス装置