JPH0485971A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0485971A JPH0485971A JP2199320A JP19932090A JPH0485971A JP H0485971 A JPH0485971 A JP H0485971A JP 2199320 A JP2199320 A JP 2199320A JP 19932090 A JP19932090 A JP 19932090A JP H0485971 A JPH0485971 A JP H0485971A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- type
- pnp transistor
- type semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000003287 optical effect Effects 0.000 claims description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 21
- 238000009792 diffusion process Methods 0.000 description 22
- 239000000969 carrier Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 241000190020 Zelkova serrata Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000368 destabilizing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野)
この発明は、光センサと少なくともPNPバイポーラト
ランジスタを含む集積回路素子とを同一半導体基板に形
成した半導体装置に関する。
ランジスタを含む集積回路素子とを同一半導体基板に形
成した半導体装置に関する。
従来、光センサと少なくともPNPバイポーラトランジ
スタを含む集積回路素子とを同一半導体基板に形成した
半導体装置としては、例えば第4図に示すような構成の
ものが知られている。第4図において、1はP型半導体
基板、2はN゛゛埋込層、3はN−型エピタキシャル層
、4はP゛゛分離拡散領域である。10は横型PNP
トランジスタであり、N−型エピタキシャル層3に形成
したP゛型型数散層56でコレクタ及びエミッタを構成
し、N−型エピタキシャル層3でベースを構成している
。なお7はオーミンクコンタクトを取るためのN°型型
数散層ある。
スタを含む集積回路素子とを同一半導体基板に形成した
半導体装置としては、例えば第4図に示すような構成の
ものが知られている。第4図において、1はP型半導体
基板、2はN゛゛埋込層、3はN−型エピタキシャル層
、4はP゛゛分離拡散領域である。10は横型PNP
トランジスタであり、N−型エピタキシャル層3に形成
したP゛型型数散層56でコレクタ及びエミッタを構成
し、N−型エピタキシャル層3でベースを構成している
。なお7はオーミンクコンタクトを取るためのN°型型
数散層ある。
11は光センサとしてのホトダイオードであり、N−型
エピタキシャル層3に形成したP゛型型数散層9、N−
型エピタキシャル層3.N゛型埋込層2及びN°型拡散
領域8から構成されている。
エピタキシャル層3に形成したP゛型型数散層9、N−
型エピタキシャル層3.N゛型埋込層2及びN°型拡散
領域8から構成されている。
また12は遮光用のAI膜で、受光部のみに開口を設け
てあり、この遮光用AI膜により、回路素子に光が入射
して光電流が発生し動作を不安定にするのを防止してい
る。
てあり、この遮光用AI膜により、回路素子に光が入射
して光電流が発生し動作を不安定にするのを防止してい
る。
(発明が解決しようとする課題〕
ところで、上記のように構成された半導体装置において
、遮光用AIの開口からホトダイオード11に入射する
光が長波長である場合には、入射光はP型半導体基板l
に到達し、電子・正孔対が発生する。P型半導体基板1
における電子の拡散長は数百μm程度であるから、この
拡散長内に回路素子が存在すると、その回路素子の回路
動作に影響を与える。
、遮光用AIの開口からホトダイオード11に入射する
光が長波長である場合には、入射光はP型半導体基板l
に到達し、電子・正孔対が発生する。P型半導体基板1
における電子の拡散長は数百μm程度であるから、この
拡散長内に回路素子が存在すると、その回路素子の回路
動作に影響を与える。
第5図へ、田)は、P型半導体基板でのキャリアの発生
を考慮したときの横型PNP トランジスタ及びNPN
トランジスタの等価回路を示す。NPNトランジスタの
場合は、第5開田)に示すように、コレクタ電流の一部
が光電流としてP型半導体基板に流れる。横型PNP
トランジスタの場合は、第5図へに示すように、光電流
がベース電流に加算されるため、 回路構成によっては
電流利得(hyE)で増幅されてしまう。したがってP
型半導体基板で発生するキャリアは横型PNP トラン
ジスタの動作に大きな影響を与える。特に微小電流で動
作している場合には、S/Nの劣化、誤動作等の問題点
が生しる。
を考慮したときの横型PNP トランジスタ及びNPN
トランジスタの等価回路を示す。NPNトランジスタの
場合は、第5開田)に示すように、コレクタ電流の一部
が光電流としてP型半導体基板に流れる。横型PNP
トランジスタの場合は、第5図へに示すように、光電流
がベース電流に加算されるため、 回路構成によっては
電流利得(hyE)で増幅されてしまう。したがってP
型半導体基板で発生するキャリアは横型PNP トラン
ジスタの動作に大きな影響を与える。特に微小電流で動
作している場合には、S/Nの劣化、誤動作等の問題点
が生しる。
これを改善するためには、第6図に示すように、回路素
子13とホトダイオード11との距離をキャリアの拡散
長dよりも大きくすればよいが、このように構成した場
合はチップサイズが大きくなり、コストが高くなってし
まうという問題点があった。
子13とホトダイオード11との距離をキャリアの拡散
長dよりも大きくすればよいが、このように構成した場
合はチップサイズが大きくなり、コストが高くなってし
まうという問題点があった。
本発明は、従来の光センサと横型PNP トランジスタ
を含む集積回路素子とを同一半導体基板に形成した半導
体装置における上記問題点を解消するためになされたも
ので、P型半導体基板でキャリアが発生してもその影響
が小さいかあるいは無視でき、回路特性を向上させ且つ
チップサイズの大型化を抑制した安価な半導体装置を提
供することを目的とする。
を含む集積回路素子とを同一半導体基板に形成した半導
体装置における上記問題点を解消するためになされたも
ので、P型半導体基板でキャリアが発生してもその影響
が小さいかあるいは無視でき、回路特性を向上させ且つ
チップサイズの大型化を抑制した安価な半導体装置を提
供することを目的とする。
〔課題を解決するための手段及び作用〕上記問題点を解
決するため、本発明は、光センサと少なくともPNP
トランジスタを含む集積回路素子とを同一半導体基板に
形成した半導体装置において、前記PNPトランジスタ
をN型半導体領域内に形成した縦型PNP トランジス
タで構成するものである。
決するため、本発明は、光センサと少なくともPNP
トランジスタを含む集積回路素子とを同一半導体基板に
形成した半導体装置において、前記PNPトランジスタ
をN型半導体領域内に形成した縦型PNP トランジス
タで構成するものである。
このように構成された半導体装置において、前記縦型P
NP トランジスタのN型半導体領域を、例えば正側電
源に接続して用いた場合には、P型半導体基板でキャリ
アが発生して縦型PNP トランジスタまで拡散すると
、光電流はN型半導体領域からP型半導体基板に流れる
が、N型半導体領域は正側電源に接続されているため、
光電流は正側1isから供給される。したがって縦型P
NP トランジスタの動作に対して影響を与えない。ま
たこのように縦型PNP トランジスタはP型半導体基
板でキャリアが発生してもS/Nの劣化等の悪影響を受
けないため、光センサの近傍に配置することができ、光
センサからの配置距離をキャリアの拡散長よりも大きく
する必要がないので、チップサイズを小さくすることが
可能となる。
NP トランジスタのN型半導体領域を、例えば正側電
源に接続して用いた場合には、P型半導体基板でキャリ
アが発生して縦型PNP トランジスタまで拡散すると
、光電流はN型半導体領域からP型半導体基板に流れる
が、N型半導体領域は正側電源に接続されているため、
光電流は正側1isから供給される。したがって縦型P
NP トランジスタの動作に対して影響を与えない。ま
たこのように縦型PNP トランジスタはP型半導体基
板でキャリアが発生してもS/Nの劣化等の悪影響を受
けないため、光センサの近傍に配置することができ、光
センサからの配置距離をキャリアの拡散長よりも大きく
する必要がないので、チップサイズを小さくすることが
可能となる。
次に実施例について説明する。第1図は、本発明に係る
半導体装置の実施例を示す概略断面図であり、第4図に
示した従来例と同−又は同等の部材には同一符号を付し
て示している。ホトダイオード11の構成は、第4図に
示した従来例と同一なので、その説明は省略する。25
は縦型PNP トランジスタであり、N゛゛埋込層2上
に形成したP゛゛埋込層20及びP゛゛拡散領域21で
コレクタを構成している。ベースはN−型エピタキシャ
ル層3、このエピタキシャル層3に形成したN型拡散層
22及びこのN型拡散層22に形成したN゛型型数散層
23ら構成され、エミッタは前記N型拡散層22に形成
したP゛型型数散層24構成されている。ベースNwi
のエピタキシャル層3は完全空乏化するような不純物プ
ロファイルであり、実質的なベース幅はN型拡散層22
とエミッタを構成するP゛型型数散層24決まる。
半導体装置の実施例を示す概略断面図であり、第4図に
示した従来例と同−又は同等の部材には同一符号を付し
て示している。ホトダイオード11の構成は、第4図に
示した従来例と同一なので、その説明は省略する。25
は縦型PNP トランジスタであり、N゛゛埋込層2上
に形成したP゛゛埋込層20及びP゛゛拡散領域21で
コレクタを構成している。ベースはN−型エピタキシャ
ル層3、このエピタキシャル層3に形成したN型拡散層
22及びこのN型拡散層22に形成したN゛型型数散層
23ら構成され、エミッタは前記N型拡散層22に形成
したP゛型型数散層24構成されている。ベースNwi
のエピタキシャル層3は完全空乏化するような不純物プ
ロファイルであり、実質的なベース幅はN型拡散層22
とエミッタを構成するP゛型型数散層24決まる。
この縦型PNPトランジスタ25はN゛゛埋込層2、N
゛゛拡散領域8.N−型エピタキシャル層3からなるN
型半導体領域で他の素子と分離される。このN型半導体
領域を、以下の説明では縦型PNP トランジスタのN
端子あるいは単にN端子と称することにする。
゛゛拡散領域8.N−型エピタキシャル層3からなるN
型半導体領域で他の素子と分離される。このN型半導体
領域を、以下の説明では縦型PNP トランジスタのN
端子あるいは単にN端子と称することにする。
次にこのように構成した半導体装置の動作について説明
する。ホトダイオード11から光が入射し、P型半導体
基板1でキャリアが発生して電子が縦型PNPトランジ
スタ25まで拡散すると、N端子からP型半導体基板1
に光電流が流れる。すなわちN端子とP型半導体基板1
のPN接合が寄生ホトダオードとして動作する。
する。ホトダイオード11から光が入射し、P型半導体
基板1でキャリアが発生して電子が縦型PNPトランジ
スタ25まで拡散すると、N端子からP型半導体基板1
に光電流が流れる。すなわちN端子とP型半導体基板1
のPN接合が寄生ホトダオードとして動作する。
第2図^、(B)にP型半導体基板1でのキャリアの発
生を考慮した縦型PNP トランジスタの等価回路を示
す。第2図^は、寄生NPN トランジスタ26及び寄
生PNP l−ランジスタ27を合わせて示しているが
、縦型PNP トランジスタ25の通常の動作時には、
上記寄生トランジスタ26.27の動作は無視できるの
で、第2図(Blに示す等価回路を考えればよい。なお
第2図へ、田)において、28は寄生ホトダオード、2
9は縦型PNP トランジスタ25のコレクタとN端子
とのPN接合からなるダイオードを示している。
生を考慮した縦型PNP トランジスタの等価回路を示
す。第2図^は、寄生NPN トランジスタ26及び寄
生PNP l−ランジスタ27を合わせて示しているが
、縦型PNP トランジスタ25の通常の動作時には、
上記寄生トランジスタ26.27の動作は無視できるの
で、第2図(Blに示す等価回路を考えればよい。なお
第2図へ、田)において、28は寄生ホトダオード、2
9は縦型PNP トランジスタ25のコレクタとN端子
とのPN接合からなるダイオードを示している。
縦型PNP トランジスタ25のN端子の接続処理方法
としては、(1)正側i源(最高電位)に接続する、(
2)エミッタと接続する、(3)コレクタと接続する、
(4)フローティング状態(N端子オーブン)とする、
の4つの方法が考えられる。次にの4つの接続処理によ
る動作JEIi欅について説明する。
としては、(1)正側i源(最高電位)に接続する、(
2)エミッタと接続する、(3)コレクタと接続する、
(4)フローティング状態(N端子オーブン)とする、
の4つの方法が考えられる。次にの4つの接続処理によ
る動作JEIi欅について説明する。
(1)N端子を正側電源に接続した場合は、寄生ホトダ
オード28が動作しても、その光電流は正側電源から供
給されるので、縦型PNPトランジスタ25は影響を受
けない。
オード28が動作しても、その光電流は正側電源から供
給されるので、縦型PNPトランジスタ25は影響を受
けない。
(2)N端子を縦型PNP トランジスタのエミッタと
接続した場合は、縦型PNP トランジスタのエミッタ
itiの一部が寄生ホトダオード28の光を流としてP
型半導体基板1に流れる。
接続した場合は、縦型PNP トランジスタのエミッタ
itiの一部が寄生ホトダオード28の光を流としてP
型半導体基板1に流れる。
(3)N端子を縦型PNP トランジスタ25のコレク
タと接続した場合は、縦型PNP l−ランジスタ25
のコレクタ電流の一部が、寄生ホトダオード28の光電
流としてP型半導体基板1に流れる。
タと接続した場合は、縦型PNP l−ランジスタ25
のコレクタ電流の一部が、寄生ホトダオード28の光電
流としてP型半導体基板1に流れる。
(4)N端子をフローティングとした場合には、寄生ホ
トダオード28の光電流として、継型PNPトランジス
タ25のコレクタ電流の一部が、コレクタとN端子のP
N接合ダイオード29を通してP型半導体基板1に流れ
る。
トダオード28の光電流として、継型PNPトランジス
タ25のコレクタ電流の一部が、コレクタとN端子のP
N接合ダイオード29を通してP型半導体基板1に流れ
る。
以上のように、N端子を正側電源に接続した場合以外に
は、寄生ホトダオード28の光電流として、エミッタ電
流又はコレクタ電流の一部がP型半導体基板1に流れる
が、従来の横型PNP トランジスタのように寄生ホト
ダオード28の光電流が電流利得で増幅されることがな
いので、動作特性に与える影響が少なく、縦型PNPト
ランジスタの方が横型PNPトランジスタよりも有利で
ある。
は、寄生ホトダオード28の光電流として、エミッタ電
流又はコレクタ電流の一部がP型半導体基板1に流れる
が、従来の横型PNP トランジスタのように寄生ホト
ダオード28の光電流が電流利得で増幅されることがな
いので、動作特性に与える影響が少なく、縦型PNPト
ランジスタの方が横型PNPトランジスタよりも有利で
ある。
第3図は、本発明による半導体装置の素子配置の構成例
を示す平面図である。ホトダイオード11直下のP型半
導体基板1で発生するキャリアの拡散長d内に縦型PN
P トランジスタ25を配!し、更にそのキャリア拡散
長d内に一部入り込むように、他のNPN トランジス
タ、PNPトランジスタ MO3トランジスタ、抵抗、
コンデンサ等からなる回路素子30を配置し、縦型PN
P トランジスタ25のN端子を正側t11!に接続す
るように構成している。
を示す平面図である。ホトダイオード11直下のP型半
導体基板1で発生するキャリアの拡散長d内に縦型PN
P トランジスタ25を配!し、更にそのキャリア拡散
長d内に一部入り込むように、他のNPN トランジス
タ、PNPトランジスタ MO3トランジスタ、抵抗、
コンデンサ等からなる回路素子30を配置し、縦型PN
P トランジスタ25のN端子を正側t11!に接続す
るように構成している。
このようにN端子を正側電源に接続した縦型PNPトラ
ンジスタ25は、先に述べたように寄生ホトダイオード
の影響を受けない。更に縦型PNPトランジスタ25の
N端子が正側電源に接続されると、P型半導体基板側に
空乏層が大きく拡がり、この空乏層により回路素子30
まで拡散しようとするキャリアを捉えることができるた
め、回路素子30まで到達するキャリアは著しく減少す
る。したがって上記のように回路素子30をキャリアの
拡散長d内に配置することが可能となる。
ンジスタ25は、先に述べたように寄生ホトダイオード
の影響を受けない。更に縦型PNPトランジスタ25の
N端子が正側電源に接続されると、P型半導体基板側に
空乏層が大きく拡がり、この空乏層により回路素子30
まで拡散しようとするキャリアを捉えることができるた
め、回路素子30まで到達するキャリアは著しく減少す
る。したがって上記のように回路素子30をキャリアの
拡散長d内に配置することが可能となる。
このようにホトダイオード11に隣接して、N端子を正
側XSに接続した縦型PNP トランジスタ25及び回
路素子30を配置することによりチップサイズを縮小す
ることができる。
側XSに接続した縦型PNP トランジスタ25及び回
路素子30を配置することによりチップサイズを縮小す
ることができる。
なお、光センサとPNP トランジスタを含む集積回路
素子を同一基板に形成した半導体装置において、チップ
の側面から光が入射するように構成されている場合にお
いても、縦型PNPトランジスタの採用は有効である。
素子を同一基板に形成した半導体装置において、チップ
の側面から光が入射するように構成されている場合にお
いても、縦型PNPトランジスタの採用は有効である。
[型PNPトランジスタのN端子を正側電源に接続する
点に関して、N端子に接続する電位は必ずしも正側@源
でなくても、縦型PNP l−ランジスタのコレクタと
N端子のPN接合が逆バイアスされる電位であれば同様
の効果が得られる。
点に関して、N端子に接続する電位は必ずしも正側@源
でなくても、縦型PNP l−ランジスタのコレクタと
N端子のPN接合が逆バイアスされる電位であれば同様
の効果が得られる。
〔発明の効果]
以上実施例に基づいて説明したように、本発明によれば
、縦型PNP トランジスタを用いているため、横型P
NP トランジスタのように寄生ホトダイオードの光電
流が電流利得で増幅されることがないので、動作特性に
与える影響を低減することができる。特に縦型PNP
トランジスタのN端子を正側tgに接続した場合には、
寄生ホトダイオードの影響を受けないので、S/Nの劣
化を防止することができる。また光センサと他の集積回
路素子との間にN端子を正側電源に接続した縦型PNP
l−ランジスタを配置することにより、集積回路素子
をP型半導体基板で生ずるキャリアの拡散長内に配置す
ることができ、チップサイズの縮小化を計ることができ
る。
、縦型PNP トランジスタを用いているため、横型P
NP トランジスタのように寄生ホトダイオードの光電
流が電流利得で増幅されることがないので、動作特性に
与える影響を低減することができる。特に縦型PNP
トランジスタのN端子を正側tgに接続した場合には、
寄生ホトダイオードの影響を受けないので、S/Nの劣
化を防止することができる。また光センサと他の集積回
路素子との間にN端子を正側電源に接続した縦型PNP
l−ランジスタを配置することにより、集積回路素子
をP型半導体基板で生ずるキャリアの拡散長内に配置す
ることができ、チップサイズの縮小化を計ることができ
る。
第1図は、本発明に係る半導体装置の実施例を示す概略
断面図、第2図^は、第1図に示した実施例においてP
型半導体基板でのキャリアの発生を考慮したときの縦型
PNP トランジスタの等価回路を示す図、第2図fB
lは、その寄生トランジスタの動作を無視した場合の縦
型PNP トランジスタの等価回路を示す図、第3図は
、本発明による半導体装置の素子配置の構成例を示す平
面図、第4図は、従来の半導体装置の構成例を示す概略
断面図、第5図^、(E)は、第4図に示した構成例に
おいてP型半導体基板でのキャリアの発生を考慮したと
きの横型PNP トランジスタ及びNPN トランジス
タの等価回路を示す図、第6図は、従来の半導体装置の
素子配置の構成例を示す平面図である。 図において、■はP型半導体基板、2はN゛゛埋込層、
3はN−型エピタキシャル層、4はP゛型分畷拡散領域
、5.6はP゛型型数散層7はN゛型型数散層8はN゛
゛拡散領域、9はP゛型型数散層11はホトダイオード
、20はP゛゛埋込層、21はP3型拡散領域、22は
N型拡散層、23はN゛型型数散層24はPゝ型拡散層
、25は縦型PNP トランジスタ、26は寄生NPN
トランジスタ、27は寄生PNP トランジスタ、2
8は寄生ホトダイオードを示す。 特許出願人 オリンパス光学工業株式会社代理人弁理士
最 上 健 治第2図 25縦型PNP)ラノノスタ に寄生NPN+−ランノスタ 27寄生PNP トランジスタ 28寄生ホトダイオード 第3図
断面図、第2図^は、第1図に示した実施例においてP
型半導体基板でのキャリアの発生を考慮したときの縦型
PNP トランジスタの等価回路を示す図、第2図fB
lは、その寄生トランジスタの動作を無視した場合の縦
型PNP トランジスタの等価回路を示す図、第3図は
、本発明による半導体装置の素子配置の構成例を示す平
面図、第4図は、従来の半導体装置の構成例を示す概略
断面図、第5図^、(E)は、第4図に示した構成例に
おいてP型半導体基板でのキャリアの発生を考慮したと
きの横型PNP トランジスタ及びNPN トランジス
タの等価回路を示す図、第6図は、従来の半導体装置の
素子配置の構成例を示す平面図である。 図において、■はP型半導体基板、2はN゛゛埋込層、
3はN−型エピタキシャル層、4はP゛型分畷拡散領域
、5.6はP゛型型数散層7はN゛型型数散層8はN゛
゛拡散領域、9はP゛型型数散層11はホトダイオード
、20はP゛゛埋込層、21はP3型拡散領域、22は
N型拡散層、23はN゛型型数散層24はPゝ型拡散層
、25は縦型PNP トランジスタ、26は寄生NPN
トランジスタ、27は寄生PNP トランジスタ、2
8は寄生ホトダイオードを示す。 特許出願人 オリンパス光学工業株式会社代理人弁理士
最 上 健 治第2図 25縦型PNP)ラノノスタ に寄生NPN+−ランノスタ 27寄生PNP トランジスタ 28寄生ホトダイオード 第3図
Claims (1)
- 【特許請求の範囲】 1、光センサと少なくともPNPトランジスタを含む集
積回路素子とを同一半導体基板に形成した半導体装置に
おいて、前記PNPトランジスタをN型半導体領域内に
形成した縦型PNPトランジスタとしたことを特徴とす
る半導体装置。 2、前記縦型PNPトランジスタのN型半導体領域を、
正側電源に接続したことを特徴とする請求項1記載の半
導体装置。 3、前記縦型PNPトランジスタを、前記光センサと前
記縦型PNPトランジスタ以外の集積回路素子との間に
配置したことを特徴とする請求項2記載の半導体装置。 4、前記縦型PNPトランジスタのN型半導体領域を、
該縦型PNPトランジスタのエミッタ又はコレクタと接
続するか又はフローティング状態とすることを特徴とす
る請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2199320A JPH0485971A (ja) | 1990-07-30 | 1990-07-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2199320A JPH0485971A (ja) | 1990-07-30 | 1990-07-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0485971A true JPH0485971A (ja) | 1992-03-18 |
Family
ID=16405840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2199320A Pending JPH0485971A (ja) | 1990-07-30 | 1990-07-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0485971A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003258216A (ja) * | 2002-02-27 | 2003-09-12 | Sanyo Electric Co Ltd | 光半導体集積回路装置の製造方法 |
JP2009049317A (ja) * | 2007-08-22 | 2009-03-05 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2010186828A (ja) * | 2009-02-10 | 2010-08-26 | Toshiba Corp | 電源回路及び光受信回路 |
-
1990
- 1990-07-30 JP JP2199320A patent/JPH0485971A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003258216A (ja) * | 2002-02-27 | 2003-09-12 | Sanyo Electric Co Ltd | 光半導体集積回路装置の製造方法 |
JP2009049317A (ja) * | 2007-08-22 | 2009-03-05 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2010186828A (ja) * | 2009-02-10 | 2010-08-26 | Toshiba Corp | 電源回路及び光受信回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0467789B2 (ja) | ||
US3745424A (en) | Semiconductor photoelectric transducer | |
JPS63160270A (ja) | フオトセンサと信号処理用素子を有する半導体装置 | |
JPH0485971A (ja) | 半導体装置 | |
US4241358A (en) | Radiation sensitive device with lateral current | |
US4903103A (en) | Semiconductor photodiode device | |
JPH0451988B2 (ja) | ||
JPS6136713B2 (ja) | ||
US5942749A (en) | Photodetector having means for processing optical input signals | |
JP2011082513A (ja) | シリコン光検出モジュール | |
JPH02238664A (ja) | 回路内蔵受光素子 | |
JPS59129464A (ja) | フオトセンサ− | |
JP2670553B2 (ja) | 半導体受光・増幅装置 | |
US5969399A (en) | High gain current mode photo-sensor | |
JPH04242980A (ja) | 受光素子 | |
JPH06132511A (ja) | 受光集積素子 | |
JP4459472B2 (ja) | 光検出器 | |
JP2706180B2 (ja) | 光電変換装置 | |
JP2707147B2 (ja) | 半導体装置 | |
JPS61258471A (ja) | 半導体集積回路装置 | |
JPH0719916B2 (ja) | 光電変換素子 | |
JPH11251567A (ja) | 光電変換装置 | |
JPS5996784A (ja) | 光結合半導体装置 | |
JPH02294070A (ja) | 受光素子内蔵集積回路装置 | |
JPH0287683A (ja) | フォトダイオード |