JPH0485971A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野） この発明は、光センサと少なくともＰＮＰバイポーラト
ランジスタを含む集積回路素子とを同一半導体基板に形
成した半導体装置に関する。

〔従来の技術〕

従来、光センサと少なくともＰＮＰバイポーラトランジ
スタを含む集積回路素子とを同一半導体基板に形成した
半導体装置としては、例えば第４図に示すような構成の
ものが知られている。第４図において、１はＰ型半導体
基板、２はＮ゛゛埋込層、３はＮ−型エピタキシャル層
、４はＰ゛゛分離拡散領域である。１０は横型ＰＮＰ　
トランジスタであり、Ｎ−型エピタキシャル層３に形成
したＰ゛型型数散層５６でコレクタ及びエミッタを構成
し、Ｎ−型エピタキシャル層３でベースを構成している
。なお７はオーミンクコンタクトを取るためのＮ°型型
数散層ある。

１１は光センサとしてのホトダイオードであり、Ｎ−型
エピタキシャル層３に形成したＰ゛型型数散層９、Ｎ−
型エピタキシャル層３．Ｎ゛型埋込層２及びＮ°型拡散
領域８から構成されている。

また１２は遮光用のＡＩ膜で、受光部のみに開口を設け
てあり、この遮光用ＡＩ膜により、回路素子に光が入射
して光電流が発生し動作を不安定にするのを防止してい
る。

（発明が解決しようとする課題〕 ところで、上記のように構成された半導体装置において
、遮光用ＡＩの開口からホトダイオード１１に入射する
光が長波長である場合には、入射光はＰ型半導体基板ｌ
に到達し、電子・正孔対が発生する。Ｐ型半導体基板１
における電子の拡散長は数百μｍ程度であるから、この
拡散長内に回路素子が存在すると、その回路素子の回路
動作に影響を与える。

第５図へ、田）は、Ｐ型半導体基板でのキャリアの発生
を考慮したときの横型ＰＮＰ　トランジスタ及びＮＰＮ
トランジスタの等価回路を示す。ＮＰＮトランジスタの
場合は、第５開田）に示すように、コレクタ電流の一部
が光電流としてＰ型半導体基板に流れる。横型ＰＮＰ　
トランジスタの場合は、第５図へに示すように、光電流
がベース電流に加算されるため、　回路構成によっては
電流利得（ｈｙＥ）で増幅されてしまう。したがってＰ
型半導体基板で発生するキャリアは横型ＰＮＰ　トラン
ジスタの動作に大きな影響を与える。特に微小電流で動
作している場合には、Ｓ／Ｎの劣化、誤動作等の問題点
が生しる。

これを改善するためには、第６図に示すように、回路素
子１３とホトダイオード１１との距離をキャリアの拡散
長ｄよりも大きくすればよいが、このように構成した場
合はチップサイズが大きくなり、コストが高くなってし
まうという問題点があった。

本発明は、従来の光センサと横型ＰＮＰ　トランジスタ
を含む集積回路素子とを同一半導体基板に形成した半導
体装置における上記問題点を解消するためになされたも
ので、Ｐ型半導体基板でキャリアが発生してもその影響
が小さいかあるいは無視でき、回路特性を向上させ且つ
チップサイズの大型化を抑制した安価な半導体装置を提
供することを目的とする。

〔課題を解決するための手段及び作用〕上記問題点を解
決するため、本発明は、光センサと少なくともＰＮＰ　
トランジスタを含む集積回路素子とを同一半導体基板に
形成した半導体装置において、前記ＰＮＰトランジスタ
をＮ型半導体領域内に形成した縦型ＰＮＰ　トランジス
タで構成するものである。

このように構成された半導体装置において、前記縦型Ｐ
ＮＰ　トランジスタのＮ型半導体領域を、例えば正側電
源に接続して用いた場合には、Ｐ型半導体基板でキャリ
アが発生して縦型ＰＮＰ　トランジスタまで拡散すると
、光電流はＮ型半導体領域からＰ型半導体基板に流れる
が、Ｎ型半導体領域は正側電源に接続されているため、
光電流は正側１ｉｓから供給される。したがって縦型Ｐ
ＮＰ　トランジスタの動作に対して影響を与えない。ま
たこのように縦型ＰＮＰ　トランジスタはＰ型半導体基
板でキャリアが発生してもＳ／Ｎの劣化等の悪影響を受
けないため、光センサの近傍に配置することができ、光
センサからの配置距離をキャリアの拡散長よりも大きく
する必要がないので、チップサイズを小さくすることが
可能となる。

〔実施例〕

次に実施例について説明する。第１図は、本発明に係る
半導体装置の実施例を示す概略断面図であり、第４図に
示した従来例と同−又は同等の部材には同一符号を付し
て示している。ホトダイオード１１の構成は、第４図に
示した従来例と同一なので、その説明は省略する。２５
は縦型ＰＮＰ　トランジスタであり、Ｎ゛゛埋込層２上
に形成したＰ゛゛埋込層２０及びＰ゛゛拡散領域２１で
コレクタを構成している。ベースはＮ−型エピタキシャ
ル層３、このエピタキシャル層３に形成したＮ型拡散層
２２及びこのＮ型拡散層２２に形成したＮ゛型型数散層
２３ら構成され、エミッタは前記Ｎ型拡散層２２に形成
したＰ゛型型数散層２４構成されている。ベースＮｗｉ
のエピタキシャル層３は完全空乏化するような不純物プ
ロファイルであり、実質的なベース幅はＮ型拡散層２２
とエミッタを構成するＰ゛型型数散層２４決まる。

この縦型ＰＮＰトランジスタ２５はＮ゛゛埋込層２、Ｎ
゛゛拡散領域８．Ｎ−型エピタキシャル層３からなるＮ
型半導体領域で他の素子と分離される。このＮ型半導体
領域を、以下の説明では縦型ＰＮＰ　トランジスタのＮ
端子あるいは単にＮ端子と称することにする。

次にこのように構成した半導体装置の動作について説明
する。ホトダイオード１１から光が入射し、Ｐ型半導体
基板１でキャリアが発生して電子が縦型ＰＮＰトランジ
スタ２５まで拡散すると、Ｎ端子からＰ型半導体基板１
に光電流が流れる。すなわちＮ端子とＰ型半導体基板１
のＰＮ接合が寄生ホトダオードとして動作する。

第２図＾、（Ｂ）にＰ型半導体基板１でのキャリアの発
生を考慮した縦型ＰＮＰ　トランジスタの等価回路を示
す。第２図＾は、寄生ＮＰＮ　トランジスタ２６及び寄
生ＰＮＰ　ｌ−ランジスタ２７を合わせて示しているが
、縦型ＰＮＰ　トランジスタ２５の通常の動作時には、
上記寄生トランジスタ２６．２７の動作は無視できるの
で、第２図（Ｂｌに示す等価回路を考えればよい。なお
第２図へ、田）において、２８は寄生ホトダオード、２
９は縦型ＰＮＰ　トランジスタ２５のコレクタとＮ端子
とのＰＮ接合からなるダイオードを示している。

縦型ＰＮＰ　トランジスタ２５のＮ端子の接続処理方法
としては、（１）正側ｉ源（最高電位）に接続する、（
２）エミッタと接続する、（３）コレクタと接続する、
（４）フローティング状態（Ｎ端子オーブン）とする、
の４つの方法が考えられる。次にの４つの接続処理によ
る動作ＪＥＩｉ欅について説明する。

（１）Ｎ端子を正側電源に接続した場合は、寄生ホトダ
オード２８が動作しても、その光電流は正側電源から供
給されるので、縦型ＰＮＰトランジスタ２５は影響を受
けない。

（２）Ｎ端子を縦型ＰＮＰ　トランジスタのエミッタと
接続した場合は、縦型ＰＮＰ　トランジスタのエミッタ
ｉｔｉの一部が寄生ホトダオード２８の光を流としてＰ
型半導体基板１に流れる。

（３）Ｎ端子を縦型ＰＮＰ　トランジスタ２５のコレク
タと接続した場合は、縦型ＰＮＰ　ｌ−ランジスタ２５
のコレクタ電流の一部が、寄生ホトダオード２８の光電
流としてＰ型半導体基板１に流れる。

（４）Ｎ端子をフローティングとした場合には、寄生ホ
トダオード２８の光電流として、継型ＰＮＰトランジス
タ２５のコレクタ電流の一部が、コレクタとＮ端子のＰ
Ｎ接合ダイオード２９を通してＰ型半導体基板１に流れ
る。

以上のように、Ｎ端子を正側電源に接続した場合以外に
は、寄生ホトダオード２８の光電流として、エミッタ電
流又はコレクタ電流の一部がＰ型半導体基板１に流れる
が、従来の横型ＰＮＰ　トランジスタのように寄生ホト
ダオード２８の光電流が電流利得で増幅されることがな
いので、動作特性に与える影響が少なく、縦型ＰＮＰト
ランジスタの方が横型ＰＮＰトランジスタよりも有利で
ある。

第３図は、本発明による半導体装置の素子配置の構成例
を示す平面図である。ホトダイオード１１直下のＰ型半
導体基板１で発生するキャリアの拡散長ｄ内に縦型ＰＮ
Ｐ　トランジスタ２５を配！し、更にそのキャリア拡散
長ｄ内に一部入り込むように、他のＮＰＮ　トランジス
タ、ＰＮＰトランジスタ　ＭＯ３トランジスタ、抵抗、
コンデンサ等からなる回路素子３０を配置し、縦型ＰＮ
Ｐ　トランジスタ２５のＮ端子を正側ｔ１１！に接続す
るように構成している。

このようにＮ端子を正側電源に接続した縦型ＰＮＰトラ
ンジスタ２５は、先に述べたように寄生ホトダイオード
の影響を受けない。更に縦型ＰＮＰトランジスタ２５の
Ｎ端子が正側電源に接続されると、Ｐ型半導体基板側に
空乏層が大きく拡がり、この空乏層により回路素子３０
まで拡散しようとするキャリアを捉えることができるた
め、回路素子３０まで到達するキャリアは著しく減少す
る。したがって上記のように回路素子３０をキャリアの
拡散長ｄ内に配置することが可能となる。

このようにホトダイオード１１に隣接して、Ｎ端子を正
側ＸＳに接続した縦型ＰＮＰ　トランジスタ２５及び回
路素子３０を配置することによりチップサイズを縮小す
ることができる。

なお、光センサとＰＮＰ　トランジスタを含む集積回路
素子を同一基板に形成した半導体装置において、チップ
の側面から光が入射するように構成されている場合にお
いても、縦型ＰＮＰトランジスタの採用は有効である。

［型ＰＮＰトランジスタのＮ端子を正側電源に接続する
点に関して、Ｎ端子に接続する電位は必ずしも正側＠源
でなくても、縦型ＰＮＰ　ｌ−ランジスタのコレクタと
Ｎ端子のＰＮ接合が逆バイアスされる電位であれば同様
の効果が得られる。

〔発明の効果］ 以上実施例に基づいて説明したように、本発明によれば
、縦型ＰＮＰ　トランジスタを用いているため、横型Ｐ
ＮＰ　トランジスタのように寄生ホトダイオードの光電
流が電流利得で増幅されることがないので、動作特性に
与える影響を低減することができる。特に縦型ＰＮＰ　
トランジスタのＮ端子を正側ｔｇに接続した場合には、
寄生ホトダイオードの影響を受けないので、Ｓ／Ｎの劣
化を防止することができる。また光センサと他の集積回
路素子との間にＮ端子を正側電源に接続した縦型ＰＮＰ
　ｌ−ランジスタを配置することにより、集積回路素子
をＰ型半導体基板で生ずるキャリアの拡散長内に配置す
ることができ、チップサイズの縮小化を計ることができ
る。

【図面の簡単な説明】

第１図は、本発明に係る半導体装置の実施例を示す概略
断面図、第２図＾は、第１図に示した実施例においてＰ
型半導体基板でのキャリアの発生を考慮したときの縦型
ＰＮＰ　トランジスタの等価回路を示す図、第２図ｆＢ
ｌは、その寄生トランジスタの動作を無視した場合の縦
型ＰＮＰ　トランジスタの等価回路を示す図、第３図は
、本発明による半導体装置の素子配置の構成例を示す平
面図、第４図は、従来の半導体装置の構成例を示す概略
断面図、第５図＾、（Ｅ）は、第４図に示した構成例に
おいてＰ型半導体基板でのキャリアの発生を考慮したと
きの横型ＰＮＰ　トランジスタ及びＮＰＮ　トランジス
タの等価回路を示す図、第６図は、従来の半導体装置の
素子配置の構成例を示す平面図である。 図において、■はＰ型半導体基板、２はＮ゛゛埋込層、
３はＮ−型エピタキシャル層、４はＰ゛型分畷拡散領域
、５．６はＰ゛型型数散層７はＮ゛型型数散層８はＮ゛
゛拡散領域、９はＰ゛型型数散層１１はホトダイオード
、２０はＰ゛゛埋込層、２１はＰ３型拡散領域、２２は
Ｎ型拡散層、２３はＮ゛型型数散層２４はＰゝ型拡散層
、２５は縦型ＰＮＰ　トランジスタ、２６は寄生ＮＰＮ
　トランジスタ、２７は寄生ＰＮＰ　トランジスタ、２
８は寄生ホトダイオードを示す。 特許出願人　オリンパス光学工業株式会社代理人弁理士
　　最　　上　　健　　治第２図 ２５縦型ＰＮＰ）ラノノスタ に寄生ＮＰＮ＋−ランノスタ ２７寄生ＰＮＰ　トランジスタ ２８寄生ホトダイオード 第３図

Claims (1)

1. 【特許請求の範囲】 １、光センサと少なくともＰＮＰトランジスタを含む集
   積回路素子とを同一半導体基板に形成した半導体装置に
   おいて、前記ＰＮＰトランジスタをＮ型半導体領域内に
   形成した縦型ＰＮＰトランジスタとしたことを特徴とす
   る半導体装置。 ２、前記縦型ＰＮＰトランジスタのＮ型半導体領域を、
   正側電源に接続したことを特徴とする請求項１記載の半
   導体装置。 ３、前記縦型ＰＮＰトランジスタを、前記光センサと前
   記縦型ＰＮＰトランジスタ以外の集積回路素子との間に
   配置したことを特徴とする請求項２記載の半導体装置。 ４、前記縦型ＰＮＰトランジスタのＮ型半導体領域を、
   該縦型ＰＮＰトランジスタのエミッタ又はコレクタと接
   続するか又はフローティング状態とすることを特徴とす
   る請求項１記載の半導体装置。