JPH0479015B2

JPH0479015B2 -

Info

Publication number: JPH0479015B2
Application number: JP58208724A
Authority: JP
Inventors: Akira Yamaoka; Kenichi Wada; Kazunori Kuryama
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-11-07
Filing date: 1983-11-07
Publication date: 1992-12-14
Also published as: JPS60101640A; DE3440680A1; US4692891A; DE3440680C2

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、10進除算装置に関し、特に演算途中
でレジスタの内容の加算やレジスタの内容の１桁
シフトを省略して、演算時間を短縮できる10進除
算装置に関するものである。

〔従来の技術〕

10進除算命令は、演算命令の中でも特に多くの
演算サイクルを要する命令であるため、演算速度
の高速化は難かしい。

第１図は、従来の10進除算装置のブロツク図で
ある。

第１図に示す10進除算方式は、２つのレジスタ
Ａ，Ｃと、加減算器１と、シフト２と、減算回数
カウント部３と、キヤリー検出部４により構成さ
れている。被除数Ｘを除数Ｙで除算する場合、次
のように処理される。

被除数ＸをレジスタＡ、除数ＹをレジスタＣに
それぞれ格納し、加減算器１で被除数Ｘから除数
Ｙを減算して、その結果1Aをセレクタ５を介し
てレジスタＡに戻す。上記減算結果が正のときに
は、桁上げ信号がキヤリー検出部４により検出さ
れ、ゲート１０を開いて減算回数カウント部３の
値を“１”にする。減算結果が負になるまで、レ
ジスタＡの内容からレジスタＣの内容を減算し、
その結果1AをレジスタＡに戻すとともに、キヤ
リーが生じるたびにゲート１０を開く。加算器７
は減算回数カウント部３の出力値に“１”を加
え、ゲート１０が開くたびに、加算結果を減算回
路カウント部３に与える。

上記減算結果が負になつたとき、減算回数カウ
ント部３の値を結果デイジツトに出力し、商の最
上位桁の値とし、減算回数カウント部３をクリア
する。同時に、レジスタＡの内容とレジスタＣの
内容を加減算器１で加算し、正の最後の減算結果
に戻した後、セレクタ５を介してレジスタＡに格
納する。次に、このレジスタＡの内容がシフタ２
により１桁分、つまり10進１桁が４ビツトで表わ
されるときには左に４ビツトだけシフトし、この
結果2Aをセレクタ５を介してレジスタＡに戻す。

次に、このレジスタＡの内容を新しい被除数と
してレジスタＣの除数で減算し、減算結果1Aを
セレクタ５を介してレジスタＡに戻すとともに、
キヤリー検出部４でキヤリーを検出する毎に減算
回数カウント部３の値を“１”ずつ増加させる。

上記減算結果が負になつたとき、減算回数カウ
ント部３の値を商の最上位から２番目の桁の値と
する。

上記処理を繰り返すことにより、商の各桁の値
を決めていく。

ところが、このような方式においては、次のよ
うな問題点により除算の高速化が図れない。

() 減算ループと、桁ごとのシフトのためのル
ープの２重ループで構成され、これらのループ
処理を時系列的に行う必要があること。

() キヤリーが生じるたびに減算回数カウント
部３での値を‘1'増加して、結果デイジツトと
して出力する処理が、上記ループ処理とは別個
に必要であること。

() １桁の部分商を得るためには、必ずレジス
タＡの内容にレジスタＣの内容を加算する処理
が必要であること。

そこで、従来は、上記（）のみを改善するた
めの10進除算方式が提案された（例えば、特公昭
56−6587号公報）。

第２図は、上記改善された10進除算方式のブロ
ツク図である。

第２図では、レジスタＢを付加して、加減算器
１で減産した結果を、レジスタＡとＢに交互に格
納し、キヤリーが生じなくなつたとき、正の結果
が格納されている一方のレジスタの内容をシフタ
２により１桁分シフトしてレジスタＡまたはＢに
戻し、再び減算を繰り返す方法を用いている。

具体例を用いて説明するため、1210÷６＝201
余り４を演算する。

(a) 被除数1210、除数６を左詰めした状態
（01210000、06000000）で、レジスタＡおよび
Ｂにそれぞれ格納する。

(b) レジスタＡの内容からレジスタＣの内容を加
減算器１で減算し、すなわちレジスタＡの内容
とレジスタＣの内容の補数をとつたものとを加
算する（01210000＋94000000）。その結果は
（95210000）、レジスタＢに格納される。上記減
算においては、キヤリーは生じない。

(c) キヤリーがないため、減算前の値を保持して
いるレジスタＡの内容を１桁シフトし、シフト
結果（12100000）をレジスタＡに格納する。

(d) レジスタＡの内容からレジスタＣの内容を減
算する（12100000＋94000000）。その結果は、
（06100000）、レジスタＢに格納される。このと
きキヤリーが生じるので、減算回数カウント部
３の値が‘1'となる。

(e) レジスタＢの内容からレジスタＣの内容を加
減算器１で減算する（06100000＋94000000）。
その結果（00100000）を、レジスタＡに格納す
る。このとき、キヤリーが生じるので、減算回
数カウント部３の値は２となる。

(f) レジスタＡの内容からレジスタＣの内容を減
算する（00100000＋94000000）。その結果
（94100000）をレジスタＢに格納する。このと
き、キヤリーは生じないので、減算回数カウン
ト部３の内容(2)を、商の最上位の桁の値として
出力し、減算回数カウント部３をクリアする。

(g) キヤリーがないので、減算前の値を保持して
いるレジスタＡの内容を左に１桁（10進１桁が
４ビツトで表わされるので、レジスタＡは左に
４ビツトシフトする）シフトし、シフトの結果
（01000000）をレジスタＡに格納する。

(h) レジスタＡの内容からレジスタＣの内容を減
算する（01000000＋94000000）。その結果
（95000000）を、レジスタＢに格納する。この
ときキヤリーは生じないので、減算回数カウン
ト部３の内容（０）を商の次の位の桁の値とし
て出力し、減算回数カウント部３をクリアす
る。

(i) キヤリーがないので、減算前の値を保持して
いるレジスタＡの内容を左に桁分（４ビツト）
シフトし、シフト結果（10000000）をレジスタ
Ａに格納する。

(j) レジスタＡの内容からレジスタＣの内容を減
算する（10000000＋94000000）。その結果
（04000000）をレジスタＢに格納する。このと
き、キヤリーが生じるので、減算回数カウント
部３の値は“１”となる。

(k) レジスタＢの内容からレジスタＣの内容を減
算する（04000000＋94000000）。その結果
（98000000）をレジスタＡに格納する。このと
き、キヤリーが生じないので、減算回数カウン
ト部３の内容(1)を商の最下位の桁の値として出
力し、減算回数カウント部３をクリアする。

以上のように動作させることにより、手順(f)、
(h)および(k)において減算回数カウント部３からそ
れぞれ出力される値(2)（０）(1)、つまり201が商
となる。また、レジスタＢの内容（04000000）が
剰余４となる。

〔発明が解決しようとする課題〕

このように、第２図においては、レジスタＡま
たはレジスタＢのいずれか一方の内容が負になつ
ても、他方の内容を使用することができるので、
負の減算結果に除数を加算する処理が不要とな
り、演算時間が短縮される。また、剰余は、一方
のレジスタ（上記の例では、レジスタＢ）の中上
に存在するので、これを読み出すのみでよい。

しかし、さらに10進除算命令を高速化しようと
しても、前記の問題点（）と（）が障害とな
つてこれ以上は高速化できない。

本発明の目的は、このような従来の課題を解決
し、減算ループと１桁シフトのループを時系列的
に処理することなく、かつ結果に符号を付加した
り、商と剰余を合成する後処理の時間をなくし
て、演算時間をさらに短縮できる10進除算装置を
提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の10進除算装
置は、(イ)被除数から除数を１回以上減算する減算
器と、減算回数をカウントする減算回数カウント
回路と、次桁の演算のための桁シフトを行うシフ
タとを具備する10進除算装置において、桁シフト
の結果を格納するレジスタＡと、除数を格納する
レジスタＣと、初期値を被除数とし、減算器から
の減算結果を格納するレジスタＢと、レジスタＡ
またはレジスタＢの内容を選択して演算器および
シフタに入力するセレクタとを有し、セレクタで
選択した結果から該レジスタＣの内容を減算器で
減算する動作に並行して選択結果の桁シフトを該
シフタで実行することを特徴としている。

また(ロ)レジスタＡは、上記シフタによりシフト
された減算結果を受けて、これを最下位桁に相当
する部分を除いた部分に格納するとともに、減算
回数カウント回路の出力を受けて、これを最下位
桁に相当する部分に格納し、セレクタは、レジス
タＡの第１および第２番目の部分に格納されたデ
ータ信号を選択して、被減数として加減算器に出
力し、また上記レジスタＣには、商の桁数に相当
する分だけ複数個のゼロを格納することにより、
レジスタＡの商の桁数に相当する部分に格納され
ているデータ信号は加減算器の出力信号として変
更されない形で保持されることも特徴としてい
る。

〔作用〕

本発明の10進除算器では、第１のレジスタＢに
被除数および減算結果を格納し、第３のレジスタ
Ｃに10進の除数を格納する。加減算器１は、レジ
スタＢの内容（被除数）からレジスタＣの内容
（除数）をその残りが負数になるまで減算し、減
算の度毎にその減算結果をレジスタＢに格納す
る。同時に、減算回数カウント部３が、減算結果
が正である減算回数を計数する。シフタ２は、被
除数または減算結果が格納されるレジスタＢの内
容を１桁分シフトして、レジスタA′に格納し、
同時にカウンタ部３の内容をレジスタA′の最下
部に格納する。セレクタ６は、最初は加減算器１
の方にレジスタＢからの出力を選択し、被除数と
除数の差が負、つまりキヤリーが０の場合には、
加減算器１の方にレジスタA′からの出力を選択
する。また、被除数と除数の差が正または０、つ
まりキヤリーが１の場合には、加減算器１の方に
レジスタＢからの出力を選択する。

これにより、被除数から除数を減算する処理
と、次桁の演算のための桁シフト処理を並列に実
行でき、また減算し過ぎたレジスタＢの内容にレ
ジスタＣの内容（除数）を加算する処理を省略で
き、また得られた結果に符号の付加する処理と、
商と剰余を合成する処理も省略できる。その結
果、演算ループを高速化することが可能である。

〔実施例〕

以下、本発明の実施例を、図面により詳細に説
明する。

第３図は、本発明の一実施例を示す10進除算方
式のブロツク図である。

第３図においては、被除算および減算結果を格
納するレジスタＢ、除数を格納するレジスタＣ、
加減算器１、シフト２、減算回路カウント部３、
加減算器１からの桁上げ信号を検出するキヤリー
検出部４、シフタ２の結果と減算回数カウント部
３の結果とを格納するレジスタA′、およびレジ
スタA′とレジスタＢからの出力を選択するセレ
クタ６とを具備している。

第３図の動作概要を説明する。

なお、第３図では、第１図および第２図の場合
と同じように、10進１桁が４ビツトで構成される
10進数を処理するものとし、シフタ２の10進１桁
分シフト処理は、４ビツトだけ左に桁送りするも
のとする。

(a) 先ず、被除数が格納されているレジスタ（通
常の場合にはレジスタＢ。ただし、後述する処
理(c)の直後の場合にはレジスタA′）の内容か
ら除数が格納されているレジスタＣの内容を、
加減算器１により減算し、減算の度ごとにその
減算結果をレジスタＢに格納する。これと同時
に、減算結果が正である減算回数をカウント部
３で計数する。

(b) 上記(a)の処理と並行して、被除数または減算
結果が格納されているレジスタ（通常の場合に
はレジスタＢ。ただし、後述する処理(c)の直後
の場合にはレジスタA′）の内容をシフタ２に
より１桁分シフトし、レジスタA′に格納する
と同時に、カウント部３の内容をレジスタ
A′の最下部に格納する。

(c) 上記(a)と(b)の処理をレジスタＢに格納された
減算結果が負となり、加減算器１から桁上げ信
号（減算結果が正のとき発生）が発生しなくな
るまで繰り返す。桁上げ信号が発生しなくなる
と、キヤリー検出部４からの信号により、セレ
クタ６はレジスタA′の内容を選択する。

以降、(a)(b)および(c)の処理を繰り返すことによ
り、除算を行う。

上記の第３図に示す10進除算方式は、例えば、
マイクロプログラム制御方式の計算機に適用可能
であつて、この場合、制御記憶装置に格納される
マイクロ命令により各部の動作が制御されること
になる。

第３図における除算操作を、実例により説明す
る。なお、実例として、1210÷６＝201、剰余４
の場合を考える。

第４図は、本発明の10進除算方式にもとづいた
除算操作の各ステツプにおけるレジスタ内容を示
す図である。

なお、以下に示す説明において、数字中に‘C'
とあるのは、数の正負を表わす符号であり、０〜
９以外の記号で格納されるものである。

(A) 先ず、被除数Ｘ、除数Ｙに対し、所定の桁合
わせを行つた後、レジスタＢ、レジスタＣに格
納する。ここで、所定の桁合わせについて説明
すると、Ｘの被除数は左詰めの状態から、さら
に１桁左にシフトしたものであり、Ｙの除数は
符号部分を０クリアした左詰めの状態から１桁
右にシフトしたものである。また、左詰めと
は、レジスタ長をＲバイト、オペランド・デー
タ長をｎバイトとしたとき（Ｒ＞ｎとする）、
レジスタの前半（左側）ｎバイとオペランド・
データを格納し、後半残りのＲ−ｎバイトには
すべて‘0'を格納した状態を言う。第４図の例
では、レジスタ長Ｒ＝４バイト、被除数長４バ
イト、除数長１バイトと仮定すると、Ｘ＝
1210、Ｙ＝６の場合には、被除数は
“0001210C”（４バイト）として扱われ、除数
は‘6C'（１バイト）として扱われる。被除数は
左詰めされても変化しない。何故ならば、レジ
スタ長Ｒは除数の仮定された長さに等しいから
である。除数‘6C'は、左詰めされると、
“6C000000”（４バイト）に変わる。何故なら
ば、レジスタ長と除数の長さの差は“３”に等
しいからである。本実施例では、左詰めした後
の被除数“0001210C”を左詰めよりさらに左
に１桁シフトし、“001210C0”にしてレジスタ
Ｂに格納し、また左詰めした後の除数
“6C000000”は符号部分Ｃを０にして
“60000000”とした後、左詰めの状態
“60000000”から１桁右にシフトした
“06000000”をレジスタＣに格納する。

なお、本発明では、符号をオペランドの右端
の１桁（４ビツト）を使用し、数値０〜９以外
の記号で示すものとする。第４図においては、
オペランド右端のＣを正符号として使用してい
る。

このようにして、レジスタＢとレジスタＣに
被除数Ｘと除数Ｙが格納される（第４図のステ
ツプ０）。

(B) 減算回数カウント部３の値を“０”にリセツ
トする。

(C) セレクタ６が、線６ＡとレジスタＢとを接続
するようにイニシヤライズする。

(D) セレクタ６の出力線６Ａ上の値（最初は被除
数Ｘ）からレジスタＣの内容（除数Ｙが格納さ
れている）を加減算器１により減算し、その結
果をリジスタＢに格納し、また加減算器１から
のキヤリーをキヤリー検出部４に伝える。これ
と同時に、線６Ａの値をシフタ２により１桁分
左にシフトした結果を線２Ａを介してリジスタ
A′に格納する。また、減算回数カウント部３
の内容を線３Ａを介してレジスタA′に格納す
る。ここにおいて、線３ＡはレジスタA′の右
端のバイトに、また線２Ａは残りのバイトに、
それぞれ接続されている。上記処理は、第４図
のステツプ１に示される。なお、第４図のステ
ツプ０では、被除数より除数の方が大きいた
め、減算、つまり補数“94000000”がレジスタ
Ｂの内容“001210C0”に加算されて、その結
果、“941210C0”がレジスタＢに格納される。
また、ステツプ０では、キヤリーが生じないた
め、減算回数カウント部３の値は“０”のまま
であり、線３Ａには“0C”が出力されて、レ
ジスタA′の末尾２桁（１バイト）に“0C”が
格納される。レジスタA′の上位６桁（３バイ
ト）には、シフタ２の出力である線２Ａの
“01210C”が格納される。

(E) 上記(D)の処理の結果、前のステツプで被除数
Ｘと除数Ｙの差が負、つまりキヤリーが“０”
の場合には、次のステツプで減算回数カウント
部３の値を“０”にリセツトし、またセレクタ
６の出力線６ＡにレジスタA′の内容を出力さ
せて、再び(D)に戻る。

例えば、第４図のステツプ１の結果は、被除
数Ｘと除数Ｙの差が負、つまりキヤリーが
“０”であるため、次のステツプ２では除数Ｙ
の補数“94000000”とレジスタA′の内容
“01210C0C”とを加算して、その結果
“95210C0C”をレジスタＢに格納する。同時
に、レジスタA′の内容をシフタ２で１桁分左
にシフトし、その結果を線２Ａを介し、レジス
タA′に格納する。また、減算回数カウント部
３から出力線３Ａを介し“0C”をレジスタ
A′の右端バイトに格納する。この結果、レジ
スタA′には“1210C00C”が格納されることに
なる（第４図のステツプ２）。

また、第４図のステツプ２の結果でも、キヤ
リーが“０”であるため、次のステツプ３で
は、前と同じようにレジスタA′の内容からレ
ジスタＣの内容が減算される。この場合には、
被除数Ｘと除数Ｙの差が正であり、
“0610C00C”がレジスタＢに格納される。そし
て、減算回数カウント部３の値を０にリセツト
すると同時に、レジスタA′の内容がシフタ２
で１桁分左にシフトされ、その結果は線２Ａを
介してレジスタA′に格納される。また、減算
回数カウント部３の内容は、出力線３Ａを介し
てレジスタA′に格納される。その結果、レジ
スタA′には、“210C000C”が格納されることに
なる（第４図のステツプ３）。

(F) 上記(D)の処理の結果、前のステツプで被除数
Ｘと除数Ｙの差が正または“０”、すなわちキ
ヤリーが“１”の場合、減算回数カウント部３
の内容を＋１し、またセレクタ６の出力部６Ａ
にレジスタＢの内容を出力させて、上記(D)に戻
る。

例えば、第４図のステツプ３の結果は、キヤリ
ーが“１”であるため、ステツプ４では、レジス
タＢの内容からレジスタＣの内容を減算する。減
算結果“0010C00C”がレジスタＢに格納される。
同時に、レジスタＢの内容がシフタ２で１桁分左
にシフトされ、その結果は線２Ａを介してレジス
タA′に格納される。また、減算回数カウント部
３の内容も、出力線３Ａを介してレジスタA′に
格納される。この結果、レジスタA′には、
“610C001C”が格納されることになる（第４図の
ステツプ４）。

次のステツプ５でも、前のステツプでキヤリー
が“１”であり、減算回数カウント値は“２”と
なるため、レジスタＢの内容からレジスタＣの内
容を減算した結果（ここでも補数を加算する）、
“9410C00C”がレジウタＢに、またレジスタＢの
内容を１桁分左にシフトした結果が線２Ａを介し
レジスタA′に格納される。また、減算回数カウ
ント部３の内容も出力線３Ａを介し、レジスタ
A′に格納される。その結果レジスタA′の内容は
“010C002C”となる（第４図のステツプ５）。

ステツプ６、７および８についても、上記説明
を参照することにより、その動作が容易に理解で
きる。

上記(D)(E)および(F)の処理は、所定の回数キヤリ
ーが“０”となるまで行われる。

その回数は、例えば被除数長をn1バイト、除
数長をn2バイトしたとき、２×（n1−n2）−１により求められる。

例えば、第４図におけるその回数は、被除数長
n1＝４バイト、除数長n2＝１バイトであるから、
２（n1−n2）−１＝５（回）である。

第４図の例では、この回数“５”にキヤリーが
“１”になつた回数“３”を加えて、全体で“８”
回で所望の桁数の商を得ている。

以上の操作を８回だけ行つた後のレジスタ
A′には、“4C00201C”が格納される。このレジス
タA′の前半の１バイトが余り、“4C”であり、残
り３バイトが商“201C”であるから、1210÷６
＝201……４を得ることができる。

このように、本発明においては、レジスタ
A′またはレジスタＢの内容からレジスタＣの内
容を減算して、その結果をレジスタＢに格納する
が、その場合に、前ステツプでキヤリーが“１”
のときレジスタＢの内容、キヤリーが“０”のと
きレジスタA′の内容を用い、また最初はレジス
タＢの内容を用いる。また、同時にレジスタ
A′またはレジスタＢの内容をシフタにより１桁
分シフトしてレジスタA′に格納するが、その場
合にも、そのステツプで減算に用いられたレジス
タA′またはレジスタＢの内容をシフトする。さ
らに、レジスタA′の最右端バイトに減算回数カ
ウント部の出力を格納するとともに、レジスタ
A′とレジスタＢの内容には正、負の符号も含め
たまま減算またはシフト操作を行う。

なお、前半n1−n2バイトに商を、後半n2バイ
トに余りを入れ、合わせたn1バイトのデータを
演算結果とするような仕様の計算機では、最終の
レジスタA′の結果をn2バイト左にサイクルシフ
トすることにより、所望の演算結果が得られるの
で、商と余りを合成するステツプを省略すること
ができる。例えば、第４図のn2＝１バイトのレ
ジスタA′の結果を左にサイクルシフトすれば、
“00201C4C”となるので、前半n1−n2＝３バイト
に商が、後半n2＝１バイトに余りが得られるこ
とになる。

以上説明したように、本発明においては、10進
除算方式で、被除数から除数を減産する処理と、
次桁の演算のための桁シフト処理とを並列に実行
しているので、除算時間が早い。また、第１図の
従来例で述べたように、減算し過ぎたレジスタＢ
の内容に除数であるレジスタＣの内容を加算する
ステツプが不要である。また、減算結果に符号お
よび商の途中結果を付加したままで減算を行うこ
とにより、得られた結果に符号を付加するステツ
プや、商と余りを合成するステツプも省略できる
ので、演算ループを高速化するとともに、後処理
も高速化することができる。

〔発明の効果〕

以上のように、本発明によれば、減算ループと
１桁シフトのループを時系列的に処理しなくてよ
く、また結果に符号を付加したり、商と剰余を合
成する後処理の時間もなくすことができるので、
演算時間をさらに短縮することが可能である。

【図面の簡単な説明】

第１図および第２図はそれぞれ従来の10進除算
方式のブロツク図、第３図は本発明の一実施例を
示す10進除算方式のブロツク図、第４図は本発明
の10進除算方式にもとづく除算操作を示す実例説
明図である。Ａ，A′，Ｂ，Ｃ：レジスタ、１：加減算器、
２：シフタ、３：減算回数カウント部、４：キヤ
リー検出部、５，６，８，９，１０：セレクタ、
７：＋１加算器。

Claims

【特許請求の範囲】１被除数から除数を１回以上減算する減算器
と、減算回路をカウントする減算回数カウント回
路と、次桁の演算のための桁シフトを行うシフタ
とを具備する10進除算装置において、桁シフトの
結果を格納するレジスタＡと、除数を格納するレ
ジスタＣと、初期値を被除数とし、該減算器から
の減算結果を格納するレジスタＢと、該レジスタ
ＡまたはレジスタＢの内容を選択して該減算器お
よび該シフタに入力するセレクタとを有し、該セ
レクタで選択した結果から該レジスタＣの内容を
該減算器で減算する動作に並行して該選択結果の
桁シフトを該シフタで実行することを特徴とする
10進除算装置。２特許請求の範囲第１項記載の10進除算装置に
おいて、上記レジスタＡは、上記シフタによりシ
フトされた減算結果を受けて、これを最下位桁に
相当する部分を除いた部分に格納するとともに、
上記減算回数カウント回路の出力を受けて、これ
を最下位桁に相当する部分に格納し、上記セレク
タは、該レジスタＡの第１および第２番目の部分
に格納されたデータ信号を選択して、被減数とし
て加減算器に出力し、また上記レジスタＣには、
商の桁数に相当する分だけ複数個のゼロを格納す
ることにより、該レジスタＡの商の桁数に相当す
る部分に格納されているデータ信号は加減算器の
出力信号として変更されない形で保持されること
を特徴とする10進除算装置。３前記レジスタＡまたはレジスタＢの選択は、
前のステツプで減算結果が正または０のときに出
力されるキヤリーの検出結果によつて決定される
ことを特徴とする特許請求の範囲第１項または第
２項に記載の10進数除算装置。４前記レジスタＡは、最右端バイトに減算回数
カウント値と商の符号を合わせた値を格納するこ
とを特徴とする特許請求の範囲第１項または第２
項に記載の10進数除算装置。５前記除数は、前記レジスタＣの前記商の桁数
に相当する部分に対応するビツト位置を０にする
ために符号部分を０クリアした左詰めの状態から
１桁右にシフトした後、レジスタに格納すること
を特徴とする特許請求の範囲第２項に記載の10進
除算装置。