JPH0478594A - Icカードの製造方法 - Google Patents
Icカードの製造方法Info
- Publication number
- JPH0478594A JPH0478594A JP2193776A JP19377690A JPH0478594A JP H0478594 A JPH0478594 A JP H0478594A JP 2193776 A JP2193776 A JP 2193776A JP 19377690 A JP19377690 A JP 19377690A JP H0478594 A JPH0478594 A JP H0478594A
- Authority
- JP
- Japan
- Prior art keywords
- card
- chip
- module
- electrode
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000011347 resin Substances 0.000 claims abstract description 12
- 229920005989 resin Polymers 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000005476 soldering Methods 0.000 claims abstract description 3
- 238000007789 sealing Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 230000000994 depressogenic effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 239000003292 glue Substances 0.000 description 2
- 241000218691 Cupressaceae Species 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明に、工Cチップを内蔵したICカードの製造方
法に関するものである。
法に関するものである。
第5図は、従来のICモジュールの断面図であり、図に
お−て、■は工Cチップ、(!lは導体層16)とIC
チップ…會電気的接続するワイヤ、(31はICチップ
111を封止する封止樹脂、+41tli基板、(61
は導体層(6)間の電気的接続をはかるスルーホール、
;7)はICチップ+11を基板14)に接着するダイ
ボンド樹脂、(8)は導体層181であって外部との接
点となる電極である。
お−て、■は工Cチップ、(!lは導体層16)とIC
チップ…會電気的接続するワイヤ、(31はICチップ
111を封止する封止樹脂、+41tli基板、(61
は導体層(6)間の電気的接続をはかるスルーホール、
;7)はICチップ+11を基板14)に接着するダイ
ボンド樹脂、(8)は導体層181であって外部との接
点となる電極である。
第6図は従来のICカードの断面図である。
図において、(9)ば工Cカード本体、 101はIC
モジュールを埋め込み接着する凹部である。
モジュールを埋め込み接着する凹部である。
次に作用について説明する。
電極(81、導体層161、スルーホールfIlを有す
る基板(4)に、工Cチップ…をダイボンド樹脂())
にて接着し、工Cチップ+11のパッドと導体層(6)
をワイヤ(2)で電気的接続する。
る基板(4)に、工Cチップ…をダイボンド樹脂())
にて接着し、工Cチップ+11のパッドと導体層(6)
をワイヤ(2)で電気的接続する。
その後、工0チップ(11周囲を封止樹脂lで封止して
工0モジュールを製造する。
工0モジュールを製造する。
次に上記工0モジュールを、工0カード(9)の凹部+
io+に組み込んで接着し、ICカード?製造する。
io+に組み込んで接着し、ICカード?製造する。
従来の工Cカードの製造方法は以上のように行われてい
るので、工程数が多く、使用する導体層・樹脂が多く必
要で、工Cカード製造費が高価になるなどの問題点があ
った。
るので、工程数が多く、使用する導体層・樹脂が多く必
要で、工Cカード製造費が高価になるなどの問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、安価にできるICカードの製造方法を得るこ
とを目的とする。
たもので、安価にできるICカードの製造方法を得るこ
とを目的とする。
この発明に係るICカードの製造方法は、工程数を減ら
すとともに、使用する導体層・樹脂など全減少させたも
のである。
すとともに、使用する導体層・樹脂など全減少させたも
のである。
この発明におけるICカードの製造方法は。
電極の導体層にIOバク)′をその!ま半田付けするこ
とにより、ワイヤが必要なくなり、樹脂・導体層の使用
量、工程数が減少して、ICカードの製造費が安価とな
る〇 〔実施例〕 以下、この発明の一実施例ケ図について説明する。第1
図に、ICモジュールの断面図、第2図#″lt第1図
に示すA−Aにおける断面図、第8図は第1図の工Cモ
ジュー′ルを組み込む工Cカード本体の断面図である。
とにより、ワイヤが必要なくなり、樹脂・導体層の使用
量、工程数が減少して、ICカードの製造費が安価とな
る〇 〔実施例〕 以下、この発明の一実施例ケ図について説明する。第1
図に、ICモジュールの断面図、第2図#″lt第1図
に示すA−Aにおける断面図、第8図は第1図の工Cモ
ジュー′ルを組み込む工Cカード本体の断面図である。
図において、u+ 、 +a+ 、 +41 、 (8
1〜(lO)は第す図および第6図の従来例に示したも
のと同等であるので説明を省略する。
1〜(lO)は第す図および第6図の従来例に示したも
のと同等であるので説明を省略する。
αυに、ICチップ111のパッドと電極(8)を電気
的接続させるとともに、工Cチップ目)を固定させる半
田である。
的接続させるとともに、工Cチップ目)を固定させる半
田である。
次に作用について説明する。
1!檜(8)が第1図ののように基板(4)の表面から
裏面まで連続し、第2図のように基板(4)の裏面の電
極(8)はICチップ11】のパッドの位置にあわせて
形成され、そのt檜18)[xcチッグ(1)のパッド
をそのまま半田付けして、電&18)とICチップ11
)?電気的接続する。
裏面まで連続し、第2図のように基板(4)の裏面の電
極(8)はICチップ11】のパッドの位置にあわせて
形成され、そのt檜18)[xcチッグ(1)のパッド
をそのまま半田付けして、電&18)とICチップ11
)?電気的接続する。
次にICチップIIIの周囲を封止樹脂(3)Kて封止
してICモジュールを製造する。それ?、ICモジュー
ルを製造する。それを、ICモジュールの形にあわせて
凹ませたICカード本体(8)の凹部floI K組み
込んで接着し、ICカードを製造する。
してICモジュールを製造する。それ?、ICモジュー
ルを製造する。それを、ICモジュールの形にあわせて
凹ませたICカード本体(8)の凹部floI K組み
込んで接着し、ICカードを製造する。
なお、上記夾厖列では電極(8)にICチップ+11を
半田付けする場合について説明したが、ICチップ(1
1のところに第4図に示すごと(TABa匂を用−ても
よく上紀実厖例と同様の効果1−奏する。
半田付けする場合について説明したが、ICチップ(1
1のところに第4図に示すごと(TABa匂を用−ても
よく上紀実厖例と同様の効果1−奏する。
以上のように、この発明によれば、ICカード製造の工
程数が減少することから、工Cカードが安価にでき、ま
た製造段階での不良が減少するなどの効果が得られる。
程数が減少することから、工Cカードが安価にでき、ま
た製造段階での不良が減少するなどの効果が得られる。
第1図は、この発明に係る工Cカードの製造方法の一実
施例によるICモジュールの断面図、@8図は第1図に
示すA−Aにおける断面図第5図Fig1図のICモジ
ュールを組み込みをICカード本体の断面図、@4図は
、この発明の他の実施fPJft示を工0モジュールの
断面図第5図は、従来のICモジュールの断面図、第6
図は従来のICカードの断面図である。 図において、11ンはxCチップ、[31ri封止樹脂
、(41は基板、+81d電極、+91FiIc力−ド
本体、flol ff 凹部、συニ牛田、(In;j
TABである。 なお、図中、同一符号は同−又は相当部分をボすO
施例によるICモジュールの断面図、@8図は第1図に
示すA−Aにおける断面図第5図Fig1図のICモジ
ュールを組み込みをICカード本体の断面図、@4図は
、この発明の他の実施fPJft示を工0モジュールの
断面図第5図は、従来のICモジュールの断面図、第6
図は従来のICカードの断面図である。 図において、11ンはxCチップ、[31ri封止樹脂
、(41は基板、+81d電極、+91FiIc力−ド
本体、flol ff 凹部、συニ牛田、(In;j
TABである。 なお、図中、同一符号は同−又は相当部分をボすO
Claims (1)
- ICチップを内蔵し、端子で外部との通信を行うICカ
ードにおいて、ICチップと端子を有するICモジュー
ルの電極が表面から裏面まで連続して形成され、ICチ
ップの大きくしたパッドが、上記裏面の電極にそのまま
半田付けできるように形成した構造を持ち、パッドと電
極を半田付けした後、上記ICチップの周囲を樹脂で封
止して製造したICモジュールをICカード本体に形成
した凹部に組み込み、接着してICカードを製造するこ
とを特徴とするICカードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2193776A JPH0478594A (ja) | 1990-07-20 | 1990-07-20 | Icカードの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2193776A JPH0478594A (ja) | 1990-07-20 | 1990-07-20 | Icカードの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0478594A true JPH0478594A (ja) | 1992-03-12 |
Family
ID=16313616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2193776A Pending JPH0478594A (ja) | 1990-07-20 | 1990-07-20 | Icカードの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0478594A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE41686E1 (en) | 1995-09-26 | 2010-09-14 | Citizen Holdings Co., Ltd. | Electronic watch |
-
1990
- 1990-07-20 JP JP2193776A patent/JPH0478594A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE41686E1 (en) | 1995-09-26 | 2010-09-14 | Citizen Holdings Co., Ltd. | Electronic watch |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4795895A (en) | Multi-layered electronic card carrying integrated circuit pellet and having two-pad layered structure for electrical connection thereto | |
JP3499202B2 (ja) | 半導体装置の製造方法 | |
KR100514023B1 (ko) | 반도체장치 | |
JP2001015679A (ja) | 半導体装置及びその製造方法 | |
JPH0448767A (ja) | 樹脂封止型半導体装置 | |
WO2000033379A1 (en) | Semiconductor device, method of manufacture thereof, and electronic device | |
KR20030017676A (ko) | 듀얼 다이 패키지 | |
JPH02265264A (ja) | Icカード用モジュール | |
JPH06244360A (ja) | 半導体装置 | |
JP2856642B2 (ja) | 半導体装置及びその製造方法 | |
JPH11330347A (ja) | 半導体ic | |
JP2000156464A (ja) | 半導体装置の製造方法 | |
JPH0478594A (ja) | Icカードの製造方法 | |
JPH0590486A (ja) | 半導体装置 | |
US6441472B1 (en) | Semiconductor device and method of manufacturing the same | |
JPH10335366A (ja) | 半導体装置 | |
JP2788011B2 (ja) | 半導体集積回路装置 | |
JP2001015677A (ja) | 半導体装置 | |
CN103794595B (zh) | Pop封装结构及其封装方法 | |
JP3218724B2 (ja) | 半導体素子実装体及びその製造方法 | |
JP2004335970A (ja) | 複合電子部品 | |
KR100212095B1 (ko) | 반도체장치 | |
JPH07273275A (ja) | 半導体装置 | |
JPH06112402A (ja) | 半導体装置 | |
JPH04269841A (ja) | 半導体装置 |