JPH047766A - 障害ルートの解除方式 - Google Patents

障害ルートの解除方式

Info

Publication number
JPH047766A
JPH047766A JP2111332A JP11133290A JPH047766A JP H047766 A JPH047766 A JP H047766A JP 2111332 A JP2111332 A JP 2111332A JP 11133290 A JP11133290 A JP 11133290A JP H047766 A JPH047766 A JP H047766A
Authority
JP
Japan
Prior art keywords
route
circuit
subsystem
fault
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2111332A
Other languages
English (en)
Inventor
Katsuhiko Tagishi
勝彦 田岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2111332A priority Critical patent/JPH047766A/ja
Publication of JPH047766A publication Critical patent/JPH047766A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] ドライブ装置を制御するコントロール装置における障害
ルートの解除方式に関し、 上位装置に障害が発生してもサブシステムを使用するこ
とができるようにした障害ルートの解除方式を提供する
ことを目的とし、 複数の上位装置に複数のルートを介して複数のパスによ
って接続され、ドライブ装置を制御するコントロール装
置において、 前記コントロール装置に所定数のアドレスアウト信号を
計数することにより障害ルートの解除命令を認識する解
除命令認識回路と、該解除命令認識回路からの制御信号
により前記障害ルートのリセットを行なうルートリセッ
ト回路を設けて、前記障害ルートをフリー状態にするよ
うに構成した。
[産業上の利用分野] 本発明は、ドライブ装置を制御するコントロール装置に
おける障害ルートの解除方式に関する。
ドライブ装置と、該ドライブ装置を制御するコントロー
ル装置は、磁気記録再生装置のサブシステムを構成して
おり、コントロール装置は複数パスを有し、パスにはル
ートを介して上位装置が接続されている。
ルートを介して接続された上位装置に何らかの理由によ
り障害が発生すると、サブシステムを専有することにな
り、他のルートからのアクセスが不可能となる。このた
め、サブシステム全体がシステムダウンの状態と同じ状
態になってしまう。
このようなシステムダウン状態を未然に回避することが
必要である。
[従来の技術] 従来の磁気記録再生装置におけるサブシステムの例を第
6図に示す。
第6図において、1はコントロール装置であり、コント
ロール装置1は上位装置2,3からの指示によりドライ
ブ装置4の制御を行なう。
コントロール装置1は複数のパス5,6を有し、パス5
.6を介してルート7.8により上位装置2.3に接続
されている。
[発明が解決しようとする課題] しかしながら、このような従来のサブシステムにあって
は、上位装置2に何らかの理由により障害が発生すると
、ルート7が固定され、他のルート8からのアクセスが
不可能となってしまうため、サブシステム全体がシステ
ムダウンと同じ状態になってしまう。
この場合、上位装置2がIMPLやシステムリセットで
復旧するか、復旧することができないときは障害ルート
7をハード的に切断する(ケーブルを外す)まで他の上
位装置3からのアクセスはすべて無効になってしまい、
サブシステムを使用することができないという問題点が
あった。
本発明は、このような従来の問題点に鑑みてなされたも
のであって、上位装置に障害か発生してもサブシステム
を使用することができるようにした障害ルートの解除方
式を提供することを目的としている。
[課題を解決するための手段] 第1図は本発明の原理説明図である。
第1図において、12は複数の上位装置17゜18に複
数のルート15.16を介して複数のパス13.14に
よって接続され、ドライブ装置11を制御するコントロ
ール装置、19は該コントロール装置12に所定数のア
ドレスアウト信号を計数することにより障害ルート15
の解除命令を認識する解除命令認識回路、20は該解除
命令認識回路19からの制御信号により前記障害ルート
15のリセットを行なうルートリセット回路である。
[作用コ 一方の上位装置17に障害が発生すると、ルート15が
固定され、他方の上位装置18からルート16を介して
コントロール装置12にアクセスすることが不可能とな
る。これを防止するために、他方の上位装置18より障
害ルート15の解除命令をコントロール装置m!12に
与えると、解除命令認識回路19は所定数のアドレスア
ウト信号をカウントして解除命令を認識し、制御信号を
出力する。ルートリセット回路20は解除命令認識回路
19からの制御信号により障害ルート15のリセットを
行なう。こうして、障害ルート15はフリー状態となる
このため、障害の上位装!117を切り離すことができ
、サブシステムを他のルート16から使用可能とするこ
とができる。
[実施例] 以下、本発明の実施例を図面に基づいて説明する。
第2図〜第5図は本発明の一実施例を示す図である。
第2図において、11は磁気ディスク装置や磁気テープ
装置などからなるドライブ装置、12はドライブ装置1
1を制御するコントロール装置であり、これらのドライ
ブ装置11およびコントロ−ル装置12が全体として磁
気記録再生装置のサブシステムを構成している。
コントロール装置12は複数のパス13.14を有し、
パス13.14は複数のルート15,16を介して複数
の上位装置17.18にそれぞれ接続されている。
上位装置17.18はホストコンピュータで構成され、
コントロール装置12に書込みや読出しなどの命令を与
える。
上位装置17に何らかの理由により障害か発生すると、
ルート15が固定され、他の上位装置18からコントロ
ール装置12に対するアクセスが不可能となる。障害ル
ート15を解除するために、上位装置18からコントロ
ール装置12に対して解除命令が与えられる。解除命令
としては、アドレスアウト信号(ADO)を所定の回数
だけコントロール装置12に与える。
19はコントロール装置12内に設けられた解除命令認
識回路であり、解除命令認識回路19は上位装置18か
らのアドレスアウト信号(A D O)をカウントし、
所定数のアドレスアウト信号をカウントしたときは、障
害ルート15の解除命令であると認識して、リセット信
号をルートリセット回路20に出力する。
ルートリセット回路20は、解除命令認識回路19から
のリセット信号により、障害ルート15のリセットを行
なう。
次に、前記解除命令認識回路19およびルートリセット
回路20の具体的な回路構成を第3図に示す。
第3図において、21はカウンタてあり、カウンタ21
にはアドレスアウト信号(ADO)かノット回路22を
介して、ルートセレクト信号(TC8LA)がノット回
路23を介して、セレクトアウト信号(SLO)がノア
回路24を介して、+5V (CLP I)が直接に、
それぞれ入力する。
カウンタ21はクロック端子に入力するアドレスアウト
信号(A D O)をカウントし、クロック1のとき、
QAが“オン”、クロック2のとき、QBが“オン”、
クロック3のとき、QAが“オン”で、かつQBが“オ
ン”、クロック4のとき、QCが“オン”、クロック5
のとき、QAが“オン”で、かつQCが“オン”となる
。したがって、このカウンタ21がアドレスアウト信号
(ADO)を5回カウントすると、アンド回路25が出
力するリセット信号(RTR8TI)が“1”となる。
なお、セレクトアウト信号(SLO)が“1”となると
、カウンタ21はクリアされる。
フリップフロップ26はアンド回路25からのリセット
信号(RTR3TI)の入力によりリセット信号(RT
R3T2)を出力し、ナンド回路27は、リセット信号
(RTR8TI)か“1”でかつリセット信号(RTR
3T2)が“1”のとき、“0”のリセット信号(*R
TRESET)を出力する。
これらのノット回路22,23、ノア回路24、カウン
タ21、アンド回路25、フリップフロップ26および
ナンド回路27が全体として解除命令認識回路19を構
成している。
28はオア回路であり、オア回路28にはナンド回路2
7からリセット信号(*RTRESET)および通常の
リセット信号(* CL RB)が入力する。オア回路
28の出力はフリップフロップ29に入力し、フリップ
フロップ29は障害ルート15をリセットするルートリ
セット信号(*RTA)を出力する。
これらのオア回路28およびフリップフロップ29が全
体として障害ルート15をフリーにするルートリセット
回路20を構成している。
次に、動作を説明する。
第4図は動作を説明するためのフローチャート、第5図
は動作を説明するためのタイミングチャートである。
第4図において、まず、ステップS1でアドレスアウト
信号(A D O)であるか否かを判別し、アドレスア
ウト信号であるときは、ステップS2へ進み、セレクト
アウト信号であるか否かを判別する。セレクトアウト信
号(SLO)てないときは、ステップS3でアドレスが
一致しているか否かを判別し、一致しているときは、ス
テップS4でアドレスアウト信号(A D O)をカウ
ンタ21でカウントする。
次に、ステップS5でカウント値が規定数であるか否か
を判別する。規定数として、例えば第5図(A)で示す
ように、アドレスアウト信号(ADo)が“5″である
ときは、ステップs6へ進む。カウンタ21のカウント
値が“5”になると、アンド回路25のリセット信号(
RTR3TI)が“1”となり、フリップフロップ26
のリセット信号(RTR8T2)は“1”であるから、
ナンド回路27のリセット信号(*RTRESET)は
“0”になる(第5図(E−G)、参照)。
次に、ステップS6ではナンド回路27からのリセット
信号(*RTRESET)がオア回路28を介してフリ
ップフロップ29に入力し、フリップフロップ29から
ルートリセット信号(*RTA)を出力し、障害ルート
15のリセットを行なう。
こうして、障害ルート15はフリー状態となる。
なお、ステップS2でセレクトアウト信号(SLo)で
あるときは、ステップS7でカウンタ21をリセットす
る。
第5図(B)に示すように、セレクトアウト信号(SL
O)が“1″となると、カウンタ21がリセットされ、
アンド回路25の出力は、第5図(E)に示すように、
“0”に戻る。
このように、障害で固定されたルート15を、復旧する
ことやハード的切断を行なわずに、他のルート16から
の解除命令によりフリー状態とすることにより、障害の
上位装置17を切り離し、サブシステムを他のルート1
6から使用することができる状態とすることができる。
[発明の効果] 以上説明してきたように、本発明によれば、コントロー
ル装置内に障害ルートの解除命令を認識する解除命令認
識回路と、解除命令認識回路の出力により障害ルートの
リセットを行なうルートリセット回路を設けて、上位装
置に障害が発生したとき、障害ルートをフリー状態とし
たため、サブシステムを他のルートから使用することが
できる。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図は本発明の一実施例を示す全体構成図、第3図は
要部回路構成図、 第4図はフローチャート、 第5図はタイミングチャート、 第6図は従来例を示す図である。 24・・・ノア回路、 25・・・アンド回路、 26.29・・・フリップフロップ、 27・・・ナンド回路、 28・・・オア回路。

Claims (1)

  1. 【特許請求の範囲】 複数の上位装置(17)、(18)に複数のルート(1
    5)、(16)を介して複数のパス(13)、(14)
    によって接続され、ドライブ装置(11)を制御するコ
    ントロール装置(12)において、 前記コントロール装置(12)に所定数のアドレスアウ
    ト信号を計数することにより障害ルート(15)の解除
    命令を認識する解除命令認識回路(19)と、該解除命
    令認識回路(19)からの制御信号により前記障害ルー
    ト(15)のリセットを行なうルートリセット回路(2
    0)を設けて、前記障害ルート(15)をフリー状態に
    することを特徴とする障害ルートの解除方式。
JP2111332A 1990-04-26 1990-04-26 障害ルートの解除方式 Pending JPH047766A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2111332A JPH047766A (ja) 1990-04-26 1990-04-26 障害ルートの解除方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2111332A JPH047766A (ja) 1990-04-26 1990-04-26 障害ルートの解除方式

Publications (1)

Publication Number Publication Date
JPH047766A true JPH047766A (ja) 1992-01-13

Family

ID=14558525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2111332A Pending JPH047766A (ja) 1990-04-26 1990-04-26 障害ルートの解除方式

Country Status (1)

Country Link
JP (1) JPH047766A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150114428A (ko) 2014-04-01 2015-10-12 가부시키가이샤 에바라 세이사꾸쇼 세정 장치 및 세정 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52123141A (en) * 1976-04-08 1977-10-17 Fujitsu Ltd Device control system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52123141A (en) * 1976-04-08 1977-10-17 Fujitsu Ltd Device control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150114428A (ko) 2014-04-01 2015-10-12 가부시키가이샤 에바라 세이사꾸쇼 세정 장치 및 세정 방법

Similar Documents

Publication Publication Date Title
JPH047766A (ja) 障害ルートの解除方式
JPS6159941A (ja) マルチドロツプ接続端末制御方式
JP2743756B2 (ja) 半導体ディスク装置
JPH0750452B2 (ja) バストレース機構
JP3012402B2 (ja) 情報処理システム
JPH01305416A (ja) データ記憶装置
JPH03250322A (ja) 記憶装置
JPS6367646A (ja) 障害箇所切離し機能付情報処理システム
JPH08328607A (ja) プロセスコンピュータの更新方法
JP2772713B2 (ja) 耐故障型マルチプロセッサシステム
JPS58171795A (ja) メモリチエツク回路
JPS6227422B2 (ja)
JPS62166401A (ja) 電子計算機の多重化システム
JPH02302855A (ja) メモリ制御装置
JPH11149351A (ja) 情報転送制御システム及びディスクアレイ装置
JPS61134846A (ja) 電子計算機システム
JPH04252344A (ja) コンピュータシステム
JPS6161427B2 (ja)
JPH0594265A (ja) 多重書フアイルシステム
JPH01302452A (ja) マイクロプログラム制御装置
JPH0668015A (ja) アサイン情報保持回路
JPH0535512A (ja) 情報処理装置の障害検出方式
JPS61199104A (ja) メモリ多重化型プログラマブルコントローラ
JPS62203244A (ja) ハ−ドウエア診断方式
JPH0137769B2 (ja)