JPH0476257B2 - - Google Patents
Info
- Publication number
- JPH0476257B2 JPH0476257B2 JP59225192A JP22519284A JPH0476257B2 JP H0476257 B2 JPH0476257 B2 JP H0476257B2 JP 59225192 A JP59225192 A JP 59225192A JP 22519284 A JP22519284 A JP 22519284A JP H0476257 B2 JPH0476257 B2 JP H0476257B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- control
- local
- control device
- combination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 claims description 14
- 238000002789 length control Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Control Or Security For Electrophotography (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電子複写機に係り、特にソータ、
ドキユメント・フイーダ等複数のローカル制御装
置を有する電子複写機の制御装置に関する。
ドキユメント・フイーダ等複数のローカル制御装
置を有する電子複写機の制御装置に関する。
最近の複写機は多機能化しており、ソータ、ド
キユメント・フイーダ、各種表示装置等多数のロ
ーカル制御装置を有している。このローカル制御
装置群を制御するため複写機本体側の制御部から
コントロール信号等各種のデータが送信され、又
これらのローカル制御装置群からローカル制御装
置の状態を示すデータ等各種のデータが本体制御
部に送られてくる。
キユメント・フイーダ、各種表示装置等多数のロ
ーカル制御装置を有している。このローカル制御
装置群を制御するため複写機本体側の制御部から
コントロール信号等各種のデータが送信され、又
これらのローカル制御装置群からローカル制御装
置の状態を示すデータ等各種のデータが本体制御
部に送られてくる。
従来、マイクロプロセツサにより複写機の制御
を行う場合、マイクロプロセツサの負荷を軽くす
るとともにその制御プログラムを簡易化するた
め、所定の周期で入力状態を取り込み、それに基
づいた処理を行つて出力指示することが行われ
る。そしてこれら入力および出力指示を一括して
行うことにより、よりマイクロプロセツサの負荷
を軽くするとともにその制御プログラムを簡易化
することが期待できる。従つてこの複写機本体制
御部から各オプシヨンへ送るデータは第８図イに
示すように固定長になつており、決められた周期
Ｔ内で、例えば複数のオプシヨン＃１〜＃３に対
するデータを送つている。
を行う場合、マイクロプロセツサの負荷を軽くす
るとともにその制御プログラムを簡易化するた
め、所定の周期で入力状態を取り込み、それに基
づいた処理を行つて出力指示することが行われ
る。そしてこれら入力および出力指示を一括して
行うことにより、よりマイクロプロセツサの負荷
を軽くするとともにその制御プログラムを簡易化
することが期待できる。従つてこの複写機本体制
御部から各オプシヨンへ送るデータは第８図イに
示すように固定長になつており、決められた周期
Ｔ内で、例えば複数のオプシヨン＃１〜＃３に対
するデータを送つている。
ところが、このような固定長のデータを送る場
合、制御用データを送り出す必要がない時にも全
てのローカル制御装置あてにデータを送出するこ
とになり、特に、接続するローカル制御装置が増
えた場合にデータ通信周期が長くなつてしまうと
いう問題点を生じてしまう。即ち、第８図ロに示
すように、各ローカル制御装置あてのデータ＃１
〜データ＃４まで送るにはT′sec必要になるが、
T′＞Ｔとなつてしまう。このように送信するデ
ータ周期が長くなつてしまうとローカル制御装置
との信号のやりとりが遅くなり、指令を受けたロ
ーカル制御装置側の動作に遅れが生じ、場合によ
つては複写機システムとして誤動作を起してしま
うこともある。そのため安易に接続するローカル
制御装置を増すことができなくなる。
合、制御用データを送り出す必要がない時にも全
てのローカル制御装置あてにデータを送出するこ
とになり、特に、接続するローカル制御装置が増
えた場合にデータ通信周期が長くなつてしまうと
いう問題点を生じてしまう。即ち、第８図ロに示
すように、各ローカル制御装置あてのデータ＃１
〜データ＃４まで送るにはT′sec必要になるが、
T′＞Ｔとなつてしまう。このように送信するデ
ータ周期が長くなつてしまうとローカル制御装置
との信号のやりとりが遅くなり、指令を受けたロ
ーカル制御装置側の動作に遅れが生じ、場合によ
つては複写機システムとして誤動作を起してしま
うこともある。そのため安易に接続するローカル
制御装置を増すことができなくなる。
特に、複写機の場合には、一般に表示装置（デ
イスプレイ）部分へのデータは長く、他のソータ
等のオプシヨンへのデータは制御用の起動、停止
等のコマンドのような簡単なもので良い等、長い
データと短かいデータが混在しており、固定長に
するためには、この長いデータに合せる必要があ
り、全体として非常に長いデータになつてしまう
という問題点があつた。
イスプレイ）部分へのデータは長く、他のソータ
等のオプシヨンへのデータは制御用の起動、停止
等のコマンドのような簡単なもので良い等、長い
データと短かいデータが混在しており、固定長に
するためには、この長いデータに合せる必要があ
り、全体として非常に長いデータになつてしまう
という問題点があつた。
この発明は、上述のような問題点を改善するた
めになされたものであり、複写機本体からローカ
ル制御装置へ送るデータを可変長とし、必要なデ
ータだけをローカル制御装置側へ選択的に送るこ
とにより多数のローカル制御装置と短かい時間周
期で通信できるようにすることを目的とする。
めになされたものであり、複写機本体からローカ
ル制御装置へ送るデータを可変長とし、必要なデ
ータだけをローカル制御装置側へ選択的に送るこ
とにより多数のローカル制御装置と短かい時間周
期で通信できるようにすることを目的とする。
上述の目的を達成するため、この発明において
は、複数のローカル制御装置と、この複数のロー
カル制御装置に対して共通に設けられた通信用媒
体と、ローカル制御装置の１つを指定してその制
御内容を指示する制御用データを所定の周期毎に
前記各通信用媒体を介して送り、複数のローカル
制御装置の各々の動作を制御する主制御装置とを
有する電子複写機の制御装置において、前記主制
御装置は、各ローカル制御装置に対する各々の制
御内容に応じて、対応する制御用データを生成す
るための制御データを記憶する記憶手段と、この
記憶手段の前記制御データに基づき、指定された
ローカル制御装置に指示する制御内容に応じて少
なくとも該ローカル制御装置のアドレス情報、デ
ータ長情報およびデータとからなる可変長の制御
用データを生成する制御用データ生成手段と、前
記所定周期毎に、制御内容を指示すべきローカル
制御装置あての各制御用データの各々の大きさと
緊急度とに基づいて、前記所定周期の期間内に送
信する制御用データの組み合せを決める組み合せ
手段と、この組み合せ手段により決められた制御
用データの組み合せに基づいて、前記制御用デー
タ生成手段により該組み合せの各制御用データを
各々生成するとともに、該組み合せの各制御用デ
ータを前記通信用媒体に順次出力して、該組み合
せの全ての制御用データを前記所定周期の期間内
に前記複数のローカル制御装置に出力する出力手
段とを備えることを特徴とする。
は、複数のローカル制御装置と、この複数のロー
カル制御装置に対して共通に設けられた通信用媒
体と、ローカル制御装置の１つを指定してその制
御内容を指示する制御用データを所定の周期毎に
前記各通信用媒体を介して送り、複数のローカル
制御装置の各々の動作を制御する主制御装置とを
有する電子複写機の制御装置において、前記主制
御装置は、各ローカル制御装置に対する各々の制
御内容に応じて、対応する制御用データを生成す
るための制御データを記憶する記憶手段と、この
記憶手段の前記制御データに基づき、指定された
ローカル制御装置に指示する制御内容に応じて少
なくとも該ローカル制御装置のアドレス情報、デ
ータ長情報およびデータとからなる可変長の制御
用データを生成する制御用データ生成手段と、前
記所定周期毎に、制御内容を指示すべきローカル
制御装置あての各制御用データの各々の大きさと
緊急度とに基づいて、前記所定周期の期間内に送
信する制御用データの組み合せを決める組み合せ
手段と、この組み合せ手段により決められた制御
用データの組み合せに基づいて、前記制御用デー
タ生成手段により該組み合せの各制御用データを
各々生成するとともに、該組み合せの各制御用デ
ータを前記通信用媒体に順次出力して、該組み合
せの全ての制御用データを前記所定周期の期間内
に前記複数のローカル制御装置に出力する出力手
段とを備えることを特徴とする。
このように構成することにより、必要なデータ
のみを必要なローカル制御装置に遅れることなく
送り、多数のローカル制御装置と短かい時間周期
で通信することが可能となる。
のみを必要なローカル制御装置に遅れることなく
送り、多数のローカル制御装置と短かい時間周期
で通信することが可能となる。
以下、この発明の一実施例を第１図、第２図、
第３図、第４図、第５図、第６図を参照して説明
する。
第３図、第４図、第５図、第６図を参照して説明
する。
第１図イは複写機本体とそのローカル制御装置
としての付属装置（以下オプシヨンとよぶ）を示
す図であり、第１図ロにその詳細を示す複写機本
体１の本体制御部２からの通信線７を介して各オ
プシヨン３，４，５，６が接続されている。オプ
シヨンは、例えばドキユメント・フイーダ３−ソ
ータ４、デイスプレイ５、ミニ・プリンタ６であ
り、第１図イに示す実施例の場合、複写機本体１
の本体制御部２と各オプシヨンは一本のシリアル
ラインで結ばれるいわゆる半２重システムとして
示されている。しかし、本発明ではこれに限ら
ず、送信ライン、受信ラインを有するような全２
重方式の通信ラインとしても良いことはいうまで
もない。
としての付属装置（以下オプシヨンとよぶ）を示
す図であり、第１図ロにその詳細を示す複写機本
体１の本体制御部２からの通信線７を介して各オ
プシヨン３，４，５，６が接続されている。オプ
シヨンは、例えばドキユメント・フイーダ３−ソ
ータ４、デイスプレイ５、ミニ・プリンタ６であ
り、第１図イに示す実施例の場合、複写機本体１
の本体制御部２と各オプシヨンは一本のシリアル
ラインで結ばれるいわゆる半２重システムとして
示されている。しかし、本発明ではこれに限ら
ず、送信ライン、受信ラインを有するような全２
重方式の通信ラインとしても良いことはいうまで
もない。
複写機本体制御部２は、例えばマイクロプロセ
ツサの如きプロセツサ２１、制御用プログラムや
制御データを記憶するROM２２、RAM２３、
送信制御部２４、受信制御部２５、コントロー
ル・データ発生部２６、インターフエース・デー
タ発生部２７、ブロツク・チエツク・キヤラクタ
（BCC）発生回路２８等を具備している。各オプ
シヨンは複写機本体制御部２からのデータにより
制御される。ここで後述するように、プロセツサ
２１は、各ローカル制御装置あての制御用データ
の大きさと緊急度に基づいて周期毎に可変長の制
御用データの組み合わせを決める組み合せ手段と
して働くとともに、コントロール・データ発生部
２６及びインタフエース発生部２７によりローカ
ル制御装置に指示する制御内容に応じてローカル
制御装置のアドレス情報とデータ長情報及びデー
タ等からなる可変長の制御用データを生成する制
御用データ生成手段として動作する。またプロセ
ツサ２１は送信制御部２４とともに、前記制御用
データ生成手段であるコントロール・データ発生
部２６とインタフエースデータ発生部２７とから
伝達された制御用データを通信用媒体に順次出力
して複数のローカル制御装置に出力する出力手段
として動作する。
ツサの如きプロセツサ２１、制御用プログラムや
制御データを記憶するROM２２、RAM２３、
送信制御部２４、受信制御部２５、コントロー
ル・データ発生部２６、インターフエース・デー
タ発生部２７、ブロツク・チエツク・キヤラクタ
（BCC）発生回路２８等を具備している。各オプ
シヨンは複写機本体制御部２からのデータにより
制御される。ここで後述するように、プロセツサ
２１は、各ローカル制御装置あての制御用データ
の大きさと緊急度に基づいて周期毎に可変長の制
御用データの組み合わせを決める組み合せ手段と
して働くとともに、コントロール・データ発生部
２６及びインタフエース発生部２７によりローカ
ル制御装置に指示する制御内容に応じてローカル
制御装置のアドレス情報とデータ長情報及びデー
タ等からなる可変長の制御用データを生成する制
御用データ生成手段として動作する。またプロセ
ツサ２１は送信制御部２４とともに、前記制御用
データ生成手段であるコントロール・データ発生
部２６とインタフエースデータ発生部２７とから
伝達された制御用データを通信用媒体に順次出力
して複数のローカル制御装置に出力する出力手段
として動作する。
本体制御部２からのオプシヨン制御のためのデ
ータは、第４図に示すように、先頭部分に１バイ
トのコントロール・アドレス・データ（CAD）
を、続いて各オプシヨンの制御用データであるイ
ンターフエース・データ（ID）、および後にその
詳細を説明するブロツク・チエツク・キヤラクタ
（BCC）から成る１ブロツク・データとして構成
されている。
ータは、第４図に示すように、先頭部分に１バイ
トのコントロール・アドレス・データ（CAD）
を、続いて各オプシヨンの制御用データであるイ
ンターフエース・データ（ID）、および後にその
詳細を説明するブロツク・チエツク・キヤラクタ
（BCC）から成る１ブロツク・データとして構成
されている。
コントロール・アドレス・データは第４図に示
すように、先頭の１ビツトを「１」として、この
１バイトがコントロール・アドレス・データであ
ることを示しており、それに続く３ビツトA2、
A1、A0をアドレス即ちオプシヨンを示すデータ
として使用し、残りの４ビツト、B3、B2、B1、
B0を１ブロツク・データのデータ長を示すため
に使用している。
すように、先頭の１ビツトを「１」として、この
１バイトがコントロール・アドレス・データであ
ることを示しており、それに続く３ビツトA2、
A1、A0をアドレス即ちオプシヨンを示すデータ
として使用し、残りの４ビツト、B3、B2、B1、
B0を１ブロツク・データのデータ長を示すため
に使用している。
インターフエース・データ（ID）は先頭の１
ビツトを「０」としてコントロール・アドレス・
データと区別する外、それに続く残りの７ビツト
をオプシヨン制御用のデータ領域として使用す
る。
ビツトを「０」としてコントロール・アドレス・
データと区別する外、それに続く残りの７ビツト
をオプシヨン制御用のデータ領域として使用す
る。
ブロツク・チエツク・キヤラクタ（BCC）は、
インターフエース・データ（ID）と同様先頭の
１ビツトを「０」としている外、残りの７ビツト
にデータチエツクのためのデータをいれている。
このチエツクのためのデータはいわゆる１ブロツ
ク・データの水平パリテイをとるものであり、１
ブロツク・データを構成するコントロール・アド
レス・データ（CAD）、インターフエース・デー
タ（ID）のデータ中の同じ順位のビツト同志の
パリテイをとつて作られたものである。ただしこ
の実施例の場合、CAD、IDの先頭ビツトは必ず
「１」、「０」となつているので、BCCの先頭ビツ
トも「０」としている。水平パリテイを得るに
は、詳細な説明は省くがCAD、IDのそれぞれ同
じ位置にあるビツトを入力とする排他的論理和を
とれば良い。
インターフエース・データ（ID）と同様先頭の
１ビツトを「０」としている外、残りの７ビツト
にデータチエツクのためのデータをいれている。
このチエツクのためのデータはいわゆる１ブロツ
ク・データの水平パリテイをとるものであり、１
ブロツク・データを構成するコントロール・アド
レス・データ（CAD）、インターフエース・デー
タ（ID）のデータ中の同じ順位のビツト同志の
パリテイをとつて作られたものである。ただしこ
の実施例の場合、CAD、IDの先頭ビツトは必ず
「１」、「０」となつているので、BCCの先頭ビツ
トも「０」としている。水平パリテイを得るに
は、詳細な説明は省くがCAD、IDのそれぞれ同
じ位置にあるビツトを入力とする排他的論理和を
とれば良い。
１ブロツク・データは、この発明に従つて、
ID（インターフエース・データ）を複数バイトも
つことができる。即ち、この実施例ではコントロ
ール・アドレス・データ中に４ビツトのデータ長
表示エリアを設けたので、１ブロツク・データと
して最大16バイトまでのデータ構成とすることが
できる。
ID（インターフエース・データ）を複数バイトも
つことができる。即ち、この実施例ではコントロ
ール・アドレス・データ中に４ビツトのデータ長
表示エリアを設けたので、１ブロツク・データと
して最大16バイトまでのデータ構成とすることが
できる。
このように、各オプシヨンあてのデータを可変
長にすると共に、複写機制御装置２からは、これ
ら各オプシヨンあてのデータを組合せて、一定周
期Ｔ内に必要なデータの送信を行なう。第３図に
示す例では、t1からのＴでドキユメント・フイー
ダ３を制御する制御用データ９、ソータ４用のデ
ータ１０、デイスプレイ５用のデータ１１を送
り、t2からの周期Ｔではさらにミニプリンタ６用
のデータ１２を追加して送つている。いずれのデ
ータも全体として周期Ｔ中に全データが入るよう
にしている。
長にすると共に、複写機制御装置２からは、これ
ら各オプシヨンあてのデータを組合せて、一定周
期Ｔ内に必要なデータの送信を行なう。第３図に
示す例では、t1からのＴでドキユメント・フイー
ダ３を制御する制御用データ９、ソータ４用のデ
ータ１０、デイスプレイ５用のデータ１１を送
り、t2からの周期Ｔではさらにミニプリンタ６用
のデータ１２を追加して送つている。いずれのデ
ータも全体として周期Ｔ中に全データが入るよう
にしている。
第１図ロを参照して、このオプシヨン制御用の
データ送信動作を説明する。操作者からの指令を
受信制御部２５を介して受けたとき、プロセツサ
２１がそれに従つて各オプシヨンを選択的に制御
する。このためROM２２に格納されている制御
データに基づきプロセツサ２１は次の制御を行
う。まずコントロール・データ発生部２６によつ
て１ブロツク・データの先頭のコントロール・ア
ドレス・データ部を作り、また、インターフエー
ス・データ発生部２７によつてインターフエー
ス・データ部を作り、さらにBCC発生回路２８
によつてこれらコントロール・アドレス・デー
タ、インターフエース・データを基にブロツク・
チエツク・キヤラクタを作る。このデータを送信
制御部２４によつて、第４図と共に説明したよう
な１ブロツク・データに並べ、送り出す。
データ送信動作を説明する。操作者からの指令を
受信制御部２５を介して受けたとき、プロセツサ
２１がそれに従つて各オプシヨンを選択的に制御
する。このためROM２２に格納されている制御
データに基づきプロセツサ２１は次の制御を行
う。まずコントロール・データ発生部２６によつ
て１ブロツク・データの先頭のコントロール・ア
ドレス・データ部を作り、また、インターフエー
ス・データ発生部２７によつてインターフエー
ス・データ部を作り、さらにBCC発生回路２８
によつてこれらコントロール・アドレス・デー
タ、インターフエース・データを基にブロツク・
チエツク・キヤラクタを作る。このデータを送信
制御部２４によつて、第４図と共に説明したよう
な１ブロツク・データに並べ、送り出す。
他のオプシヨン制御のための信号も同様な方法
によつて作り、例えば第３図と共に説明したよう
に、時刻t1からの周期Ｔにドキユメント・フイー
ダ３用の制御用データ９、ソータ４用の制御用デ
ータ１０、デイスプレイ用データ１１を送り、t2
からの周期Ｔにおいて、さらにミニ・プリンタ制
御用データ１２を追加して送りだす。プロセツサ
２１はこれらのデータ９，１０，１１，１２の大
きさ、緊急度を判断して、いずれも周期Ｔに含ま
れるようにして本体制御部２より送り出す。
によつて作り、例えば第３図と共に説明したよう
に、時刻t1からの周期Ｔにドキユメント・フイー
ダ３用の制御用データ９、ソータ４用の制御用デ
ータ１０、デイスプレイ用データ１１を送り、t2
からの周期Ｔにおいて、さらにミニ・プリンタ制
御用データ１２を追加して送りだす。プロセツサ
２１はこれらのデータ９，１０，１１，１２の大
きさ、緊急度を判断して、いずれも周期Ｔに含ま
れるようにして本体制御部２より送り出す。
このようにして本体制御部２から送り出された
データは、各オプシヨンに送られることになる。
データは、各オプシヨンに送られることになる。
次に、第２図、第５図、第６図を参照して、オ
プシヨン側の受信動作を説明する。第２図はオプ
シヨン側の制御部の詳細な構成を示す図であり、
第５図は、受信時のメモリ状態を示す図、第６図
は受信時のフローチヤートである。
プシヨン側の受信動作を説明する。第２図はオプ
シヨン側の制御部の詳細な構成を示す図であり、
第５図は、受信時のメモリ状態を示す図、第６図
は受信時のフローチヤートである。
オプシヨン側制御部は例えばマイクロ・プロセ
ツサで構成されるプロセツサ３０、ROM３１、
RAM３２、送信制御部３３、受信制御部３４、
シフトレジスタ３５、データ・カウンタ３６、チ
エツク・カウンタ３７、BCC発生回路３８を有
している。
ツサで構成されるプロセツサ３０、ROM３１、
RAM３２、送信制御部３３、受信制御部３４、
シフトレジスタ３５、データ・カウンタ３６、チ
エツク・カウンタ３７、BCC発生回路３８を有
している。
まず、本体制御部２から送出されたデータをオ
プシヨン側で受信すると、これを受信制御部３４
中の受信レジスタに記憶する（第６図ステツプ
）、始めの８ビツトをシフトレジスタ３５に移
し、さらに第７図に示すように左へ１ビツト移動
させて、先頭の１ビツトを読む（ステツプ）。
先頭ビツトが「１」の場合には、第４図において
説明したように、これはコントロール・アドレ
ス・データであるのでこの先頭ビツトが「１」か
どうかの検知を行ない（ステツプ）、「１」の場
合には、それに続く３ビツトのアドレス部分を解
読する（ステツプ）。このアドレスが自分あて
かどうかを判断し（ステツプ）、自分あての場
合には、データ・カウンタ３６中に、コントロー
ル・アドレス・データ中に記載されたデータ長を
セツトし、受信レジスタ中のデータをメモリに記
憶させる。メモリ・アドレスを「＋１」し、次に
データ・カウンタを「−１」する（ステツプ）。
さらに、このコントロール・アドレス・データを
BCC発生回路に送り、後で説明するように受信
データのBCCを作る。
プシヨン側で受信すると、これを受信制御部３４
中の受信レジスタに記憶する（第６図ステツプ
）、始めの８ビツトをシフトレジスタ３５に移
し、さらに第７図に示すように左へ１ビツト移動
させて、先頭の１ビツトを読む（ステツプ）。
先頭ビツトが「１」の場合には、第４図において
説明したように、これはコントロール・アドレ
ス・データであるのでこの先頭ビツトが「１」か
どうかの検知を行ない（ステツプ）、「１」の場
合には、それに続く３ビツトのアドレス部分を解
読する（ステツプ）。このアドレスが自分あて
かどうかを判断し（ステツプ）、自分あての場
合には、データ・カウンタ３６中に、コントロー
ル・アドレス・データ中に記載されたデータ長を
セツトし、受信レジスタ中のデータをメモリに記
憶させる。メモリ・アドレスを「＋１」し、次に
データ・カウンタを「−１」する（ステツプ）。
さらに、このコントロール・アドレス・データを
BCC発生回路に送り、後で説明するように受信
データのBCCを作る。
先頭の１バイトの受信が終了すると、第６図の
ステツプに戻りそれに続く１バイトのデータの
先頭ビツトを読む。オプシヨン制御用のデータで
あるインターフエース・データおよびブロツク・
チエツク・キヤラクタである場合には、この先頭
ビツトは「０」であるので、ステツプからステ
ツプに移ることになる。
ステツプに戻りそれに続く１バイトのデータの
先頭ビツトを読む。オプシヨン制御用のデータで
あるインターフエース・データおよびブロツク・
チエツク・キヤラクタである場合には、この先頭
ビツトは「０」であるので、ステツプからステ
ツプに移ることになる。
ステツプにおいて、データ・カウンタが
「０」か否かを判定する。先に述べたようにデー
タ・カウンタ３６には、１ブロツク・データのデ
ータ長がセツトされており、ステツプにおい
て、コントロール・アドレス・データを読んだ分
「−１」されているが、それに続くデータがある
場合は、データ・カウンタ≠０であり、ステツプ
に移る。ステツプにおいて、受信レジスタ中
のデータをメモリに移し、メモリ・アドレス「＋
１」、データ・カウンタ「−１」の操作を行なう。
これと同時に、今読んだデータをBCC発生回路
に送る。ステツプにおいて、データ・カウンタ
が「１」か否かを判定し、１ではない時は、ステ
ツプに移り、再びステツプの受信を行なう。
こうして、データ・カウンタにセツトされたデー
タ長分のデータを読み、これをメモリに記憶する
と共に、BCC発生回路に送る。ステツプにお
いて、データ・カウンタが「１」になつた時、即
ち、残るデータが本体制御部２から送られたブロ
ツク・チエツク・キヤラクタBCCだけになつた
時には、ステツプに移り、このブロツク・チエ
ツクキヤラクタBCCを抽出し、これをメモリに
ロードする。
「０」か否かを判定する。先に述べたようにデー
タ・カウンタ３６には、１ブロツク・データのデ
ータ長がセツトされており、ステツプにおい
て、コントロール・アドレス・データを読んだ分
「−１」されているが、それに続くデータがある
場合は、データ・カウンタ≠０であり、ステツプ
に移る。ステツプにおいて、受信レジスタ中
のデータをメモリに移し、メモリ・アドレス「＋
１」、データ・カウンタ「−１」の操作を行なう。
これと同時に、今読んだデータをBCC発生回路
に送る。ステツプにおいて、データ・カウンタ
が「１」か否かを判定し、１ではない時は、ステ
ツプに移り、再びステツプの受信を行なう。
こうして、データ・カウンタにセツトされたデー
タ長分のデータを読み、これをメモリに記憶する
と共に、BCC発生回路に送る。ステツプにお
いて、データ・カウンタが「１」になつた時、即
ち、残るデータが本体制御部２から送られたブロ
ツク・チエツク・キヤラクタBCCだけになつた
時には、ステツプに移り、このブロツク・チエ
ツクキヤラクタBCCを抽出し、これをメモリに
ロードする。
一方、ステツプにおいて、受信したコントロ
ール・アドレス・データをBCC発生回路３８に、
またステツプにおいて、受信したインターフエ
ース・データをBCC発生回路３８に送つており、
これにより、このブロツク・チエツク、データ
BCC′を得る。ステツプによりこれらチエツ
ク・コードBCCとBCC′を比較し、両者が一致し
ていることを確認して、チエツク・カウンタに４
をセツトする。チエツク・カウンタに４をセツト
することにより、得られたデータが誤りのないデ
ータであることを表示する。
ール・アドレス・データをBCC発生回路３８に、
またステツプにおいて、受信したインターフエ
ース・データをBCC発生回路３８に送つており、
これにより、このブロツク・チエツク、データ
BCC′を得る。ステツプによりこれらチエツ
ク・コードBCCとBCC′を比較し、両者が一致し
ていることを確認して、チエツク・カウンタに４
をセツトする。チエツク・カウンタに４をセツト
することにより、得られたデータが誤りのないデ
ータであることを表示する。
これにより、各オプシヨンは正しいデータか否
かを確認しつつ、可変長のデータを受信すること
になる。
かを確認しつつ、可変長のデータを受信すること
になる。
なお、受信したデータは例えば、第５図に示す
ような状態でメモリ中に記憶される。
ような状態でメモリ中に記憶される。
また、ステツプでチエツクコードが一致しな
いときは、正しいデータが受信できなかつたこと
になるので、このデータに基づくオプシヨン制御
は行なわない。
いときは、正しいデータが受信できなかつたこと
になるので、このデータに基づくオプシヨン制御
は行なわない。
以上述べたように、この発明においては、複写
機本体制御部からのローカル制御装置制御用デー
タを所定の周期毎にその緊急度とデータの大きさ
に応じて所定の時間周期Ｔ内に送り出す制御用デ
ータの組み合せを可変できるようにしたので、必
要なデータを必要なローカル制御装置に対して遅
れることなく送ることができ、結果的に多数のロ
ーカル制御装置に対して必要なデータを短い時間
で転送できる。また、不必要なデータを送ること
もなくなり、さらに、特定のローカル制御装置へ
送るデータの仕様変更があつてもオプシヨン側の
受信システムは変更しないでも済む等、仕様変更
に簡単に対応できる。
機本体制御部からのローカル制御装置制御用デー
タを所定の周期毎にその緊急度とデータの大きさ
に応じて所定の時間周期Ｔ内に送り出す制御用デ
ータの組み合せを可変できるようにしたので、必
要なデータを必要なローカル制御装置に対して遅
れることなく送ることができ、結果的に多数のロ
ーカル制御装置に対して必要なデータを短い時間
で転送できる。また、不必要なデータを送ること
もなくなり、さらに、特定のローカル制御装置へ
送るデータの仕様変更があつてもオプシヨン側の
受信システムは変更しないでも済む等、仕様変更
に簡単に対応できる。
第１図は複写機本体とオプシヨンの接続を示す
図、第２図はオプシヨン側の制御部を示す図、第
３図、第４図はデータ構成図、第５図はメモリ状
態図、第６図はオプシヨン側の受信動作を示すフ
ローチヤート、第７図はデータ解読状態を示す
図、第８図は従来のデータ伝送を示す図である。 １……複写機本体、２……本体制御部、３……
ドキユメント・フイーダ、４……ソータ、５……
デイスプレイ、６……ミニ・プリンタ。
図、第２図はオプシヨン側の制御部を示す図、第
３図、第４図はデータ構成図、第５図はメモリ状
態図、第６図はオプシヨン側の受信動作を示すフ
ローチヤート、第７図はデータ解読状態を示す
図、第８図は従来のデータ伝送を示す図である。 １……複写機本体、２……本体制御部、３……
ドキユメント・フイーダ、４……ソータ、５……
デイスプレイ、６……ミニ・プリンタ。
Claims (1)
- 【特許請求の範囲】 １ 複数のローカル制御装置と、この複数のロー
カル制御装置に対して共通に設けられた通信用媒
体と、ローカル制御装置の１つを指定してその制
御内容を指示する制御用データを所定の周期毎に
前記各通信用媒体を介して送り、複数のローカル
制御装置の各々の動作を制御する主制御装置とを
有する電子複写機の制御装置において、 前記主制御装置は、 各ローカル制御装置に対する各々の制御内容に
応じて、対応する制御用データを生成するための
制御データを記憶する記憶手段と、 この記憶手段の前記制御データに基づき、指定
されたローカル制御装置に指示する制御内容に応
じて少なくとも該ローカル制御装置のアドレス情
報、データ長情報およびデータとからなる可変長
の制御用データを生成する制御用データ生成手段
と、 前記所定周期毎に、制御内容を指示すべきロー
カル制御装置あての各制御用データの各々の大き
さと緊急度とに基づいて、前記所定周期の期間内
に送信する制御用データの組み合せを決める組み
合せ手段と、 この組み合せ手段により決められた制御用デー
タの組み合せに基づいて、前記制御用データ生成
手段により該組み合せの各制御用データを各々生
成するとともに、該組み合せの各制御用データを
前記通信用媒体に順次出力して、該組み合せの全
ての制御用データを前記所定周期の期間内に前記
複数のローカル制御装置に出力する出力手段と を備えることを特徴とする電子複写機の制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225192A JPS61103345A (ja) | 1984-10-26 | 1984-10-26 | 電子複写機の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225192A JPS61103345A (ja) | 1984-10-26 | 1984-10-26 | 電子複写機の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61103345A JPS61103345A (ja) | 1986-05-21 |
| JPH0476257B2 true JPH0476257B2 (ja) | 1992-12-03 |
Family
ID=16825409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59225192A Granted JPS61103345A (ja) | 1984-10-26 | 1984-10-26 | 電子複写機の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61103345A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0820838B2 (ja) * | 1987-10-29 | 1996-03-04 | 三田工業株式会社 | 複写システムにおけるインターフェース方法 |
| US5251295A (en) * | 1988-07-11 | 1993-10-05 | Minolta Camera Kabushiki Kaisha | Image processing system having slave processors for controlling standard and optional modules |
| US5191648A (en) * | 1988-07-11 | 1993-03-02 | Minolta Camera Kabushiki Kaisha | Image processing system |
| JP2734533B2 (ja) * | 1988-07-12 | 1998-03-30 | ミノルタ株式会社 | 画像形成装置 |
| US5138701A (en) * | 1988-07-12 | 1992-08-11 | Minolta Camera Kabushiki Kaisha | Data communication control system |
| JP5337514B2 (ja) * | 2009-02-05 | 2013-11-06 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58168353A (ja) * | 1982-03-29 | 1983-10-04 | Nec Corp | デ−タ伝送送受信装置 |
| JPS58214939A (ja) * | 1982-06-08 | 1983-12-14 | Fujitsu Ltd | デ−タ転送制御方式 |
| JPS59174055A (ja) * | 1983-03-23 | 1984-10-02 | Fuji Electric Co Ltd | ブロツクデ−タ送受信方法 |
-
1984
- 1984-10-26 JP JP59225192A patent/JPS61103345A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58168353A (ja) * | 1982-03-29 | 1983-10-04 | Nec Corp | デ−タ伝送送受信装置 |
| JPS58214939A (ja) * | 1982-06-08 | 1983-12-14 | Fujitsu Ltd | デ−タ転送制御方式 |
| JPS59174055A (ja) * | 1983-03-23 | 1984-10-02 | Fuji Electric Co Ltd | ブロツクデ−タ送受信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61103345A (ja) | 1986-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4285038A (en) | Information transfer control system | |
| JPH01502708A (ja) | 情報伝達方法とその装置 | |
| JPS5914778B2 (ja) | デ−タ処理装置 | |
| JPH0145656B2 (ja) | ||
| JPH0476257B2 (ja) | ||
| US4437168A (en) | Communication control unit | |
| JPH069361B2 (ja) | メツセージ伝送方法 | |
| US4177451A (en) | Data communication system | |
| JPH0548017B2 (ja) | ||
| JPS61103297A (ja) | 電子複写機制御装置 | |
| EP0127830B1 (en) | Microprocessor system with a multibyte system bus | |
| JPS636967A (ja) | デ−タ処理システム | |
| JPS61103298A (ja) | 複写機制御装置 | |
| JPS6019341A (ja) | 回線制御方式 | |
| JP2522299B2 (ja) | Ｄｍａ転送制御装置 | |
| KR100200690B1 (ko) | 프린터의 공데이터 처리방법 | |
| JP3265026B2 (ja) | 入出力データ交換方式 | |
| JPS63146539A (ja) | データ伝送装置 | |
| JP3062513B2 (ja) | マイクロプロセッサ | |
| JP2564624B2 (ja) | スタック方式 | |
| JP3317550B2 (ja) | データ伝送方法及び送信装置並びに受信装置 | |
| JPH0814809B2 (ja) | インテリジエントｉ／ｏ装置 | |
| JP3227273B2 (ja) | プログラマブルコントローラのリンク処理方式 | |
| JPH035813A (ja) | 端末プリンタ出力障害検知装置 | |
| JPH02289395A (ja) | ラスタ印字プロッタの速度制御方法 |