JPH0474399A - リダンダンシー回路の使用状態検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は一般にはりダンダンシー回路を使用した半導体
メモリに関わり、特にリダンダンンーシグネチャに関す
る。

（従来の技術） メモリの歩留りを上げるためリダンダンシー回路による
不良救済技術が従来から使われてきた。

この場合チップがリダンダンシー回路により救済された
ものかどうかはチップ外部からは判別できない。これを
判別できるようにするため従来からりダンダンシーシグ
ネチャが用いられてきた。第４図にその回路図を示す。

第４図において、リダンダンシー回路を使用しているチ
ップではレーザーでヒユーズ１をカットする。リダンダ
ンシーを使用していないチップではヒユーズ１はそのま
まである。ここで、電源電位Ｖ　　−ＯＶとしアドレス
入力ＡｏをＨレベルとＣＣ すると、ヒユーズ１が残っていればアドレス入力パッド
３から電源端子５へ電流が流れ、ヒユーズ１がカットさ
れていれば電流は流れない。このようにしてリダンダン
シー回路の使用、不使用がチップ外部から判別できる。

（発明が解決しようとする課題） マスクＲＯＭにおけるリダンダンシー回路では、スペア
デコーダだけてなくスペアセルにもデータを書き込まな
ければならないためレーザーによるプログラムは非現実
的であり、これを解決するため電気的に書き込み可能な
メモリが考案されている。この場合、リダンダンシーシ
グネチャだけが従来のレーサーカット方式では、レーザ
ーカットはウェハーテストとは同時にてきないためウェ
ハーテストの効率か悪い。

従って本発明の目的は、リダンダンシーシグネチャのヒ
ユーズを電気的にプログラムできるようにすることにあ
る。

〔発明の構成〕 （課題を解決するための手段） リダンダンシー回路を搭載した半導体メモリにおける前
記リダンダンシー回路の使用・不使用をヒユーズの溶断
・非溶断の状態により表すリダンダンシーシグネチャに
おいて、ヒユーズに直列接続されたトランジスタと、こ
のトランジスタのゲートに接続され、このトランジスタ
の制御電圧が印加される第１のパッドと、ヒユーズとト
ランジスタとの直列接続体に直列接続され、ヒユーズを
溶断するための高電圧が印加される第２のパッドとを有
し、第２のパッドに高電圧を印加した状態でトランジス
タにスナップバック動作を利用してヒユーズの溶断を行
えるようにした半導体メモリのりダンダンシーシグネチ
ャ。

（作　用） 本発明のりダンダンシーシグネチャでは、第２のパッド
に高電圧をかけ、かつ第１のパッドへの制御電圧を選択
することにより、ヒユーズに直列接続されたトランジス
タにスナップバック動作をさせ、それによりヒユーズに
電流か流れてヒユーズが溶断される。

（実施例） 第１図に本発明に係るリダンダンシーシグネチャの一実
施例を示す。このリダンダンシーシグネチャと共にマス
クＲＯＭチップに搭載されるに好適なりダンダンシー回
路（スペアメモリ）の−例を参考として第２図に示す。

この第２図の回路では、メモリセルが書き込み専用トラ
ンジスタ７、読み出し専用トランジスタ９及びヒユーズ
１１とから構成される。プログラム時は、高電圧印加パ
ッド１３に高電圧を印加し、かつ書き込みデコーダ１５
により書き込み専用トランジスタ７を選択することによ
り、この書き込み専用トランジスタ７にスナップバック
動作をさせヒユーズを溶断する。これと同じ動作原理を
基礎にして第１図のりダンダンシーシグネチャも構成さ
れる。

第１図において、アドレス入力バッド１７と電源端子１
９との間に、各々ゲートとドレインが接続された２つの
トランジスタ２１．２３、ヒユーズ２５及びゲートがア
ドレス入力バッド１７に接続されたトランジスタ２７か
順に直列に接続されている。更に、ヒユーズ２５のトラ
ンジスタ２３との接続ノードＡには、高電圧印加パッド
２９及びゲートとドレインが電源に接続されたトランジ
スタ３１が接続されている。リダンダンシー回路を使用
しているチップでは、第１図のヒユーズ２５が電気的に
カットされる。その動作は次の通りである。まず電源電
位Ｖ　　−ＯＶとしアドレスＣ 入力Ａ。をＨレベルとする。次に高電圧印加パッド２９
に約１０Ｖの高電圧をかけてトランジスタ２７をスナッ
プバック動作させヒユーズを溶断する。

通常の動作時には高電圧印加バッド２９はオーブン状態
とする。この状態でノードＡかフローティングとなるの
を防ぐため、トランジスタ３１を通じてノードＡを■。

ｃ−■ＴＨＮまで充電するようにしている。尚、ヒユー
ズ溶断時にはＶ　　−ＯＶＣ であるため、トランジスタ３］はＯＦＦ状態となり溶断
動作には影響しない。

リダンダンシー回路の使用、不使用は、電源電位Ｖ　　
−ＯＶとしアドレス人力Ａ。をＨレベルとＣ しアドレス入力バッド１７から端子１９に電流か流れる
かどうかによりチエツクできる。

このようにして従来から実施されているレーザーヒユー
ズによるリダンダンシーシグネチャと全く同じ機能が電
気的にプログラム可能なヒユーズを用いて実現できる。

第３図に本発明の他の実施例を示す。第３図のものは、
高電圧印加パッド２９からトランジスタ３３、ヒユーズ
２５を経由して電流を流すことによりヒユーズ２５をカ
ットするものである。ヒユーズ２５をカットするか否か
の選択はゲート電圧印加パッド３５への印加電圧により
行なう。

〔発明の効果〕

本発明によれば、リダンダンシー回路の使用、不使用を
電気的にプログラム可能なヒユーズを用いて実現できる
。

【図面の簡単な説明】

第１図は本発明に係るリダンダンシーシグネチャの一実
施例の回路図、第２図は第１図のりダンダンシーシグネ
チャと共にマスクＲＯＭで使用するに好適なりダンダン
シー回路の一例を示す回路図、第３図は本発明の別の実
施例の回路図、第４図は従来のりダンダンシーシグネチ
ャの回路図である。 １７・・・アドレス入力パッド、１９・・・電ａＵａ子
、２１．２３，２７．３１．３３・・・トランジスタ、
２５・・・ヒユーズ、３５・・・ゲート電圧印加パッド
。

Claims (1)

1. 【特許請求の範囲】 １、リダンダンシー回路を搭載した半導体メモリにおけ
   る前記リダンダンシー回路の使用・不使用をヒューズの
   溶断・非溶断の状態により表すリダンダンシーシグネチ
   ャにおいて、 前記ヒューズに直列接続されたトランジスタと、このト
   ランジスタのゲートに接続され、このトランジスタの制
   御電圧が印加される第１のパッドと、 前記ヒューズとトランジスタとの直列接続体に直列接続
   され、前記ヒューズを溶断するための高電圧が印加され
   る第２のパッドとを有し、 前記第２のパッドに高電圧を印加した状態で前記トラン
   ジスタにスナップバック動作を利用して前記ヒューズの
   溶断を行えるようにした半導体メモリのリダンダンシー
   シグネチャ。