JPH0473679B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、画像再生装置における再生複合映像
信号の時間軸変動補正装置に関するものである。

背景技術 従来この種の装置として第１図に示すものがあ
つた。図において、１はCCD可変遅延線、２は
再生複合映像信号に含まれる水平同期信号を抽出
する同期分離回路、３は基準信号（f_H≒15.75K
Hz）を発生する基準信号発生器、４は同期分離回
路２の出力と基準信号発生器３の出力との位相誤
差を検出する位相検波器、５は位相検波器４の出
力を増幅、位相補償を行うサーボ増幅器、６はサ
ーボ増幅器５の出力に応じて周期が変化する
VCO（電圧制御発振器）であり、このVCO６の
出力をクロツクとしてCCD可変遅延線１を駆動
する。７は再生複合映像信号に含まれるバースト
を抽出するバーストゲート回路、８はバーストゲ
ート回路７の出力とVCXO（電圧制御水晶発振
器）１０の出力との位相を比較する位相比較器、
９は位相比較器８の出力をVCXO１０に供給す
るLPF（ローパスフイルタ）であり、位相比較器
８、LPF９及びVCXO１０によつてPLL回路１
１が構成されている。このPLL回路１１の出力
すなわち位相比較器８の出力は、CCD可変遅延
線１の出力側に設けられた位相変調器１２に供給
される。

次に動作につい説明する。

同期分離回路２によつて抽出された水平同期信
号と基準信号発生器３で発生された基準信号との
位相誤差を位相検波器４で検出し、サーボ増幅器
５によつて適当なレベルに増幅しかつ位相補償を
行い、この出力によりVCO６の周期を変化させ、
このVCO６の出力をクロツクとしてCCD可変遅
延線１を駆動する負帰還制御により入力信号Ａに
含まれる時間軸変動を補正し、バーストで位相比
較出来る程度まで入力時間変動を抑圧する。

更に、低域成分でロツクしているPLL回路１
１において、バーストゲート回路７によつて抽出
されたバースト信号とVCXO１０の出力とを位
相比較器８で比較し、その誤差信号でもつて位相
変調器１２でCCD可変遅延線１からの信号Ｂを
逆変調することにより信号Ｂに含まれる時間軸変
動を補正し、信号Ｃを得ていた。

このように構成された従来装置では、信号Ｂに
含まれる時間軸誤差を検出するのにPLL回路１
１を用いており、このPLLループの応答特性と
誤差検出能力とが相互に密接に関係しているの
で、回路設計上、難しい面が多かつた。また、
PLL回路１１を構成するためには、高制度の
VCXO１０が必要となるので、回路が複雑にな
ると共にコスト高となる欠点があつた。

発明の概要 本発明は、上述のような従来のものの欠点を除
去すべきなされたものであり、簡単な回路構成に
て確実に時間軸変動を補正できると共に、時間軸
情報が乱れた場合にも安定した動作が可能な時間
軸変動補正装置を提供することを目的とする。

本発明による時間軸変動補正装置は、バースト
信号による位相誤差成分の低域成分を水平同期信
号による位相誤差に加算し、その加算出力で第１
の可変遅延線を駆動し、更に該バースト信号によ
る位相誤差成分で該第１の可変遅延線の出力側に
設けられた第２の可変遅延線を駆動すると共に、
バースト信号が乱される状態においてはバースト
信号による位相誤差成分と低域成分を水平同期信
号による位相誤差に加算するのを禁止する構成と
なつている。

実施例 以下、本発明の実施例を図に基づいて説明す
る。

第２図は、本発明の一実施例を示すブロツク図
であり、図中第１図と同等部分は同一の符号によ
り示されている。図において、２０は水平走査周
波数f_H及びサブキヤリア周波数の２つの基準信号
を発生する基準信号発生器であり、この基準信号
発生器２０から発生される水平走査周波数f_Hの基
準信号は第１の検波手段である位相検波器４の基
準信号となり、サブキヤリア周波数の基準信号は
第２の検波手段である位相比較器８の基準信号と
なる。第５図に位相比較器８の特性を示す。位相
比較器８の出力は第２の可変遅延線である位相変
調器１２に供給されると共に、バーストゲート回
路７、位相比較器８及び位相変調器１２からなる
第２ループのロツク点を特定しかつ安定化するた
めにイコライザ回路２１を介して加算器２２で位
相検波器４の出力と加算される。

その結果、負帰還制御ループである第１ループ
のサーボ増幅器５には位相検波器４により検出さ
れた水平同期信号からの時間軸情報と上記第２ル
ープのロツク点を特定し安定化するための情報を
含んだ信号が入力される。イコライザ回路２１
は、バースト信号が乱れる状態を検知する検知手
段であるロジツク回路２３かろの制御信号に応答
して位相比較器８の出力を加算器２２に供給する
のを禁止する。ロジツク回路２３は、画像再生装
置である例えばビデオデイスクプレーヤにあつて
は、水平走査周波数f_Hを基準として同期分離回路
２の出力の水平同期信号との位相差がある規定内
に入つたことを示すコントロール信号Ａと、スキ
ヤン（SCAN）モードを示すコントロール信号Ｂ
と、デイスクトラツクを飛越していること示すコ
ントロール信号Ｃとに基づいてバースト信号が乱
れる状態を検知して制御信号を出力する。

イコライザ回路２１の具体的構成を第３図に示
す。本図において、３０は位相比較器８の出力が
GNDを中心となるようにするDCキヤンセル回路
であり、当該回路の出力では時間軸エラー信号が
OVを中心に振れる。DCキヤンセル回路３０の
出力はバツフアーアンプ３１を介して加算器２２
に供給される。バツフアーアンプ３１の入力端は
コンデンサ３２を介して接地されている。このコ
ンデンサ３２にはスイツチ３３が並列接続されて
おり、このスイツチ３３はロジツク回路２３から
の制御信号に応答してコンデンサ３２の両端を短
絡する。かかる構成のイコライザ回路２１は、位
相比較器８から入力される信号の内、低域成分信
号のみを加算器２２に供給する。

次に、本発明装置の動作について説明する。

時間軸変動を抑圧する動作原理は第１図の従来
技術と同様なのでその動作説明については省略
し、従来技術と異なつた動作をする部分について
のみ以下に説明する。

まず、第２図において時間軸変動が無い映像信
号を可変遅延線１に入力した場合に、位相検波器
４における波形が第４図に、前記第２ループのロ
ツク点が第５図にそれぞれ示す如くなるように第
２図に示す回路を調整する。ここで、イコライザ
回路２１の出力を位相検波器４の出力に加算しな
い場合を考えると、負帰還制御ループにより駆動
された可変遅延線１の出力信号は、その変動分に
ついては、バーストで位相比較できる程度にまで
抑圧されているが、基準信号発生器２０が固定で
あるため、負帰還制御ループの中の例えばVCO
６が温度変化などによつてドリフトした場合、そ
の温度変化等に応じたオフセツト電圧が常時
VCO６にかかることになり、これにより可変遅
延線１の遅延量は上記オフセツト電圧に応じた分
だけ変動してしまい、このように遅延量が変動す
ると第５図のロツク点がＡ点からＢ又はB′点へ
移動する。この時点で前記映像信号が時間軸変動
成分を持つたとすると位相検波器４のダイナミツ
クレンジが、ロツク点がＡ点にあつた場合よりも
Ｂ，B′点に移動した方が狭くなることが解る。
更に、可変遅延線１の中心遅延量が変動すると、
前記ロツク点は第５図に示すようにＤ，D′点へ
と移動してしまい（Ｃ，C′点は不安定なために安
定点に移動してしまう）、前記第２ループのロツ
ク点が定まらず不安定になつてしまう。

ところが、本発明においては、上述のような可
変遅延線１の遅延量が変化しない様に、位相比較
器８の信号の内、低域成分のみをイコライザ回路
２１により抽出して、これを位相検波器４の出力
に加算してVCO６に供給している。この際、映
像信号に時間軸変動がない場合、イコライザ回路
２１の出力信号は上記オフセツト電愛に応じたも
のとなる。従つて、VCO６にかかつている温度
変化等のドリフトによるオフセツト電圧は、イコ
ライザ回路２１からの出力により相殺されること
になり、ロツク点を定めることが可能になると共
に、ダイナミツクレンジが最も広くとれる前記Ａ
点（第５図参照）にロツク点を保持することがで
きるから、位相変調器１２には常に正確な位相誤
差信号を供給できることになる。

ところで、前記映像信号の時間軸情報が乱れた
場合、第３図におけるコンデンサ３２にはノイズ
成分が蓄積され、正しい時間軸情報を持つた映像
信号が再度入力した場合、イコライザ回路２１の
出力にオフセツトを持つた状態となり、映像信号
の時間軸情報が乱れる状態で前記オフセツト量が
異なるために、ロツク点を特定できなくなる。そ
こで映像信号の時間軸情報が乱される状態をロジ
ツク回路２３でコントロール信号Ａ，Ｂ及びＣに
基づいて検知しスイツチ３３をオンせしめてコン
デンサ３２の両端を短絡することにより、コンデ
ンサ３２にノイズが蓄積されることを防ぎ、再度
正しい時間軸情報を持つた映像信号が入力された
場合においてもロツク点を特定することができ
る。

第６図に、第３図における各部の波形を示す。
第６図ａはDCキヤンセル回路３０の出力波形、
ｂはイコライザ回路２１の出力波形である。時間
軸情報が乱れている期間では位相比較器８のダイ
ナミツクレンジを越えるために第６図ａに示すよ
うになる。時間軸情報が正常になると、前記第１
ループは素早く応答し、位相比較器８のダイナミ
ツクレンジ内に入る程度にまで時間軸変動を抑圧
する。コンデンサ３２の短絡を解除することによ
り、コンデンサ３２は充電を開始するので、イコ
ライザ回路２１の出力は徐々に上昇し始める。こ
のイコライザ回路２１の出力が位相比較器４の出
力と加算されてループを形成しているので第６図
ａ及びｂに示すように比較的ゆつくりとした応答
特性でロツク点は安定点に向う。この応答特性は
画面の特定な場所で継続的に発生しない限り問題
はない。

なお、上記実施例では、第３図におけるコンデ
ンサ３２の両端を短絡したが、短絡せずに前置ホ
ールドを行つても良い。

効 果 以上説明したように、本発明による時間軸変動
補正装置によれば、バーストによる誤差検出を全
帯域にわたつて行えると共に、PLL回路が不要
でかつ単一の発振器を共用できるので、回路構成
の簡略化並びに低コスト化が可能となる。また、
バースト信号が乱される状態においてはバースト
信号による位相誤差成分の低域成分を水平同期信
号による位相誤差に加算するのを禁止するように
構成したので、時間軸情報が乱れるたびにロツク
点が移動することを防ぎ、特定することができ、
安定した動作が可能となる。

【図面の簡単な説明】

第１図は従来例を示すブロツク図、第２図は本
発明の一実施例を示すブロツク図、第３図は第２
図におけるイコライザ回路の具体例を示す回路
図、第４図は第２図の位相検波器における波形を
示す波形図、第５図は第２図の位相比較器のロツ
ク点を示す波形図、第６図ａ，ｂは第３図におけ
る各部の波形図である。 主要部分の符号の説明、１……可変遅延線、２
……同期分離回路、４……位相検波器、６……
VCO、７……バーストゲート回路、８……位相
比較器、１２……位相変調器、２０……基準信号
発生器、２１……イコライザ回路、２２……加算
器、２３……ロジツク回路、３０……DCキヤン
セル回路。

Claims (1)

【特許請求の範囲】
1. １ 再生複合映像信号中の水平同期信号を抽出す
   る第１の抽出手段と、前記再生複合映像信号中の
   バースト信号を抽出する第２の抽出手段と、前記
   第１の抽出手段によつて抽出された水平同期信号
   を位相検波する第１の検波手段と、前記第２の抽
   出手段によつて抽出されたバースト信号を位相検
   波する第２の検波手段と、前記第１の検波手段の
   出力と前記第２の検波手段の出力の低域成分とを
   加算する加算手段と、前記バースト信号が乱れる
   ことが予想される状態を表わす信号に応答して前
   記加算手段への前記第２の検波手段の出力の低域
   成分の供給を禁止する手段とを備え、前記加算手
   段の出力を複合映像検出系に設けられた第１の可
   変遅延線に供給しかつ前記第２の検波手段の出力
   を前記第１の可変遅延線の出力側に設けられた第
   ２の可変遅延線に供給して時間軸変動を補正する
   ことを特徴とする時間軸変動補正装置。