JPH0470207A - 中間電位発生回路 - Google Patents
中間電位発生回路Info
- Publication number
- JPH0470207A JPH0470207A JP2186303A JP18630390A JPH0470207A JP H0470207 A JPH0470207 A JP H0470207A JP 2186303 A JP2186303 A JP 2186303A JP 18630390 A JP18630390 A JP 18630390A JP H0470207 A JPH0470207 A JP H0470207A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistors
- generation circuit
- transistor
- intermediate potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は主にダイナミックＲＡＭ等に用いられる中間
電圧発生回路に関するものである。
電圧発生回路に関するものである。
第２図は従来の中間電圧発生回路の回路図で、図におい
て、（１）は一方を電源電圧ｃ以下ＶＣＣと呼ぶ〕、他
方を中間電位の出力場とする抵抗素子、（２）は一方を
出力端とし、他方を接地（以下ＶＳａと呼ぶ）とする抵
抗素子である。
て、（１）は一方を電源電圧ｃ以下ＶＣＣと呼ぶ〕、他
方を中間電位の出力場とする抵抗素子、（２）は一方を
出力端とし、他方を接地（以下ＶＳａと呼ぶ）とする抵
抗素子である。
次に動作について説明する。抵抗素子（１）および（２
）はｙｅｓとＶＣＣＯ間に直列に接続されているため、
この抵抗分割により”ＩＱＱ以下、ｖａｓ以上の中間電
工 圧が発生される。通常の中間電位である一１ＶＣＣＬ’
べ〜は、この抵抗素子（１）と（２）の抵抗値を等しく
することによシ得ることができる。
）はｙｅｓとＶＣＣＯ間に直列に接続されているため、
この抵抗分割により”ＩＱＱ以下、ｖａｓ以上の中間電
工 圧が発生される。通常の中間電位である一１ＶＣＣＬ’
べ〜は、この抵抗素子（１）と（２）の抵抗値を等しく
することによシ得ることができる。
従来の中間電圧発生回路に以上のようＩＣ＃１！成され
てい九ので、中間電位は常に発生され、スタンバイ時等
でも常に貫通電流が流れるという問題点がめった。
てい九ので、中間電位は常に発生され、スタンバイ時等
でも常に貫通電流が流れるという問題点がめった。
この発明は上記のような問題点を解消するためになされ
たもので、バッテリバックアップ等、特定の目的の使用
時に中間電圧発生回路での消費電流を防止することので
きる中間電位発生回路を得ることを目的とする。
たもので、バッテリバックアップ等、特定の目的の使用
時に中間電圧発生回路での消費電流を防止することので
きる中間電位発生回路を得ることを目的とする。
Ｃ１１題を解決するための手段〕
この発明に係る中間電位発生回路は、バツテリバックア
ップ等特定の使用条件下と、通常使用時とで前作させる
中間電位発生回路を通常のものと低消費゛電力型のもの
とに切シ替えるようにしたものである。
ップ等特定の使用条件下と、通常使用時とで前作させる
中間電位発生回路を通常のものと低消費゛電力型のもの
とに切シ替えるようにしたものである。
この発明における中間電位発生回路は、バツデリバツク
アッグ時等特定条件下に中周１圧発生回路を切シ替える
ことにより、中間電位発生回路での買通磁ｆｔを防止す
る。
アッグ時等特定条件下に中周１圧発生回路を切シ替える
ことにより、中間電位発生回路での買通磁ｆｔを防止す
る。
以下、この発明の一実施例を図について説明する。第１
図において、（３）はソースをＶｃｃトし、ドレイン、
ゲートヲ共通とするＮチャネｌｖ型トフンジメタ、（４
）はトランジスタ（３）のドレインをソースとし、ドレ
インとゲートを共通とするＮチャネル型トヲンジメタ、
（５）はトランジスタ（４）のドレインをソースとじド
レインをゲートと共通とするトランジスタ、（６）はソ
ース又はドレインのうち一方をトランジスタ（５）のド
レインと接続し、ゲートＶｃ旧号φと接続するトランジ
スタ、（７）ｒ！ソース、ドレインの一方全従来の中間
電圧発生回路の出力とし他方をトランジスタ（６）のソ
ースまたはドレインの一方と疾ｄし、ゲート全信号φの
相補信号φとするトランジスタである。
図において、（３）はソースをＶｃｃトし、ドレイン、
ゲートヲ共通とするＮチャネｌｖ型トフンジメタ、（４
）はトランジスタ（３）のドレインをソースとし、ドレ
インとゲートを共通とするＮチャネル型トヲンジメタ、
（５）はトランジスタ（４）のドレインをソースとじド
レインをゲートと共通とするトランジスタ、（６）はソ
ース又はドレインのうち一方をトランジスタ（５）のド
レインと接続し、ゲートＶｃ旧号φと接続するトランジ
スタ、（７）ｒ！ソース、ドレインの一方全従来の中間
電圧発生回路の出力とし他方をトランジスタ（６）のソ
ースまたはドレインの一方と疾ｄし、ゲート全信号φの
相補信号φとするトランジスタである。
トランジスタ（３） 、 （４） 、 １５） ｒｉ亘
列にＶｃｃ ｉＣＢｊｃ続されてお汐、この３つのトラ
ンジスタのしきい値ｃ以下ｖｔｈと呼ぶ）がいずれも等
しい一合、トランジスタ（５）のドレイン（１ｆＣ，ｕ
ゲート）の４位はＶｃｃ −３Ｖｔｌｌとなる。この電
位が抵抗素子ｔｌ） 、 １２）にを設定すれば、即ち
ｖｔｈ ＝ −Ｖｃｃと丁ればトランジメタ（６）と（
７）のソース（またはドレイン）の４位は等しくなる。
列にＶｃｃ ｉＣＢｊｃ続されてお汐、この３つのトラ
ンジスタのしきい値ｃ以下ｖｔｈと呼ぶ）がいずれも等
しい一合、トランジスタ（５）のドレイン（１ｆＣ，ｕ
ゲート）の４位はＶｃｃ −３Ｖｔｌｌとなる。この電
位が抵抗素子ｔｌ） 、 １２）にを設定すれば、即ち
ｖｔｈ ＝ −Ｖｃｃと丁ればトランジメタ（６）と（
７）のソース（またはドレイン）の４位は等しくなる。
この時、トランジスタ（３７、（４） 、 ＋５）によ
シ踵位ｆｔ宅生する場合には貫通電流は存在しない０ 通常はψをｖＱＣレベルに固定し、トランジスタ（７）
ｆｔ導通芒せて抵抗分割によるＡ Ｖｃｃｔ−供給す
るが、この時φｒｉＶｓｓレベルとなりトランジスタ（
６）はしゃ断している。次に、バツテリパツクアッ１時
等には、例えばアドレスビンにＶｃｃ ＋２Ｖｔｂ栓度
の電位を与えるいわゆるスーパーＶＣＣ方式によシ、φ
をｖ８８、φをＶｃｃとしてトランジスタ（７）をしゃ
断、トランジスタ（６ンを辱通させてトランジスり（３
） 、 （４１、［５） ＫよＦ） −ｊＶｃｃ ｆ
ｐ給する○上記のような構成によシ、通常時には通常の
抵貫通電流のない発生回路で２ ｖＣ（！を供給するこ
とができる。
シ踵位ｆｔ宅生する場合には貫通電流は存在しない０ 通常はψをｖＱＣレベルに固定し、トランジスタ（７）
ｆｔ導通芒せて抵抗分割によるＡ Ｖｃｃｔ−供給す
るが、この時φｒｉＶｓｓレベルとなりトランジスタ（
６）はしゃ断している。次に、バツテリパツクアッ１時
等には、例えばアドレスビンにＶｃｃ ＋２Ｖｔｂ栓度
の電位を与えるいわゆるスーパーＶＣＣ方式によシ、φ
をｖ８８、φをＶｃｃとしてトランジスタ（７）をしゃ
断、トランジスタ（６ンを辱通させてトランジスり（３
） 、 （４１、［５） ＫよＦ） −ｊＶｃｃ ｆ
ｐ給する○上記のような構成によシ、通常時には通常の
抵貫通電流のない発生回路で２ ｖＣ（！を供給するこ
とができる。
なお、上記実施例では抵抗分割方式に２つの抵抗（１）
、 ＋２）のみを用いた場合を示したが、これは他に
トランジスタを加えたものを用いて屯よい。また、トラ
ンジスタ（３）、 ＋４） 、 ［５）の３つのトラン
ジスタで”Ｖｃｃｔ＠生する場合を示したが、これは他
の歇、例えば、２つや４つ等の直列のトランジスタによ
るものであってもよい。
、 ＋２）のみを用いた場合を示したが、これは他に
トランジスタを加えたものを用いて屯よい。また、トラ
ンジスタ（３）、 ＋４） 、 ［５）の３つのトラン
ジスタで”Ｖｃｃｔ＠生する場合を示したが、これは他
の歇、例えば、２つや４つ等の直列のトランジスタによ
るものであってもよい。
以上のようにとの帝明によれば、中間電位発生回路を抵
抗分割の他に貫通！！流のない直列のトランジスタによ
るものも設け、それを切り替えるようにしたので、低消
費電力のものが得られるという効果がある。
抗分割の他に貫通！！流のない直列のトランジスタによ
るものも設け、それを切り替えるようにしたので、低消
費電力のものが得られるという効果がある。
第１図はこの発明の一実施例である中間電位発生回路の
回路図、第２図は従来の中間電位発生回路の回路図であ
る。 図において、（１） 、 （２）は抵抗素子、（３）
、 （４） 、 （５） ｔｒｉトフンシスタ、 （６
） 、（７）はトランジスタ。 なお、図中、同一符号は同一、又は相当部分を示す。
回路図、第２図は従来の中間電位発生回路の回路図であ
る。 図において、（１） 、 （２）は抵抗素子、（３）
、 （４） 、 （５） ｔｒｉトフンシスタ、 （６
） 、（７）はトランジスタ。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 抵抗分割により電位を発生する第１の手段と、少なくと
も１つのトランジスタのドレイン端子とゲート端子を接
続したトランジスタを直列に接続し、電源電圧と接続す
ることによつて電位を発生する第２の手段とを備えた中
間電位発生回路において、上記第１および第２の手段を
選択的に切り替えて電位を発生することを特徴とする中
間電位発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186303A JPH0470207A (ja) | 1990-07-11 | 1990-07-11 | 中間電位発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186303A JPH0470207A (ja) | 1990-07-11 | 1990-07-11 | 中間電位発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0470207A true JPH0470207A (ja) | 1992-03-05 |
Family
ID=16185967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2186303A Pending JPH0470207A (ja) | 1990-07-11 | 1990-07-11 | 中間電位発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0470207A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10197147B2 (en) | 2010-11-10 | 2019-02-05 | Fallbrook Intellectual Property Company Llc | Continuously variable transmission |
| US11667351B2 (en) | 2016-05-11 | 2023-06-06 | Fallbrook Intellectual Property Company Llc | Systems and methods for automatic configuration and automatic calibration of continuously variable transmissions and bicycles having continuously variable transmission |
| US12000458B2 (en) | 2019-02-26 | 2024-06-04 | Fallbrook Intellectual Property Company Llc | Reversible variable drives and systems and methods for control in forward and reverse directions |
-
1990
- 1990-07-11 JP JP2186303A patent/JPH0470207A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10197147B2 (en) | 2010-11-10 | 2019-02-05 | Fallbrook Intellectual Property Company Llc | Continuously variable transmission |
| US11667351B2 (en) | 2016-05-11 | 2023-06-06 | Fallbrook Intellectual Property Company Llc | Systems and methods for automatic configuration and automatic calibration of continuously variable transmissions and bicycles having continuously variable transmission |
| US12000458B2 (en) | 2019-02-26 | 2024-06-04 | Fallbrook Intellectual Property Company Llc | Reversible variable drives and systems and methods for control in forward and reverse directions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60182219A (ja) | 半導体装置 | |
| JP3204132B2 (ja) | 駆動回路 | |
| JP3182607B2 (ja) | 電流ソースセル装置 | |
| JPH0470207A (ja) | 中間電位発生回路 | |
| JP2865256B2 (ja) | バイポーラ・ｍｏｓ論理回路 | |
| JP2001127609A (ja) | パワーオンリセット回路 | |
| JPS60167523A (ja) | 低電力ｃｍｏｓ集積回路 | |
| JP3927312B2 (ja) | 入力増幅器 | |
| JP2001326535A (ja) | バイアス回路 | |
| US6215328B1 (en) | Buffer circuit with small delay | |
| JPH02134918A (ja) | レベルシフタ回路 | |
| JP2735835B2 (ja) | 論理集積回路の電源投入リセット回路装置 | |
| JPS6243392Y2 (ja) | ||
| JPH1141079A (ja) | 入力増幅器 | |
| JP3575878B2 (ja) | 半導体記憶装置 | |
| JP2690788B2 (ja) | 半導体装置 | |
| JPS62194736A (ja) | 半導体集積回路 | |
| JPS60120415A (ja) | バックアップ回路 | |
| JPH0354903B2 (ja) | ||
| JPS62130020A (ja) | 出力駆動回路 | |
| JPS6013572B2 (ja) | 過渡状態検出装置 | |
| JPS5869114A (ja) | 半導体集積回路 | |
| JPH025613A (ja) | スリーステート出力回路 | |
| JPS62183623A (ja) | 高電圧スイツチ回路 | |
| JPH03154424A (ja) | インバータ |