JPH0464868U - - Google Patents

Info

Publication number
JPH0464868U
JPH0464868U JP10968990U JP10968990U JPH0464868U JP H0464868 U JPH0464868 U JP H0464868U JP 10968990 U JP10968990 U JP 10968990U JP 10968990 U JP10968990 U JP 10968990U JP H0464868 U JPH0464868 U JP H0464868U
Authority
JP
Japan
Prior art keywords
latch
buffer
video transfer
transfer device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10968990U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10968990U priority Critical patent/JPH0464868U/ja
Publication of JPH0464868U publication Critical patent/JPH0464868U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storing Facsimile Image Data (AREA)

Description

【図面の簡単な説明】
第１図は本考案の装置の一実施例を表示するブ
ロツクダイヤグラム、第２図は本考案の装置にお
ける等速呼出記憶装置制御体の一実施例を示す内
部構造のブロツクダイヤグラム、第３図は本考案
の装置の一実施例の動作時系列図、第４図は従来
の書き込み途中に読み取りが発生して相反したば
あいを示す動作時系列図、第５図は従来の読み取
り途中に書き込みが発生して相反したばあいを示
す動作時系列図、第６図は本考案の装置の一実施
例における詳細な電気回路図、第７図は普通のパ
ソコンとスキヤナーを連結した全体を示すブロツ
クダイヤグラムである。 図面の主要符号、１……パソコン、２′……Ｆ
ＩＦＯメモリー、３……スキヤナー、１０……入
力緩衝器、２０……等速呼出記憶装置制御体、２
６，２９……計数器、３０……入力制御、３３…
…データ・バス、３６……マルチプレクサー、４
０……スタテイツクＲＡＭ、５０……出力緩衝器
。

Claims (1)

  1. 【実用新案登録請求の範囲】 １ その緩衝器の役割を務めるＦＩＦＯメモリー
    をインタフエース・カードにビルトインしてパソ
    コンのエキスパンシヨン・スロツトに挿設し、模
    写転送機またはスキヤナーとデータを転送し合う
    映像転送装置であつて、 前記ＦＩＦＯメモリーに代えて、そのアドレス
    側を等速呼出記憶装置制御体のアドレス側に連結
    し、かつ、そのデータ出力側をデータ・バスのデ
    ータ書き込みに供してなるスタテイツクＲＡＭと
    、 その一端にある３状態出力ラツチを利用した入
    力緩衝器および他端にある入力制御を利用したラ
    ツチを有する出力緩衝器に、それぞれ１バイトの
    メモリーを備えさせて形成した複式ラツチ とを設けて、読み取りと書き込み動作とを別々に
    して互いに侵し合わないようにしてなる映像転送
    装置。 ２ 前記複式ラツチが、２粒３状態出力のラツチ
    を緩衝器として形成し、および前記スタテイツク
    ＲＡＭがＦＩＦＯメモリーとして使われ、かつ、
    前記複式ラツチの存在によつて、前記スタテイツ
    クＲＡＭが比較的緩慢な速度で操作できるように
    されてなる請求項１記載の映像転送装置。 ３ 前記等速呼出記憶装置制御体が、２つの１４
    ビツト計数器と比較器およびマルチプレクサーを
    ６４ピンの集積回路に統合して形成されたプログ
    ラマブル・ゲート配列もしくは同等効能の電気回
    路によつて構成されてなる請求項１記載の映像転
    送装置。
JP10968990U 1990-10-18 1990-10-18 Pending JPH0464868U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10968990U JPH0464868U (ja) 1990-10-18 1990-10-18

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10968990U JPH0464868U (ja) 1990-10-18 1990-10-18

Publications (1)

Publication Number Publication Date
JPH0464868U true JPH0464868U (ja) 1992-06-04

Family

ID=31856928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10968990U Pending JPH0464868U (ja) 1990-10-18 1990-10-18

Country Status (1)

Country Link
JP (1) JPH0464868U (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59177779A (ja) * 1982-11-15 1984-10-08 アンドレ・ヘレン 先入れ先出し記憶装置
JPS6194142A (ja) * 1984-10-12 1986-05-13 Nec Corp フア−ストイン／フア−ストアウト形メモリ
JPS63183679A (ja) * 1986-09-16 1988-07-29 モノリシック　メモリーズ，インコーポレイテッド 高速ポインタをベースとした先入先出メモリ
JPH01119823A (ja) * 1987-11-02 1989-05-11 Matsushita Electric Ind Co Ltd 先入れ先出し記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59177779A (ja) * 1982-11-15 1984-10-08 アンドレ・ヘレン 先入れ先出し記憶装置
JPS6194142A (ja) * 1984-10-12 1986-05-13 Nec Corp フア−ストイン／フア−ストアウト形メモリ
JPS63183679A (ja) * 1986-09-16 1988-07-29 モノリシック　メモリーズ，インコーポレイテッド 高速ポインタをベースとした先入先出メモリ
JPH01119823A (ja) * 1987-11-02 1989-05-11 Matsushita Electric Ind Co Ltd 先入れ先出し記憶装置

Similar Documents

Publication Publication Date Title
KR890008691A (ko) 데이타 프로세서 디바이스
JPH0464868U (ja)
JPH0222748A (ja) 不揮発生メモリ制御回路
JPH04171542A (ja) デバッグ機能内蔵マイクロプロセッサ
JPS5844420Y2 (ja) デ−タ高速処理装置
SU1735864A1 (ru) Устройство обработки информации
JPS59122626U (ja) 読取制御装置
JPH0551931B2 (ja)
JPH08197788A (ja) プリンタ制御装置の画像データ読出し回路
JP2822414B2 (ja) デュアルポートメモリ
JPS5897661U (ja) メモリ制御装置
JPS6125653U (ja) 画情報処理装置
JPS61286955A (ja) デ−タ転送方法
JPH0330899B2 (ja)
JPH02310749A (ja) キャッシュ・メインメモリ制御方式
JPS5815245U (ja) メモリ・アクセス装置
JPH0482735U (ja)
JPH064457A (ja) 電子ファイリング装置
JPS61153770A (ja) 画像処理装置
JPS5920351U (ja) マイクロコンピユ−タにおける加算回路
JPS60642U (ja) 入出力制御装置
JPS6266344U (ja)
JPS5937643U (ja) デ−タ収録装置
JPH0478654U (ja)
JPS62171051A (ja) 常駐記憶エリアの拡大方式