JPH0478654U - - Google Patents
Info
- Publication number
- JPH0478654U JPH0478654U JP11857790U JP11857790U JPH0478654U JP H0478654 U JPH0478654 U JP H0478654U JP 11857790 U JP11857790 U JP 11857790U JP 11857790 U JP11857790 U JP 11857790U JP H0478654 U JPH0478654 U JP H0478654U
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- writing
- internal
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Description
第１図は本考案の一実施例を示す、機能ブロツ
ク図、第２図は第１図における、リードサイクル
のタイミングチヤート、第３図は第１図における
ライトサイクルのタイミングチヤートである。 １……外部データバス（８ビツト）、２……内
部データバス（８ビツト）、３……リードデータ
保持部、４……リード・トライステート・バツフ
ア、５……ライト・データ保持部、６……ライト
・トライステート・バツフア、７……バス・イン
タフエース部（８ビツト）、８……モジユールＡ
、９……モジユールＢ、１０……モジユールＣ、
１１……モジユール選択信号保持部、１２……レ
ジスタ選択信号保持部、１３……リード制御信号
保持部、１４……ライト制御信号保持部、１５…
…Ｒｅａｄ端子、１６……Ｗｒｉｔｅ端子、１７
……チツプ・セレクト端子、１８……アドレス・
バス（５ビツト）、１９……コントロール部。
ク図、第２図は第１図における、リードサイクル
のタイミングチヤート、第３図は第１図における
ライトサイクルのタイミングチヤートである。 １……外部データバス（８ビツト）、２……内
部データバス（８ビツト）、３……リードデータ
保持部、４……リード・トライステート・バツフ
ア、５……ライト・データ保持部、６……ライト
・トライステート・バツフア、７……バス・イン
タフエース部（８ビツト）、８……モジユールＡ
、９……モジユールＢ、１０……モジユールＣ、
１１……モジユール選択信号保持部、１２……レ
ジスタ選択信号保持部、１３……リード制御信号
保持部、１４……ライト制御信号保持部、１５…
…Ｒｅａｄ端子、１６……Ｗｒｉｔｅ端子、１７
……チツプ・セレクト端子、１８……アドレス・
バス（５ビツト）、１９……コントロール部。
Claims (1)
- 【実用新案登録請求の範囲】 １ 論理ＬＳｉにおける。バス・インタフエース
部にて、Ｉ／Ｏコントロールを、データバスを介
して行なう場合、ＬＳｉ内部からのデータ読出し
において、内部データバスとの間に記憶素子を設
け、そこへ読出しデータを書き込み後、データバ
スへ出力することを特徴とするバス・インタフエ
ース。 ２ 請求項１において、ＬＳｉ内部へのデータ書
き込みにおいて、内部データバスとの間に、記憶
素子を設け、そこへ書込みデータを、書込後、内
部データバスへ出力し、この内部データバス上の
データを、書込みデータとして、書き込むことを
特徴とするバス・インタフエース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11857790U JPH0478654U (ja) | 1990-11-14 | 1990-11-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11857790U JPH0478654U (ja) | 1990-11-14 | 1990-11-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0478654U true JPH0478654U (ja) | 1992-07-09 |
Family
ID=31866522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11857790U Pending JPH0478654U (ja) | 1990-11-14 | 1990-11-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0478654U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5346243A (en) * | 1976-10-08 | 1978-04-25 | Mitsubishi Electric Corp | Processor control system |
-
1990
- 1990-11-14 JP JP11857790U patent/JPH0478654U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5346243A (en) * | 1976-10-08 | 1978-04-25 | Mitsubishi Electric Corp | Processor control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60150700U (ja) | 電源アップ，ダウン時のｒａｍ保持機能を有するマイクロプロセッサ | |
| JPH0478654U (ja) | ||
| JP3176144B2 (ja) | 同期型スタチックメモリ | |
| JPS58114596U (ja) | 半導体メモリ装置 | |
| JPS603999U (ja) | メモリ内蔵ｌｓｉ | |
| JPS59134842U (ja) | 車載電子機器用のワンチツプマイコンのメモリ拡張装置 | |
| JPH0248916Y2 (ja) | ||
| JPS5844420Y2 (ja) | デ−タ高速処理装置 | |
| JPH0482735U (ja) | ||
| JPS58163095U (ja) | 欠陥処理回路 | |
| JPS63175250U (ja) | ||
| JPS5958843U (ja) | ランダムアクセスメモリのイニシヤライズ回路 | |
| JPS60131056U (ja) | メモリ内蔵形ｌｓｉ | |
| JPS623699U (ja) | ||
| JPS5851361U (ja) | マイクロコンピユ−タ制御回路 | |
| JPS60164258U (ja) | デ−タ転送制御装置 | |
| JPH03124398U (ja) | ||
| JPS58118599U (ja) | 記憶装置 | |
| JPS58109898U (ja) | Ｐ−ｒｏｍライタ | |
| JPH03121449U (ja) | ||
| JPS61163400U (ja) | ||
| JPS61136396U (ja) | ||
| JPH0272500U (ja) | ||
| JPH01151497U (ja) | ||
| JPH0255345U (ja) |