JPH03121449U - - Google Patents
Info
- Publication number
- JPH03121449U JPH03121449U JP3123890U JP3123890U JPH03121449U JP H03121449 U JPH03121449 U JP H03121449U JP 3123890 U JP3123890 U JP 3123890U JP 3123890 U JP3123890 U JP 3123890U JP H03121449 U JPH03121449 U JP H03121449U
- Authority
- JP
- Japan
- Prior art keywords
- external terminal
- data bus
- storage means
- internal data
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Multi Processors (AREA)
Description
第１図は本考案のパラレルインターフエース回
路の一実施例を示すブロツク図、第２図は従来例
を示すブロツク図である。 １，２，３１，３２……インバータ、３……内
部バスバツフア、４……外部端子出力バツフア、
５，６，７，８……トランスフアゲート、９……
外部端子、１０……内部データバス、１３，１４
，２４，２５……ＡＮＤゲート、１５……ＩＢＦ
フラグレジスタ、１６……ＯＢＦフラグレジスタ
、１８……データ書き込み信号、１９……データ
読み出し信号、２０……ＩＢＦ出力端子、２１…
…ＯＢＦ出力端子、２２……データバスバツフア
読み出し信号、２３……データバスバツフア書き
込み信号、２６，２７……アドレスデコーダ、２
８……アドレスバス、２９，３０……内部バスバ
ツフア、４１，４２……ラツチ。
路の一実施例を示すブロツク図、第２図は従来例
を示すブロツク図である。 １，２，３１，３２……インバータ、３……内
部バスバツフア、４……外部端子出力バツフア、
５，６，７，８……トランスフアゲート、９……
外部端子、１０……内部データバス、１３，１４
，２４，２５……ＡＮＤゲート、１５……ＩＢＦ
フラグレジスタ、１６……ＯＢＦフラグレジスタ
、１８……データ書き込み信号、１９……データ
読み出し信号、２０……ＩＢＦ出力端子、２１…
…ＯＢＦ出力端子、２２……データバスバツフア
読み出し信号、２３……データバスバツフア書き
込み信号、２６，２７……アドレスデコーダ、２
８……アドレスバス、２９，３０……内部バスバ
ツフア、４１，４２……ラツチ。
Claims (1)
- 【実用新案登録請求の範囲】 内部データバスと外部端子との間のデータの授
受を行うためのマイクロコンピユータのパラレル
インターフエース回路において、 外部からの書き込み信号に基づき、前記外部端
子からのデータを記憶し、かつ、内部で発生され
る書き込み信号に基づき前記内部データバスから
、前記外部端子に出力すべきデータを記憶する記
憶手段から、外部からの読み出し信号に基づき前
記記憶手段の内容を前記外部端子に出力する第１
のトランスフアゲート手段と、内部で発生される
読み出し信号に基づき前記記憶手段の内容を、前
記内部データバスに出力する第２のトランスフア
ゲート手段とを有することを特徴としたパラレル
インターフエース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123890U JPH03121449U (ja) | 1990-03-27 | 1990-03-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123890U JPH03121449U (ja) | 1990-03-27 | 1990-03-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03121449U true JPH03121449U (ja) | 1991-12-12 |
Family
ID=31533982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3123890U Pending JPH03121449U (ja) | 1990-03-27 | 1990-03-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03121449U (ja) |
-
1990
- 1990-03-27 JP JP3123890U patent/JPH03121449U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60150700U (ja) | 電源アップ，ダウン時のｒａｍ保持機能を有するマイクロプロセッサ | |
| JPH03121449U (ja) | ||
| JPH0248916Y2 (ja) | ||
| JPS6044298U (ja) | メモリ書込み回路 | |
| JPH0478654U (ja) | ||
| JPS603999U (ja) | メモリ内蔵ｌｓｉ | |
| JPS59134842U (ja) | 車載電子機器用のワンチツプマイコンのメモリ拡張装置 | |
| JPS6146644U (ja) | デジタル画像処理装置 | |
| JPS58114596U (ja) | 半導体メモリ装置 | |
| JPH0246261U (ja) | ||
| JPH0482735U (ja) | ||
| JPS62198600U (ja) | ||
| JPS58163095U (ja) | 欠陥処理回路 | |
| JPS5815245U (ja) | メモリ・アクセス装置 | |
| JPS60144148U (ja) | 記憶装置 | |
| JPS59169632U (ja) | デ−タ転送回路 | |
| JPS58138146U (ja) | シリアルデ−タ入力装置 | |
| JPS59192755U (ja) | エラステイツク・ストア回路 | |
| JPS59122626U (ja) | 読取制御装置 | |
| JPS6074297U (ja) | Ｒａｍアクセス回路 | |
| JPS63175250U (ja) | ||
| JPS59112400U (ja) | メモリ装置 | |
| JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
| JPS63168549U (ja) | ||
| JPS6113398U (ja) | 集積回路 |