JPH04645A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は記憶管理技術さらには半導体記憶装置の構成に
適用して特に有効な技術に関し、例えば間接参照用メモ
リに利用して有効な技術に関する。

［従来の技術］ 従来、マイクロコンピュータシステムでは、例えばコン
パイラにより出力された再配置可能なコードをリンケー
ジ・エディタにより結合する場合や、オブジェクト指向
言語で記述されたプログラムを走らせてヒープ内のオブ
ジェクトをアクセスする場合、第２図のようにメモリ空
間内にプログラムエリアとチー、プルエリアとデータエ
リアを設け、マイクロプロセッサが直接データエリアに
データをとりに行かずテーブルを介して所望のデータを
得る間接参照方式が用いられることがある（岩波書店、
１９８５年６月２４日発行、［プログラミング言語とＶ
ＬＳＩＪ第１５３頁参照）。

［発明が解決しようとする課頌］ 従来の間接参照方式においては、テーブルエリアとデー
タエリアが別のメモリ上に設けられることが多く、また
ソフトウェアにより間接参照を実行していた。そのため
、テーブルとデータが同一のメモリ上にある場合におい
ても、−度テーブルを参照してテーブルから得られたア
ドレスを用いてデータエリアをアクセスするようになっ
ており、所望のデータを得るまでに２回メモリをアクセ
スしなければならないのでデータの参照スピードが遅く
なるという問題点があった。

本発明の目的は、マイクロプロセッサにより間接参照方
式でデータを得る場合の参照スピードを向上させること
にある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、同一半導体チップ上にテーブル格納用のＲＡ
Ｍ部と、データ格納用のＲＡＭ部とを設け、データ格納
用ＲＡＭ部はテーブル格納用ＲＡＭ部から読み出された
データをアドレス信号として受けてアクセスされるよう
に構成するものである。

また、上記メモリに、データ格納用ＲＡＭ部から読み出
されたデータを出力するための端子とともに、テーブル
格納用ＲＡＭ部から読み出されたデータ（アドレス）を
出力するための端子を設けるものである。

［作用］ 上記手段によれば外部から一度アドレスを与えてアクセ
スすれば半導体チップ内でハードウェアにより自動的に
間接参照が実行されてデータが出力されるため、参照ス
ピードを向上させることができる。

また、テーブル格納用ＲＡＭ部から読み出されたデータ
を出力する端子を設けることにより、この端子にＲＡＭ
を接続して上記端子の出力を外付けのメモリのアドレス
端子に入れることで、データ格納用ＲＡＭを外部拡張さ
せることができる。

［実施例コ 第１図には、本発明に係る間接参照用メモリの第１の実
施例が示されている。

この実施例では、同一半導体チップ１内に、各々独立し
たアドレスデコーダ２ａ、２ｂを有する２つの読出し書
込み可能なＲＡＭ部３ａ、３ｂが設けられている。上記
ＲＡＭ部３ａ、３ｂのうち、３ａは外部からアドレス入
力端子Ａ　ｉ　ｎに入力されたアドレス信号によってア
クセスされる。他方のＲＡＭ部３ｂは第１のＲＡＭ部３
ａから読み出されたデータがアドレス信号としてデコー
ダ２ａに入力され、アクセスされるようになっている。

そして、この第２のＲＡＭ部３ｂから読み出されたデー
タがデータ入出力端子Ｄｉより外部へ出力される。

また、特に制限されないが第１のＲＡＭ部３ａから読み
出されたデータを第２のＲＡＭ部３ｂのデコーダ２ｂへ
供給する信号線４上にバススイッチ５を設けて、外部か
ら供給されるリード・ライト制御信号Ｒ／Ｗによって制
御し、リード時には第１のＲＡＭ部３ａから読み吊され
たデータを第２のＲＡＭ部３ｂヘアドレス信号として供
給させ、ライト時には第１のＲＡＭ部３ａをバススイッ
チ５を介してデータ入出力端子Ｄｉに接続し、書込みを
行なえるようにするとよい。なお、第２のＲＡＭ部３ｂ
へのデータ書込みは、第１のＲＡＭ部３ａに参照アドレ
スを書き込んだ後、そのアドレスを使って間接的にアク
セスして行なえばよい。

この実施例のメモリは、第１のＲＡＭ部３ａに参照テー
ブルを格納し、第２のＲＡＭ部３ｂには対応するデータ
を格納しておくことにより、マイクロプロセッサがテー
ブル探索用アドレスを与えると、第１のＲＡＭ部３ａか
らデータ参照用アドレスが読み出され、そのアドレスが
直ちに第２のＲＡＭ部３ｂに供給され所望のデータが読
み出されるようになる。

このように、実施例のメモリを間接参照用メモリとして
使用すると、ハードウェアで間接参照が実行されるとと
もに、同一チップ内で参照アドレスによるデータ用ＲＡ
Ｍ部３ｂのアクセスが行なわれるので、従来方式に比べ
て参照スピードが大幅に向上する。

さらに、第１図に破線で示すように、アドレス入力端子
Ａｉｎに入力されたアドレス信号を第２のＲＡＭ部３ｂ
へ供給可能にする切換えスイッチ１１と信号線１２を設
け、外部からの適当な制御信号によってスイッチ１１を
制御できるようにする。

そして、第２のＲＡＭ部３ｂは第１のＲＡＭ部３ａから
の読出しデータまたは外部から入力されたアドレス信号
のいずれかの信号によってアクセスできるようにする。

このようにすれば、第２のＲＡＭ部３ｂへのデータの書
込みを第１のＲＡＭ部３ａへのデータの書込みと独立し
て行なえるとともに、第１のＲＡＭ部３ａと第２のＲＡ
Ｍ部３ｂを対等のＲＡＭ部として扱って上記メモリのお
よそ２倍の容量を持つ通常のＲＡＭとして使用すること
も可能となる。

上記ＲＡＭ部３ａ、３ｂは、スタティック型メモリセル
で構成してもよいし、ダイナミック型メモリセルで構成
してもよい。あるいは、一方をスタティック型に、また
他方をダイナミック型にすることも可能である。

第３図には、本発明の第２の実施例が示されている。

この実施例は、第１の実施例と路間−の構成である。異
なるのは、第２のＲＡＭ部３ｂのデータ入出力端子Ｄｉ
とは別に、第１のＲＡＭ部３ａから読み出されたデータ
の出力端子１３を設け、外部拡張性を持たせた点にある
。

すなわち、第１のＲＡＭ部３ａのデータ出力端子１３に
拡張用ＲＡＭ２１，２２．・・・・を外付けし、出力端
子１３から出力された信号を外付けＲＡＭ２１，２２．
・・・・のアドレス入力端子に供給可能にすることによ
り、データ格納用ＲＡＭの容量を増加させることができ
る。この場合、外付けＲＡＭ２１，２２．・・・とじて
は、汎用ＲＡＭを使用することができる。

また、実施例のメモリの場合、第１のＲＡＭ部３ａから
読み出された参照アドレスにより内部の第２ＲＡＭ部３
ｂがアクセスされる場合と、外付けの拡張用ＲＡＭがア
クセスされる場合とでは、データが確定するまでの時間
が異なってくる。そこで、間接参照用メモリ内に、第４
図に示すようなインタフェース制御回路３０を設け、外
部の拡張用ＲＡＭがアクセスされたとき外部のメモリコ
ントロール回路４０等から供給される拡張用ＲＡＭのア
クセスを示すような信号ＡＣＣが入ってきた場合には、
アドレスストローブ信号ＡＳに基づいて形成される応答
タイミングをデイレイ回路３１で１クロック分遅らせて
、アクノリッジ信号へ〇ＫをマイクロプロセッサＣＰＵ
に返すようになっている。

第５図には、第３図の実施例の間接参照用メモリにおい
て内部のデータ拡張用ＲＡＭ部３ｂがアクセスされたと
きのタイミングが、また、第６図には外部の拡張用ＲＡ
Ｍ２１，２２．・・・・がアクセスされたときのタイミ
ングが示されている。

このように第２の実施例のメモリにおいては、外部の拡
張用ＲＡＭからデータを得る場合は、内部ＲＡＭからデ
ータを得る場合に比べてスピードが遅くなるが、従来方
式のようにマイクロプロセッサが一旦参照アドレスを読
み込んでからデータ用ＲＡＭをアクセスする場合よりは
、スピードが速くなるとともに、マイクロプロセッサの
ソフトウェアの負担も少なくなる。

以上説明したように上記実施例は、同一半導体チップ上
にテーブル格納用ＲＡＭ部と、データ格納用ＲＡＭ部と
を設け、データ格納用ＲＡＭ部はテーブル格納用ＲＡＭ
部から読み出されたデータをアドレス信号として受けて
アクセスされるようにしたので、外部から一度アドレス
を与えてアクセスすれば半導体チップ内でハードウェア
により自動的に間接参照が実行されてデータが出力され
るため、参照スピードを向上させることができるという
効果がある。

また、上記メモリに、データ格納用ＲＡＭ部から読み出
されたデータを出力するための端子とともに、テーブル
格納用ＲＡＭ部から読み出されたデータ（アドレス）を
出力するための端子を設けたので、読み出されたデータ
を外部のメモリのアドレス端子に入れることで、データ
格納用ＲＡＭを外部拡張させることができるという効果
がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では第
２のＲＡＭ部は第１のＲＡＭ部から読み出されたデータ
によってアクセスされるようにされているが、第２のＲ
ＡＭ部３ｂは第１のＲＡＭ部３ａから読み出された信号
と外部からのアドレス信号を合成したアドレスに基づい
てアクセスできるように構成すれば、仮想記憶方式にお
けるアドレス変換テーブルと主記憶装置とが同一チップ
上に搭載されているメモリとして利用することができる
。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるｌチップ化された半
導体メモリに適用した場合について説明したが、この発
明はそれに限定されるものでなく、人工知能を応用した
エキスパートシステム等を構成するＡＩ用メモリに利用
することができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、マイクロプロセッサにより間接参照方式でデ
ータを得る場合の参照スピードを向上させることができ
る。

【図面の簡単な説明】

第１図は本発明を適用した間接参照用メモリの第１の実
施例を示すブロック図、 第２図は従来の間接参照方式を示す概念図、第３図は本
発明に係る間接参照用メモリの第２の実施例を示すブロ
ック図、 第４図はそのインタフェース制御回路におけるアクノリ
ッジ信号の形式方式を示す概念図、第５図は内部のデー
タ用ＲＡＭ部をアクセスしたときのタイミングを示すタ
イムチャート、第６図は外部の拡張用ＲＡＭをアクセス
したときのタイミングを示すタイムチャートである。 １・・・・半導体チップ、２ａ、２ｂ・・・・アドレス
デコーダ、３ａ・・・・第１記憶部（第１のＲＡＭ部、
テーブル用ＲＡＭ）、３ｂ・・・・第２記憶部（第２の
ＲＡＭ部、データ用ＲＡＭ）、２１゜２２・・・・拡張
用ＲＡＭ、３０・・・・インタフェース制御回路、４０
・・・・外部メモリコントロール回路。 第１図 第２図 第 面 第 図 ＣＣ

Claims (1)

1. 【特許請求の範囲】 １、同一半導体チップ上に第１の記憶部と第２の記憶部
   とが設けられ、上記第１の記憶部は外部から与えられた
   アドレス信号によってデータの読出しが可能にされ、第
   ２の記憶部は第１の記憶部から読み出されたデータによ
   り読出しが可能にされていることを特徴とする半導体記
   憶装置。 ２、上記第１の記憶部から読み出されたデータを外部へ
   出力するための出力端子を備え、第２の記憶部が外部拡
   張可能に構成されてなることを特徴とする請求項１記載
   の半導体記憶装置。 ３、上記第１および第２の記憶部は、随時読出し書込み
   可能なランダムアクセスメモリからなることを特徴とす
   る請求項１または２記載の半導体記憶装置。