JPH0461363A - 表面実装型プラスチックパッケージ - Google Patents
表面実装型プラスチックパッケージInfo
- Publication number
- JPH0461363A JPH0461363A JP2172156A JP17215690A JPH0461363A JP H0461363 A JPH0461363 A JP H0461363A JP 2172156 A JP2172156 A JP 2172156A JP 17215690 A JP17215690 A JP 17215690A JP H0461363 A JPH0461363 A JP H0461363A
- Authority
- JP
- Japan
- Prior art keywords
- package
- resin
- lead
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004033 plastic Substances 0.000 title claims description 13
- 229920003023 plastic Polymers 0.000 title claims description 13
- 229920005989 resin Polymers 0.000 claims abstract description 24
- 239000011347 resin Substances 0.000 claims abstract description 24
- 238000007789 sealing Methods 0.000 claims abstract description 10
- 239000004809 Teflon Substances 0.000 abstract description 4
- 229920006362 Teflon® Polymers 0.000 abstract description 4
- 239000004593 Epoxy Substances 0.000 abstract description 3
- 238000003825 pressing Methods 0.000 abstract description 3
- 229920000647 polyepoxide Polymers 0.000 abstract description 2
- 229920002050 silicone resin Polymers 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 15
- 238000000034 method Methods 0.000 description 9
- 239000011295 pitch Substances 0.000 description 8
- 238000005476 soldering Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000001721 transfer moulding Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はLSIパッケージに関し、特に、ファインピッ
チで微細なリードを有する表面実装型プラスチックパッ
ケージに関する。
チで微細なリードを有する表面実装型プラスチックパッ
ケージに関する。
[従来の技術〕
表面実装型プラスチックパッケージには種々な種類が知
られているが、ファインピッチで微細なリードを有する
代表的なものとしては、クオツドフラットパッケージ(
以下QFPという。)があり。
られているが、ファインピッチで微細なリードを有する
代表的なものとしては、クオツドフラットパッケージ(
以下QFPという。)があり。
現在量も広く普及しており、数量的にも多い。
従来のQFPは、42合金あるいは銅合金をスタンピン
グ加工、あるいはエツチング加工によりリードフレーム
とし、リードフレームのアイランドにLSIチップをダ
イボンディングし、LSIチップとリードフレームのイ
ンナーリードとをワイヤボンディングにより接続する。
グ加工、あるいはエツチング加工によりリードフレーム
とし、リードフレームのアイランドにLSIチップをダ
イボンディングし、LSIチップとリードフレームのイ
ンナーリードとをワイヤボンディングにより接続する。
その後、エポキシ等樹脂によりトランスファモールド法
により封止し、その封止したQFPをリードフレームか
ら個々に切り出し、リードを成形して最終的にQFPと
して仕」―げる。
により封止し、その封止したQFPをリードフレームか
ら個々に切り出し、リードを成形して最終的にQFPと
して仕」―げる。
この他に、特殊なパッケージとしては、例えばナショナ
ルセミコンダクタ社がテープパック(Tape Pak
)と呼ぶガードリング付QFPがある。−層タイプのT
AB(テープオートメ−ティラドボンディング)テープ
を使用し、テープのインナーリード(フィンガー)と、
LSIチップとをギヤグボンデイフグ法により接続し、
トランスファモールド法により、封止するものである。
ルセミコンダクタ社がテープパック(Tape Pak
)と呼ぶガードリング付QFPがある。−層タイプのT
AB(テープオートメ−ティラドボンディング)テープ
を使用し、テープのインナーリード(フィンガー)と、
LSIチップとをギヤグボンデイフグ法により接続し、
トランスファモールド法により、封止するものである。
この封止のときに、LSIチップ部分(ボディ)だけで
なく、アウターリード部分にリング状樹脂を形成する。
なく、アウターリード部分にリング状樹脂を形成する。
このリング状樹脂は、主として機械的強度を補強し、パ
ッケージリードをガードするために設ける。
ッケージリードをガードするために設ける。
表面実装型プラスチック、例えばQFPは電子機器が求
める軽薄短小によくフィツトするパッケージであり、か
つ価格面、あるいはアセンブリでのハンドリング性で有
利であり、広く普及している。
める軽薄短小によくフィツトするパッケージであり、か
つ価格面、あるいはアセンブリでのハンドリング性で有
利であり、広く普及している。
今後、さらに多ビン化、ファインピッチ化を実現するこ
とが求められている。
とが求められている。
QFPの多ビン化、ファインピッチ化を実行しようとす
る際の基本的な技術的課題は、パッケージリードの機械
的な強度が低下することに対する対策である。これは、
リード幅が狭められ、リード厚が薄くされることからも
たらせられるもので、リード変形、コプラナリテイ不足
、アウターリードボンディング位置精度の低下等、アセ
ンブリ上の不良要因となる。
る際の基本的な技術的課題は、パッケージリードの機械
的な強度が低下することに対する対策である。これは、
リード幅が狭められ、リード厚が薄くされることからも
たらせられるもので、リード変形、コプラナリテイ不足
、アウターリードボンディング位置精度の低下等、アセ
ンブリ上の不良要因となる。
QFPのファインピッチ化を進めるときの今一つの基本
的な課題は、プリント配線板への半田付けが難しくなる
ことに対する対策である。すなわち、パッケージリード
の間隔が狭くなるにつれて、半田ブリッジ不良が多くな
り、その対策のために、半田量を減らすと、オーブン不
良が多くなる。このために、半田の許容適量範囲が極め
て狭くなり、生産性を低下させることになる。これに対
する対策である。
的な課題は、プリント配線板への半田付けが難しくなる
ことに対する対策である。すなわち、パッケージリード
の間隔が狭くなるにつれて、半田ブリッジ不良が多くな
り、その対策のために、半田量を減らすと、オーブン不
良が多くなる。このために、半田の許容適量範囲が極め
て狭くなり、生産性を低下させることになる。これに対
する対策である。
この技術的課題に対して、提案されているガードリング
付QFPは、この点については、樹脂のガードリングが
補強しており、一応は対策されているといえる。しかし
ながら、このパッケージは広く普及している実装装置を
使用できず、新規な設備を手立てする必要がある。現状
では、ガードリング付QFPは局部的にしか使用されて
おらず、プリント配線板上でのアセンブリは、はとんど
すべてQFPとの混載になる。その場合は、アセンブリ
工程がQFP単独の場合に比較して、2倍以上になる。
付QFPは、この点については、樹脂のガードリングが
補強しており、一応は対策されているといえる。しかし
ながら、このパッケージは広く普及している実装装置を
使用できず、新規な設備を手立てする必要がある。現状
では、ガードリング付QFPは局部的にしか使用されて
おらず、プリント配線板上でのアセンブリは、はとんど
すべてQFPとの混載になる。その場合は、アセンブリ
工程がQFP単独の場合に比較して、2倍以上になる。
そのために、コストアップを招き、ファインピッチなガ
ードリング付QFPを使用するメリットが減殺される。
ードリング付QFPを使用するメリットが減殺される。
本発明の目的はパッケージリード間を絶縁材を用いて絶
縁するようにした表面実装型プラスチックパッケージを
提供することにある。
縁するようにした表面実装型プラスチックパッケージを
提供することにある。
[課題を解決するための手段]
前記目的を達成するため、本発明に係る表面実装型プラ
スチックパッケージにおいては、表面実装型プラスチッ
クパッケージのリードフレームの両面から絶縁性フィル
ムを機械的なプレスで圧着し、該リードフレームに形成
された隣接するパッケージリード同士の隙間を該絶縁性
フィルムで埋めたものである。また、前記絶縁性フィル
ムの比誘電率は封止樹脂の比誘電率より小さくしたもの
である。
スチックパッケージにおいては、表面実装型プラスチッ
クパッケージのリードフレームの両面から絶縁性フィル
ムを機械的なプレスで圧着し、該リードフレームに形成
された隣接するパッケージリード同士の隙間を該絶縁性
フィルムで埋めたものである。また、前記絶縁性フィル
ムの比誘電率は封止樹脂の比誘電率より小さくしたもの
である。
[作用〕
本発明の特徴は、パッケージのリードが絶縁材で機械的
に補強されていること、該絶縁材は、半田付は面と反対
側からリード間隙を埋めており、半田ブリッジの発生を
抑止すること、該絶縁材は封止樹脂の誘電率よりも低い
誘電率のものが選ばれており、従来のQFPよりも、リ
ード間ストレイ容量、信号伝達スピードが優れているこ
とにある。
に補強されていること、該絶縁材は、半田付は面と反対
側からリード間隙を埋めており、半田ブリッジの発生を
抑止すること、該絶縁材は封止樹脂の誘電率よりも低い
誘電率のものが選ばれており、従来のQFPよりも、リ
ード間ストレイ容量、信号伝達スピードが優れているこ
とにある。
また、例えば、従来のガードリング付QFPに対して、
本発明が相違している点は、プリント配線板へのアセン
ブリ、本発明のパッケージでは広く普及設置されていQ
FPの装置をそのまま利用でき、プリント配線板へ広く
使用されているQFPと混載する場合、本発明のパッケ
ージは一括してアセンブリできるものである。
本発明が相違している点は、プリント配線板へのアセン
ブリ、本発明のパッケージでは広く普及設置されていQ
FPの装置をそのまま利用でき、プリント配線板へ広く
使用されているQFPと混載する場合、本発明のパッケ
ージは一括してアセンブリできるものである。
[実施例]
以下、本発明について図面を参照して説明する。
(実施例1)
第1図は本発明の実施例1を示す平面図、第2図は第1
図のA−A ’線断面図である。
図のA−A ’線断面図である。
図において、ICチップ1をアイランド2にダイボンデ
ィングし、ICチップ1とパッケージリード3とをボン
ディングワイヤ4で接続している。リードフレームには
、通常の表面実装型プラスチックパッケージと同じサイ
ズでピッチの送り穴5及び位置決め穴6が設けられてい
る。実施例ではリードフレームとして、Cu合金系で、
板厚が0.125鵬、インナーリード間の間隔がO,1
00mm、リード数が500ケのものを使用した。
ィングし、ICチップ1とパッケージリード3とをボン
ディングワイヤ4で接続している。リードフレームには
、通常の表面実装型プラスチックパッケージと同じサイ
ズでピッチの送り穴5及び位置決め穴6が設けられてい
る。実施例ではリードフレームとして、Cu合金系で、
板厚が0.125鵬、インナーリード間の間隔がO,1
00mm、リード数が500ケのものを使用した。
さらに、ボッティング法により、エポキシ系もしくはシ
リコン系等の樹脂7でICチップlとボンディングワイ
ヤ4とを保護しており、リードフレームの表面側及び裏
面側から、それぞれ絶縁性フィルム8a及び8bが樹脂
7の表面に接着されている。
リコン系等の樹脂7でICチップlとボンディングワイ
ヤ4とを保護しており、リードフレームの表面側及び裏
面側から、それぞれ絶縁性フィルム8a及び8bが樹脂
7の表面に接着されている。
この絶縁性フィルム8a及び8bは本発明により特に設
けたもので、その役割は(i)パッケージリード3の機
械強度の改善、(ii)半田リフロー時の半田ブリッジ
不良の低減、及び(■)パッケージリード間容量の低減
等である。実施例では絶縁性フィルムとして、厚さ15
0p m 、比誘電率2.0〜2.5の長尺状のテフロ
ン系フィルムを使用した。絶縁性フィルム8a、 8b
の比誘電率は封止樹脂の比誘電率よりも小さく設定しで
ある。フィルムの幅としては絶縁性フィルム8a側が5
0M、絶縁性フィルム8b側が35航のものを使用した
。なお、絶縁性フィルム8b側は、第1図から分かるよ
うに正方形に(QFPの場合)切断して、使用する。絶
縁性フィルム8a及び8bの接着は樹脂7の外側部分を
機械的にプレスして、パッケージリード3の間隙に押し
込むことで行う。
けたもので、その役割は(i)パッケージリード3の機
械強度の改善、(ii)半田リフロー時の半田ブリッジ
不良の低減、及び(■)パッケージリード間容量の低減
等である。実施例では絶縁性フィルムとして、厚さ15
0p m 、比誘電率2.0〜2.5の長尺状のテフロ
ン系フィルムを使用した。絶縁性フィルム8a、 8b
の比誘電率は封止樹脂の比誘電率よりも小さく設定しで
ある。フィルムの幅としては絶縁性フィルム8a側が5
0M、絶縁性フィルム8b側が35航のものを使用した
。なお、絶縁性フィルム8b側は、第1図から分かるよ
うに正方形に(QFPの場合)切断して、使用する。絶
縁性フィルム8a及び8bの接着は樹脂7の外側部分を
機械的にプレスして、パッケージリード3の間隙に押し
込むことで行う。
この後、トランスファモールド法で封止樹脂9を成形し
、リード切断、リード整形を行って完成する。完成時に
は絶縁性フィルム8bは外部から見えない。
、リード切断、リード整形を行って完成する。完成時に
は絶縁性フィルム8bは外部から見えない。
第3図は本発明によるパッケージをプリント配線板10
に設けられたマウントパッド11にソルダー12で半田
付けした状態を示す側面図である。第4図は半田付は部
分を拡大した斜視図である。
に設けられたマウントパッド11にソルダー12で半田
付けした状態を示す側面図である。第4図は半田付は部
分を拡大した斜視図である。
微細化され機械的強度の低下したパッケージリード3は
絶縁性フィルム8aにより補強され、リード変形、及び
コブラナリテイ等の問題に対して、耐量を持つようにな
る。アウターリードボンディング時の位置精度も出しや
すくなる。また、パッケージリード3間の間隙には絶縁
性フィルム8aが埋め込まれているために、物理的に半
田ブリッジが形成できない。また、絶縁性フィルム8a
、 8bのうち、プリント配線板IO上のマウントパッ
ドIIにソルダー12で半田付けされる側の絶縁性フィ
ルム8bの面積を、反対側の絶縁性フィルム8aの面積
より小さく設定しである。なお、図中には記載していな
いが、プリント配線板lOに表面処理が施され、半田ブ
リッジの発生が起こり難いようにされている。
絶縁性フィルム8aにより補強され、リード変形、及び
コブラナリテイ等の問題に対して、耐量を持つようにな
る。アウターリードボンディング時の位置精度も出しや
すくなる。また、パッケージリード3間の間隙には絶縁
性フィルム8aが埋め込まれているために、物理的に半
田ブリッジが形成できない。また、絶縁性フィルム8a
、 8bのうち、プリント配線板IO上のマウントパッ
ドIIにソルダー12で半田付けされる側の絶縁性フィ
ルム8bの面積を、反対側の絶縁性フィルム8aの面積
より小さく設定しである。なお、図中には記載していな
いが、プリント配線板lOに表面処理が施され、半田ブ
リッジの発生が起こり難いようにされている。
第5図は本発明を実施する製造工程を示す断面図である
。
。
本発明は、従来のプラスチックパッケージと同じ工程フ
ォローでワイヤボンディングまで行ったのち、エポキシ
系樹脂でワイヤ部分をボッティングし保護し、例えばテ
フロン系樹脂テープをリードフレームの両面から圧着す
る。特にチップをダイボンディングしている側のテープ
は強く圧着しリードの間隙に食い入るようにする。
ォローでワイヤボンディングまで行ったのち、エポキシ
系樹脂でワイヤ部分をボッティングし保護し、例えばテ
フロン系樹脂テープをリードフレームの両面から圧着す
る。特にチップをダイボンディングしている側のテープ
は強く圧着しリードの間隙に食い入るようにする。
この後、従来のプラスチックパッケージと同じく樹脂封
止したのち、リードフレームから切断し、リードを整形
して完成する。アセンブリは従来のQFPと全く同じと
する。
止したのち、リードフレームから切断し、リードを整形
して完成する。アセンブリは従来のQFPと全く同じと
する。
すなわち、圧着した樹脂テープの効果でリードの機械的
強度を補強する。また、パッケージリードの間隙に、半
田付は面と反対からテープの樹脂を埋め込み、半田ブリ
ッジ不良の発生を抑止するものである。
強度を補強する。また、パッケージリードの間隙に、半
田付は面と反対からテープの樹脂を埋め込み、半田ブリ
ッジ不良の発生を抑止するものである。
第5図(a)はダイボンディング−ワイヤボンディング
→封止ボッティングの各工程を終了し、位置決め六6を
使って、絶縁性フィルム8a及び8bとリードフレーム
とを所定の位置に位置合わせしたことを示す。
→封止ボッティングの各工程を終了し、位置決め六6を
使って、絶縁性フィルム8a及び8bとリードフレーム
とを所定の位置に位置合わせしたことを示す。
第5図(b)は絶縁性フィルム8a及び8bをリードフ
レームに機械的にプレスし、圧着したことを示す。なお
、このときのプレスは、当然ながら樹脂7を避けて行う
。
レームに機械的にプレスし、圧着したことを示す。なお
、このときのプレスは、当然ながら樹脂7を避けて行う
。
第5図(C)はトランスファモールド法で樹脂封止9を
成形加工したことを示す。絶縁性フィルム8aには上記
の実施例に記載したテフロン系のみならず、本発明の主
旨にかなう機械的強度加工性等を有するものであれば、
ホリエステル系、ポリイミド系、その他のフィルムが使
用できる。但し、封止樹脂9との組合せにおいて、両者
の接着性が良好なことが望ましい。もしそうでなければ
、表面処理により、接着性を確保することが必要である
。
成形加工したことを示す。絶縁性フィルム8aには上記
の実施例に記載したテフロン系のみならず、本発明の主
旨にかなう機械的強度加工性等を有するものであれば、
ホリエステル系、ポリイミド系、その他のフィルムが使
用できる。但し、封止樹脂9との組合せにおいて、両者
の接着性が良好なことが望ましい。もしそうでなければ
、表面処理により、接着性を確保することが必要である
。
第5図(d)はリード切断、リード整形を行い完成した
状態を示す。絶縁性フィルム8bは樹脂封止9の内側に
包まれており、絶縁性フィルム8aだけがアウターリー
ド側で出ている。すなわち、プリント配線板10上に設
けられたマウントパッド11に接触する側のパッケージ
リードは露出しているが、反対側は絶縁性フィルム8a
で被覆されている。
状態を示す。絶縁性フィルム8bは樹脂封止9の内側に
包まれており、絶縁性フィルム8aだけがアウターリー
ド側で出ている。すなわち、プリント配線板10上に設
けられたマウントパッド11に接触する側のパッケージ
リードは露出しているが、反対側は絶縁性フィルム8a
で被覆されている。
(実施例2)
第6図は本発明の実施例2を示す断面図である。
第1図及び第2図の実施例と異なっているのは、ICチ
ップ1からパッケージリード3への接続がTAB(テー
プオートメーテツドボンディング)になっていることで
ある。すなわち、ICチップ1に金。
ップ1からパッケージリード3への接続がTAB(テー
プオートメーテツドボンディング)になっていることで
ある。すなわち、ICチップ1に金。
銅もしくはソルダー等の金属バンプI3が設けられ、そ
れにテープリード14が熱圧着法、もしくは半田付−け
法で接続されている。さらにテープリード14はパッケ
ージリード3に接続されている。なお、図中に示したガ
ードリング15はポリイミド等のTABテープフィルム
をテープリード14の変形防止用ガードリングとして設
けたものである。
れにテープリード14が熱圧着法、もしくは半田付−け
法で接続されている。さらにテープリード14はパッケ
ージリード3に接続されている。なお、図中に示したガ
ードリング15はポリイミド等のTABテープフィルム
をテープリード14の変形防止用ガードリングとして設
けたものである。
絶縁性フィルム8a及び8bの材料、作用等は第1図、
及び第2図の実施例と同じである。
及び第2図の実施例と同じである。
[発明の効果]
以上説明したように本発明は、絶縁性フィルムを設ける
ことにより、例えば従来、300ビン程度が多ビン化の
限界と云われたQFPについて500ビンまで多ピン化
でき、本発明を実施することにより次の効果を得ること
ができる。すなわち、(i)パッケージリードの機械強
度が改善でき、それにより、コプラナリテイのほかにパ
ッケージリードの変形に関係した歩留り低下、及び品質
トラブルが低減でき、しかも、パッケージリードの位置
精度を改善できる。
ことにより、例えば従来、300ビン程度が多ビン化の
限界と云われたQFPについて500ビンまで多ピン化
でき、本発明を実施することにより次の効果を得ること
ができる。すなわち、(i)パッケージリードの機械強
度が改善でき、それにより、コプラナリテイのほかにパ
ッケージリードの変形に関係した歩留り低下、及び品質
トラブルが低減でき、しかも、パッケージリードの位置
精度を改善できる。
(ij)プリント配線板のマウントパッドヘパツケージ
リードを半田付けするに際し、ファインピッチ時に本質
的に問題となる半田ブリッジ不良の発生を抑止すること
ができる。そのために、半田作業の歩留り向上、及び半
田量等の作業条件、コントロールが容易になる。
リードを半田付けするに際し、ファインピッチ時に本質
的に問題となる半田ブリッジ不良の発生を抑止すること
ができる。そのために、半田作業の歩留り向上、及び半
田量等の作業条件、コントロールが容易になる。
(iii)さらに、絶縁性フィルムとして封止樹脂より
も比誘電率の小さな材料を選択すれば、パッケージリー
ド間のストレイ容量の低減、信号遅延時間の低減等電気
的特性を改善することができる。
も比誘電率の小さな材料を選択すれば、パッケージリー
ド間のストレイ容量の低減、信号遅延時間の低減等電気
的特性を改善することができる。
等の効果を有する。
第1図は本発明の実施例1を示す平面図、第2図は第1
図のA−A ’線断面図、第3図は本発明のLSIパッ
ケージを実装した状態を示す側面図、第4図はLSIパ
ッケージの接続部分を拡大した斜側面図、第5図(a)
、 (b)、 (C)、 (d)は本発明に係るパッケ
ージの製造工程を示す断面図、第6図は本発明の実施例
2を示す断面図である。 1・・・ICチップ 2・・・アイランド3・
・・パッケージリード 4・・・ボンディングワイヤ 6・・・位置決め穴 8a、8b・・・絶縁性フィルム 10・・・プリント配線板 12・・・ソルダー 14・・・テープリード
図のA−A ’線断面図、第3図は本発明のLSIパッ
ケージを実装した状態を示す側面図、第4図はLSIパ
ッケージの接続部分を拡大した斜側面図、第5図(a)
、 (b)、 (C)、 (d)は本発明に係るパッケ
ージの製造工程を示す断面図、第6図は本発明の実施例
2を示す断面図である。 1・・・ICチップ 2・・・アイランド3・
・・パッケージリード 4・・・ボンディングワイヤ 6・・・位置決め穴 8a、8b・・・絶縁性フィルム 10・・・プリント配線板 12・・・ソルダー 14・・・テープリード
Claims (2)
- (1)表面実装型プラスチックパッケージのリードフレ
ームの両面から絶縁性フィルムを機械的なプレスで圧着
し、該リードフレームに形成された隣接するパッケージ
リード同士の隙間を該絶縁性フィルムで埋めたことを特
徴とする表面実装型プラスチックパッケージ。 - (2)前記絶縁性フィルムの比誘電率は封止樹脂の比誘
電率より小さくしたことを特徴とする請求項第(1)項
記載の表面実装型プラスチックパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2172156A JP2586696B2 (ja) | 1990-06-29 | 1990-06-29 | 表面実装型プラスチックパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2172156A JP2586696B2 (ja) | 1990-06-29 | 1990-06-29 | 表面実装型プラスチックパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0461363A true JPH0461363A (ja) | 1992-02-27 |
JP2586696B2 JP2586696B2 (ja) | 1997-03-05 |
Family
ID=15936609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2172156A Expired - Lifetime JP2586696B2 (ja) | 1990-06-29 | 1990-06-29 | 表面実装型プラスチックパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2586696B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59161846A (ja) * | 1983-03-07 | 1984-09-12 | Nec Corp | 半導体装置 |
JPS6394640A (ja) * | 1986-10-08 | 1988-04-25 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
-
1990
- 1990-06-29 JP JP2172156A patent/JP2586696B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59161846A (ja) * | 1983-03-07 | 1984-09-12 | Nec Corp | 半導体装置 |
JPS6394640A (ja) * | 1986-10-08 | 1988-04-25 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2586696B2 (ja) | 1997-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3032964B2 (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
US6389689B2 (en) | Method of fabricating semiconductor package | |
US8541890B2 (en) | Substrate based unmolded package | |
KR100322825B1 (ko) | 반도체장치 | |
US5949142A (en) | Chip size package and method of manufacturing the same | |
JP2916915B2 (ja) | ボールグリッドアレイ半導体パッケージの製造方法 | |
JP2962586B2 (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
JPH01183837A (ja) | 半導体装置 | |
JPH08186151A (ja) | 半導体装置及びその製造方法 | |
US20220157700A1 (en) | Two sided bondable lead frame | |
US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
CN112864022B (zh) | 封装结构的制作方法及封装结构 | |
JP3499392B2 (ja) | 半導体装置 | |
JPH0461363A (ja) | 表面実装型プラスチックパッケージ | |
JPH06252334A (ja) | 半導体装置 | |
KR100565766B1 (ko) | 반도체 칩 패키지 및 그 제조방법 | |
KR100331070B1 (ko) | 칩싸이즈반도체패키지의 구조 및 그 제조 방법 | |
KR100251860B1 (ko) | Csp (칩 스케일 패키지)의 구조 및 제조방법 | |
JPH06302757A (ja) | 電子部品搭載装置及びその実装方法 | |
KR200172710Y1 (ko) | 칩 크기의 패키지 | |
KR100237329B1 (ko) | 칩 스케일 반도체 패키지의 구조 및 제조 방법 | |
JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 | |
JP2002164497A (ja) | 半導体装置およびその製造方法 | |
KR19980083259A (ko) | 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법 | |
US20070249191A1 (en) | Printed circuit board |