JPH0461275A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体集積回路装置に関する。

〈従来の技術〉 以下、半導体集積回路装置の例としてゲートアレイ装置
を挙げて説明する。

ゲートアレイ装置は、トランジスタ等の素子からなるベ
ーシックセルが予め多数形成されており、当該ベーシッ
クセルを接続することによってＮＡＮＤゲート等の特定
の機能を有する基本マクロセルを構成し、この基本マク
ロセルを相互に接続することによって要求される機能を
発揮させるようにしている。

かかるゲートアレイ装置では、基本マクロセルを構成す
るためのベーシックセル内部或いは間を接続する配線と
、基本マクロセルを相互に接続する配線とが必要になる
。

後者の配線は、基本マクロセルに予め設けられた配線可
能頭載としてのチャ名ル領域を通過するように行われる
。

〈発明が解決しようとする課題〉 かかるゲートアレイ装置の欠点について第４図を参照し
つつ説明する。

第４図には、−列に並んだ８つの基本マクロセルＡ−Ｈ
が示されており、基本マクロセルＡの端子ＡＰと基本マ
クロセルＨの端子ＨＰとが配線３００で接続されるよう
になっている。

各基本マクロセルＡ−Ｈに設けられたチャンネル領域は
、各基本マクロセルＡ−Ｈ内における最良の内部配線等
を決定した後の空き領域として得ら７１．るので、基本
マクＬ〕セルＡ〜・ｌ（に、よってチャ２、半領域の位
置が異なる。従、って、第４１ｋにボずように配線３０
０が縦横に：ま途中で折ね曲がって形成されることがあ
る。

このため、配線３００の配線長が必゛ｖ以１’、’、’
、’、−，，，Ｑ：長くなって、抵抗が増大する等の電
気的劣化が・′↓する。

特に、ヘーシンクセルが基盤目状に敷き詰められたシー
オブゲート型のゲートアレイ装置には、４固有のブーヤ
ネル領域がないのご、基本マクロセルを横切る配線は折
れ曲がって長くなる傾向にある。

本発明はＦ、記事情に鑑みて創案さねたもので２、基本
マクロセルを相互に接続する配線の長さを極力短くする
ことができる半導体集積回路装置を提供することを目的
とし°ζいる。

〈課題を解決するための手段〉 本発明に係る半導体集積回路装置は、所定の機能を有す
る基本マクロセルを構成するヘーシ・ツクセルの所定位
置に基本マクロセルを相互に接続する配線が通過するチ
ャネル領域となるチャネル予定領域が設けられている。

〈作用、７・ 基本マクロセルを相旬゛、に接続する配線は、名店本マ
クロセルにわた一９ζ直線状に形成されたＴ・セネル領
域Ｃご形成されるのご　配線長を極力短く”むることが
できる。

〈実施例〉 以ト、図面を参照し７て本発明に係る　実施例を説明す
る。

第１図は本発明の一実施例に係るゲートアレイ装置にお
ける各基本マク１、コセルを相′１−１−に配線を示す
説明図、第２図はこのゲー　ドアレイ装置６、′おける
ー、−シックセルの３〜ヤネル予定領域を示づ説明図、
第３図は６つのへ一：＞　ツクセルからなる基本マクｔ
ｒセルのチャネル領域を示す説明図である。

本実施例に係るゲーＩ・アレイ装置は、所定の機能を有
する基本マクロセル１００を構成するヘーシックセル２
００の所定位置に基本マクロセル１００を相互に接続す
る配線３００が通過するチャネル領域１１０となるチャ
矛ル予定領域２１０が設けられていケートアレイ装置に
設ＬＪられたヘーシックセル２００には、第２図に−・
点鎖線で示すように、基本マクロセル１００においてチ
ャぶ半領域１１０となるべき２つのチャネル予定領域２
１０ａ、２１０ｂが設けられている。

基本マクＩ〕セル１００は、かかるヘーシックセル２０
０を組み合わせてＮＡＮＤゲート等の特定の機能を有す
るように構成されている。この基本マクロセル］、、　
ＯＯを構成するための配線（図示省略）は、ヘーシック
セル２００の上に１層メタル配線として重ねて形成され
る。

基本マク１′３セル１００は、幾つかの隣接するベー・
シックセル２００から構成されたものであるから、各ベ
ーシッノオセル２００のチャネル予定領［２１０ａ、２
１０ｂは連なって、基本マクロセル１００のチャネル領
域１１０となる。例えば、第３図に示すように３×２の
ヘーシックセル２００ａ〜２０Ｏｆから構成される基本
マクロセル１００にあっては、合計４つのチャネル領域
１１０ａ＝１１０ｄが形成される。

従って、どのような基本マク０セル１００を構成したと
しても、チャネル領域１１０は隣接する基本マク１コセ
ル１００のチャ名ル領域１１０と連なることになる。

ここで、−に連したようなヘーシックセルからなる基本
マクロセルを相互に接続する配線３００の具体例につい
て説明する。

８つの基本マクロセル１００ａ〜１００ｈが第１回に示
すようにならび、左端の基本マクロセル１００ａの端子
１２０ａと、右端の基本マクロセル１００ｈの端Ｆ＋、
２０ｈとが配線３００で接続されるものとし、この配線
３００は、Ａｎ記１層メタル配線のヒに積層された図示
し７ない絶縁膜の上に積層される２層メタル配線として
形成されるものとする。

８つの基本マクロセル１Ｏ０ａ〜１００ｈは、それぞれ
同一のヘーシンクセル２００を組み合わせ”ζ構成され
ているので、各基本マクロセル１００ａ〜１．００ｈの
チャネル領域１１０ａ＝１１０ｄは基本マクｌコセル１
００ａ　〜１０ｏｈを貫くように連結している。

基本マクロセル］００ａの端子１２０ａと基本マクロセ
ル１００ｈの端子１２０ｈとを接続する配線３００は、
端子１．２０ａからはチャネル領域１１０ｂに下がり、
チャネル領域１１０ｂを通過して端子１２０ｈまで形成
される。

すなわち、端子１２０ａと端子１２０ｈとを接続する配
線３００は、配線長が最も短くなるようなチャフル領域
（図示の場合は、チャネル領域１１０ｂがこれに相当す
る）に形成されるのである。

なお、上述した説明ではベーシックセル２００には２つ
のチャネル予定領域２１０ａ、２１０ｂが形成されてい
るとしたが、１つであっても３つ以上であってもよい。

この場合には、基本マクロセル１００に形成されるチャ
ネル領域１１０の数もチャネル予定領域２１０の数によ
って変わるのは言うまでもない。

また、上述した実施例では、半導体集積回路装置の例と
してゲートアレイ装置を挙げて説明したが、本発明がこ
れに限定されるわけではない。例えば、スタンダードセ
ル型の半導体集積回路装置にも応用することができるの
は勿論である。

〈発明の効果〉 本発明に係る半導体集積回路装置は、基盤目状に形成さ
れたベーシックセルのすべてに同一のチャネル予定領域
を形成し、ベーシックセルから構成される基本マクロセ
ルにおけるチャネル領域を前記チャネル予定領域を連ね
て形成するようにしているので、各基本マクロセルにお
けるチャネル領域を直線状に構成することができる。こ
のため、基本マクロセルを相互に接続する配線は、従来
のように折れ曲がった状態で形成されることがないので
、配線長を極力短くすることができる。これに伴って、
配線の抵抗を減少させることができる。

また、基本マクロセルの相互の接続が容易になるために
、基本マクロセルの利用率が高くても、配線を行うこと
ができるので、ベーシックセルの使用効率を向上させる
ことができる。特に、シーオブゲート型のゲートアレイ
装置にとってその効果は絶大である。

【図面の簡単な説明】

第１図は本発明の一実施例に係るゲートアレイ装置にお
ける各基本マクロセルを相互に接続する配線を示す説明
図、第２図はこのゲートアレイ装置におけるベーシック
セルのチャネル予定領域を示す説明図、第３図は６つの
ベーシックセルからなる基本マクロセルのチャネル領域
を示す説明図、第４図は従来のゲートアレイ装置におけ
る各基本マクロセルを相互に接続する配線を示す説明図
である。 １００　　・・・基本マクロセル、１１０　　・・・チ
ャネル’６１１　域、２００　　・・・ベーシックセル
、２１０　　・・・チャネル予定領域、３００　　・・
・　（基本マクロセルを相互に接続する）配線。

Claims (1)

【特許請求の範囲】
1. （１）所定の機能を有する基本マクロセルを構成するベ
   ーシックセルの所定位置に基本マクロセルを相互に接続
   する配線が通過するチャネル領域となるチャネル予定領
   域が設けられていることを特徴とする半導体集積回路装
   置。