JPH0460847A - 障害箇所情報報告回路 - Google Patents

障害箇所情報報告回路

Info

Publication number
JPH0460847A
JPH0460847A JP2171439A JP17143990A JPH0460847A JP H0460847 A JPH0460847 A JP H0460847A JP 2171439 A JP2171439 A JP 2171439A JP 17143990 A JP17143990 A JP 17143990A JP H0460847 A JPH0460847 A JP H0460847A
Authority
JP
Japan
Prior art keywords
fault
information
register
circuit
encoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2171439A
Other languages
English (en)
Inventor
Naoki Kobayashi
直樹 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2171439A priority Critical patent/JPH0460847A/ja
Publication of JPH0460847A publication Critical patent/JPH0460847A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野〕 本発明は情報処理装置内に設けられる障害箇所情報報告
回路に関し、より詳細には、どの箇所で障害が発生した
かを上位装置に報告する機能を有する障害箇所情報報告
回路に関する。
〔従来の技術〕
一般に情報処理装置内の各所にはパリティチエツク回路
等の各種の障害検出回路が設けられており、障害が発生
した場合にはそこに設けられた障害検出回路で直ちに検
出されるようになっている。
そして、障害が検出された場合には、その旨が障害処理
等を司る上位装置に報告されるが、その際、単に障害が
発生した旨を報告するだけでなく、どの箇所で障害が発
生したかを示す障害箇所情報も報告するようにしている
第2図はそのような障害箇所情報の報告機能を持つ従来
の障害箇所情報報告回路のブロック図である。
同図において、障害情報格納回路1−1〜1−nは、情
報処理装置内の各所に設けられた障害検出回路で発生す
る1ビツトの障害情報e1〜enに1対1に対応する回
路で、同図に示すようにセレクタ11とアンドゲート1
2とレジスタ13とで構成される。セレクタ11は、対
応する1つの障害情報ei  (i=1.・・・、n)
とレジスタ13の出力とを入力し、セレクト制御信号と
しても与えられるレジスタ13の出力が論理値“0 +
+のときに障害情報eiを選択してアンドゲート12に
加え、論理値“1′′のときにレジスタ13の出力を選
択してアンドゲート12に加える。アンドゲート12は
セレクタ11の出力とリセット端子6に加わるリセット
信号とを入力しその論理積条件信号をレジスタ13に加
え、レジスタ13はこのアンドゲート12の出力を格納
し且つ出力する。
各障害情報格納回路1−1〜1−nのレジスタ13の出
力は、同回路から取り出されてオアゲート2およびエン
コーダ3に加えられる。
オアゲート2は全ての障害情報格納回路1−1〜1−n
から加わる合計nビットの信号の論理和条件信号をとり
、それを障害有無報告信号egとして端子4を介し図示
しない上位装置に送出する。
他方、エンコーダ3は、2以上の入力ビットが共に論理
値“1゛になったときは上位ビット側または下位ビット
側を優先するプライオリティエンコーダであり、全ての
障害情報格納回路1−1〜1−nから加わる合計nビッ
トの信号をエンコードすることにより、logg nビ
ットの符号化された障害箇所情報epを生成し、これを
端子5を介して図示しない上位装置に送出する。
上述したような構成において、端子6に論理値“0”の
リセット信号が与えられると、各障害情報格納回路1−
1〜1−nのアンドゲート12の出力が論理値“0゛と
なり、それがレジスタ13に格納されることにより、全
ての障害情報格納回路1−1〜1−nは初期の状態にリ
セットされる。
なお、この時点ではオアゲート2の出力は論理値“O+
+となり、障害有無報告信号egは障害が無いことを示
す。
障害箇所情報の報告動作を始めさせる際には、端子6の
リセット信号を論理値“1゛に変更する。
この状態で、情報処理装置内に障害が発生し1つの障害
情報、例えば障害情報e6が論理値°“0゛から論理値
“1“に変化すると、その論理値“1゛の障害情報e6
が障害情報格納回路1−6のセレクタ11およびアンド
ゲート12を介してレジスタ13に格納される。よって
、複数の障害情報格納回路1−1〜1−nの出力のうち
、障害情報格納回路1−6の出力のみが論理値“1°゛
となり、オアゲート2から障害発生を示す論理値“1゛
の障害有無報告信号egが出力され、且つ、エンコーダ
3からは、全ての障害情報格納回路1−1〜1−nの出
力を並べたビット列(0,・・・、100000)をエ
ンコードしたビット列(・・・101)が障害箇所情報
epとして出力される。なお、論理値“1゛′の障害情
報e6がレジスタ13に格納された障害情報格納回路1
−6では、セレクタ11がレジスタ13の出力を選択す
る側に切り替わるので、障害信号e6がその後に論理値
“′0“に変化しても論理値“1゛がレジスタ13に保
持され続ける。
〔発明が解決しようとする課題〕 従来は上述したような障害箇所情報報告回路を使用して
障害発生時に障害箇所を示す情報を上位装置に報告して
いたが、次のような問題点があった。
上位装置は障害有無報告信号egが障害有りを示す論理
値“1゛となることにより、障害の発生を認識して所定
の障害処理を実行し、その障害処理の過程で障害箇所情
報epを認識するので、障害有無報告信号egが論理値
” 1 ”になるタイミングと障害箇所情報epを認識
するタイミングとには多少のずれがある。他方、情報処
理装置の障害発生時には、最初に障害を起こした箇所か
ら障害情報が出力されると共に、何等かの理由により他
の箇所でも障害が発生してそれによる別の障害情報が発
生することがある。この場合、上位装置は最初に障害を
起こした箇所に対し障害処理を行う必要があるが、従来
の障害箇所情報報告回路では2以上の障害情報が連続し
て論理値“1′”になった場合、最初に障害を発生した
箇所を示す障害箇所情報を確実に上位装置に報告するこ
とができないという問題点があった。即ち、例えば前述
した障害情報e6が論理値“1“°になった後、上位装
置が障害箇所情報epを読み取る前に、別の障害情報た
とえば障害情報e2が論理値゛l゛になると、エンコー
ダ3の入力ビツト優先度の内容によっては、エンコーダ
3の出力である障害箇所情報epはもはや最初に障害を
起こした箇所を示さず、後に発生した障害情報e2にか
かる障害箇所を示すことになる。このため、上位装置は
最初に障害を起こした箇所の特定が困難になる。
本発明はこのような事情に鑑みて為されたもので、その
目的は、障害情報が連続して発生した場合であっても最
初に障害を起こした箇所を示す障害箇所情報を上位装置
番こ確実に報告することができる障害箇所情報報告回路
を提供することにある。
〔課題を解決するための手段〕
本発明は上記の目的を達成するために、情報処理装置内
の各所で発生した障害情報を障害情報と1対1に対応す
る障害情報格納回路に取り込み、全ての障害情報格納回
路の出力の論理和条件信号を障害有無報告信号として、
且つ、全ての障害情報格納回路の出力をエンコーダによ
って符号化した情報を障害箇所情報として、それぞれ上
位装置に報告する障害箇所情報報告回路において、 最初の障害発生時にエンコーダで生成された障害箇所情
報をホールドして上位装置に報告するホールド回路を備
えている。
また、本発明の好ましい実施例においては、障害有無報
告信号をホールド制御信号としてホールド回路に供給す
る構成を採用している。
〔作用〕
本発明の障害箇所情報報告回路においては、情報処理装
置内の成る箇所で障害情報が発生すると、その障害情報
がそれに対応する障害情報格納回路に取り込まれ、全て
の障害情報格納回路の出力を入力してエンコードするエ
ンコーダから障害箇所を示す符号化された障害箇所情報
が出力され、それが最初の障害発生時のものである場合
には上記エンコーダで生成された障害箇所情報がホール
ド回路にホールドされて上位装置に報告される。また、
全ての障害情報格納回路の出力の論理和条件信号が障害
有無報告信号として上位装置に報告されるが、本発明の
好ましい実施例では、この障害有無報告信号の状態が最
初の障害発生時の前後で変化し、その後に連続して障害
情報が発生しても変化しないことを利用して、ホールド
回路のホールド制御信号に使用している。
〔実施例〕
次に、本発明の実施例について図面を参照して詳細に説
明する。
第1図は本発明の一実施例のブロック図であり、従来技
術の項で既に説明した第2図と同一符号は同一部分を示
し、7はホールド回路、21.73はレジスタ、71は
セレクタ、72はアンドゲートである。
第1図に示す実施例が第2図に示した従来の障害箇所情
報報告回路と相違するところは、障害有無報告信号eg
を保持するタイミング調整用のレジスタ21を、オアゲ
ート2と端子4との間に設けると共に、セレクタ71と
アンドゲート72とレジスタ73とで構成されるボール
ド回路7をエンコーダ3と端子5との間に設け、レジス
タ21の出力すなわち障害有無報告信号egによってセ
レクタ71を制御してホールド回路7のホールド状態の
制御を行うようにした点にある。
ここで、ホールド回路7においては、セレクタ71は、
障害有無報告信号egが障害無しを示す論理値“O°゛
のときにエンコーダ3の障害箇所情報epを選択してア
ンドゲート72に加え、障害有無報告信号egが障害有
りを示す論理値“1″゛のときにレジスタ73に保持さ
れたlog、nビットの情報を選択してアンドゲート7
2に加える。また、アンドゲート72はリセット端子6
に加わるリセット信号が論理値“0°゛のときは全ての
ビットが論理値゛0”のlog、nビットをレジスタ7
3に加え、リセット信号が論理値“′1°′のときはセ
レクタ71で選択されたlog、 nビットをレジスタ
73に加える。更に、レジスタ73はアンドゲート72
から出力されたlog、 nビットの情報を保持し、こ
の保持した情報をセレクタ71および端子5に加える。
本実施例の障害箇所情報報告回路は上述した構成を有す
るため、リセット端子6に論理値“0パのリセット信号
が与えられると、全ての障害情報格納回路1−1〜1−
nが初期の状態にリセットされると共に、レジスタ73
に全て論理値“′O°′のlog、nビットの情報が格
納され、ホールド回路7も初期の状態にリセットされる
。なお、この状態ではオアゲート2の出力である障害有
無報告信号egは障害が無いことを示す論理値“0”で
あり、従ってホールド回路7のセレクタ71はエンコー
ダ3の出力を選択している。
この後、障害箇所情報の報告動作を始めさせる為にリセ
ット端子6のリセット信号が論理値“1”に変更され、
その状態で情報処理装置内に障害が発生し、1つの障害
情報たとえば障害情報e6が論理値゛0”から論理値“
1゛に変化すると、その論理値゛1”の障害情報e6が
障害情報格納回路1−6のセレクタ11およびアンドゲ
ート12を介してレジスタ13に格納される。これによ
り、複数の障害情報格納回路1−1〜1−nの出力のう
ち、障害情報格納回路1−6の出力のみが論理値“ビと
なり、オアゲート2から障害発生を示す論理値“1′′
の障害有無報告信号egが出力され、且つ、エンコーダ
3からは、障害情報格納回路1−1−1− nの全ての
出力を並べたビット列(0,・・・、100000)を
エンコードしたビット列(・・・101)が障害箇所情
報epとして出力される。このエンコーダ3から上記の
障害箇所情報epが出力されたタイミングでは、未だレ
ジスタ21の出力は論理値°“0゛となっているので、
上記の障害箇所情報epはホールド回路7のセレクタ7
1およびアンドゲート72を介してレジスタ73に保持
され、この保持された障害箇所情報epがセレクタ71
に加えられると共に端子5を介して図示しない上位装置
に供給される。そして、障害箇所情報epがレジスタ7
3に格納されたタイミングとほぼ同タイミングで、オア
ゲート2から出力された論理値“1”の障害有無報告信
号egがレジスタ21に格納され、レジスタ21の出力
が論理値“1”となる。これによって、論理値°゛1”
の障害有無報告信号が端子4を介して図示しない上位装
置に送られるとともに、ホールド回路7のセレクタ71
に与えられ、セレクタ71はレジスタ73を選択するよ
うに切り替わる。よって、前述した障害情報e6が論理
値“1”になった後に別の障害情報たとえば障害情報e
2が論理値“′1“になり、それが対応する障害情報格
納回路1−2のレジスタ13に格納され、従ってエンコ
ーダ3の入力状態が変化してその出力である障害箇所情
報epが変化しても、この変化後の障害箇所情報epは
セレクタ71を通過し得ない。このため、レジスタ73
には最初の障害発生時における障害箇所情報が保持され
たままとなり、上位装置は最初に障害を起こした箇所を
正確に認識することができる。
〔発明の効果〕
以上説明したように、本発明の障害箇所情報報告回路は
、最初の障害発生時にエンコーダで生成された障害箇所
情報をホールドして上位装置に報告するホールド回路を
備えているので、障害情報が連続して発生した場合であ
っても最初に障害を起こした箇所を示す障害箇所情報を
上位装置に報告することができる効果がある。
なお、全ての障害情報格納回路の出力の論理和条件信号
により全ての障害情報格納回路における新たな障害情報
の取り込みを抑止する構成によっても、最初に発生した
障害の箇所を示す障害箇所情報を上位装置に報告するこ
とはできるが、上記の論理和条件信号を全ての障害情報
格納回路に供給しなければならず、障害情報格納回路の
数が多くなればなるほど、配線長の長大化等による弊害
が大きくなる。これに対し、本発明では、新たに設けた
ホールド回路に上記の論理和条件信号である障害有無報
告信号を与えるだけで済むので、そのような弊害はない
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図および、第2図
は従来の障害箇所情報報告回路のブロック図である。 図において、 ■−1〜1−n・・・障害情報格納回路11・・・セレ
クタ 12・・・アンドゲート 13・・・レジスタ 2・・・オアゲート 21・・・レジスタ 3・・・エンコーダ 4.5.6・・・端子 7・・・ホールド回路 71・・・セレクタ 72・・・アンドゲート 73・・・レジスタ e1〜en・・・障害情報 eg・・・障害有無報告信号 ep・・・障害箇所情報

Claims (3)

    【特許請求の範囲】
  1. (1)情報処理装置内の各所で発生した障害情報を障害
    情報と1対1に対応する障害情報格納回路に取り込み、
    全ての障害情報格納回路の出力の論理和条件信号を障害
    有無報告信号として、且つ、前記全ての障害情報格納回
    路の出力をエンコーダによって符号化した情報を障害箇
    所情報として、それぞれ上位装置に報告する障害箇所情
    報報告回路において、 最初の障害発生時に前記エンコーダで生成された障害箇
    所情報をホールドして前記上位装置に報告するホールド
    回路を具備したことを特徴とする障害箇所情報報告回路
  2. (2)前記障害有無報告信号をホールド制御信号として
    前記ホールド回路に供給する構成を有する請求項1記載
    の障害箇所情報報告回路。
  3. (3)前記障害有無報告信号を保持するタイミング調整
    用レジスタを備えると共に、 前記ホールド回路は、前記上位装置に報告する障害箇所
    情報を格納するレジスタと、このレジスタの出力と前記
    エンコーダの出力のうち前記タイミング調整用レジスタ
    から出力される障害有無報告信号の内容に応じた一方を
    選択して前記レジスタに格納せしめるセレクタとを含む
    請求項2記載の障害箇所情報報告回路。
JP2171439A 1990-06-29 1990-06-29 障害箇所情報報告回路 Pending JPH0460847A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2171439A JPH0460847A (ja) 1990-06-29 1990-06-29 障害箇所情報報告回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2171439A JPH0460847A (ja) 1990-06-29 1990-06-29 障害箇所情報報告回路

Publications (1)

Publication Number Publication Date
JPH0460847A true JPH0460847A (ja) 1992-02-26

Family

ID=15923144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2171439A Pending JPH0460847A (ja) 1990-06-29 1990-06-29 障害箇所情報報告回路

Country Status (1)

Country Link
JP (1) JPH0460847A (ja)

Similar Documents

Publication Publication Date Title
US8018837B2 (en) Self-healing chip-to-chip interface
US5784274A (en) System and method for monitoring errors occurring in data processed by a duplexed communication apparatus
JPH0460847A (ja) 障害箇所情報報告回路
US5077744A (en) Method for error protection in telephone switching installations
JP2634962B2 (ja) 論理回路のバックアップ方式
JP2636669B2 (ja) 接続情報検出回路及び接続情報検出方法
JPH0198034A (ja) 多重冗長系回路
JP2704062B2 (ja) 情報処理装置
CN1625782A (zh) 具有存储器器件的集成电路及用于测试该集成电路的方法
JPH08331245A (ja) パフォーマンス・モニタ装置
JPH05134945A (ja) バスインターフエース機構
JPH06161911A (ja) データ転送方式
JPH03189736A (ja) 選択回路の障害検出方式
JPH04120938A (ja) アドレス・コントロール・メモリの自己診断回路
JPH0497443A (ja) 障害検出回路
JPH0537600A (ja) データメモリ監視回路
JPH0312744A (ja) エラー検出回路
JPH036741A (ja) 二重化システムのデータ出力装置
JPH0950305A (ja) プログラマブルコントローラおよびその故障検出方法
JPH03106154A (ja) バイト回路
JPH08242271A (ja) 系切替え装置
JPH04170657A (ja) 伝送路制御装置
JPH04113282A (ja) 半導体集積回路
JPH0388045A (ja) 論理回路
JPH02195745A (ja) 重度の回線誤り率検出回路