JPH02195745A - 重度の回線誤り率検出回路 - Google Patents
重度の回線誤り率検出回路Info
- Publication number
- JPH02195745A JPH02195745A JP1471589A JP1471589A JPH02195745A JP H02195745 A JPH02195745 A JP H02195745A JP 1471589 A JP1471589 A JP 1471589A JP 1471589 A JP1471589 A JP 1471589A JP H02195745 A JPH02195745 A JP H02195745A
- Authority
- JP
- Japan
- Prior art keywords
- error
- line
- error rate
- detection
- curve
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 76
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
重度の回線誤り率検出回路に関し、
特定の回線誤り率を境界に、エラー検出と解除が、明確
に行われ且つ、エラー検出時間を短く出来る重度の回線
誤り率検出回路の提供を目的とし、一定時間の回線のビ
ットエラー数が第１の閾値を越えた時エラー検出とする
エラー検出確率の、重度の回線誤り率の時は充分１に近
く、軽度の回線誤り率の時は充分０に近い、エラー検出
曲線と、一定時間の回線のビットエラー数が第２の閾値
以下の時エラー解除とするエラー解除確率の、重度の回
線誤り率の時は充分Ｏに近く、軽度の回線誤り率の時は
充分１に近い、エラー解除曲線との交点の確率が少なく
とも０．５以下で充分小さくなるように第１の閾値、及
び第２の閾値を定め、上記エラー検出とした時のエラー
検出信号をエラー検出保護回路に入力し、上記エラー解
除とした時のエラー解除信号をエラー解除保護回路に入
力し、該エラー検出保護回路の出力をフリップフロップ
（以下ＦＦと称す）のセット端子に入力し、該エラー解
除保護回路（２）の出力を該ＦＦのリセット端子に入力
し、該ＦＦがセットされた時、重度の回線誤り率となっ
たとしてエラー信号を出力する構成とする。
に行われ且つ、エラー検出時間を短く出来る重度の回線
誤り率検出回路の提供を目的とし、一定時間の回線のビ
ットエラー数が第１の閾値を越えた時エラー検出とする
エラー検出確率の、重度の回線誤り率の時は充分１に近
く、軽度の回線誤り率の時は充分０に近い、エラー検出
曲線と、一定時間の回線のビットエラー数が第２の閾値
以下の時エラー解除とするエラー解除確率の、重度の回
線誤り率の時は充分Ｏに近く、軽度の回線誤り率の時は
充分１に近い、エラー解除曲線との交点の確率が少なく
とも０．５以下で充分小さくなるように第１の閾値、及
び第２の閾値を定め、上記エラー検出とした時のエラー
検出信号をエラー検出保護回路に入力し、上記エラー解
除とした時のエラー解除信号をエラー解除保護回路に入
力し、該エラー検出保護回路の出力をフリップフロップ
（以下ＦＦと称す）のセット端子に入力し、該エラー解
除保護回路（２）の出力を該ＦＦのリセット端子に入力
し、該ＦＦがセットされた時、重度の回線誤り率となっ
たとしてエラー信号を出力する構成とする。
本発明は、通信システムにおける、回線のビット誤り率
が、重度の回線誤り率であるかを検出する重度の回線誤
り率検出回路に関する。
が、重度の回線誤り率であるかを検出する重度の回線誤
り率検出回路に関する。
重度の回線誤り率であるかを検出するのは、重度の回線
誤り率になった時は確実にエラー信号を出力する必要が
ある。
誤り率になった時は確実にエラー信号を出力する必要が
ある。
しかし、回線の誤り率は時間と共に変動するので、−旦
重度の回線誤り率となりエラー信号を出力すれば、これ
の解除は、エラー数の監視により一定値以下迄回線誤り
率が下がるのを待ってから行うこととする。
重度の回線誤り率となりエラー信号を出力すれば、これ
の解除は、エラー数の監視により一定値以下迄回線誤り
率が下がるのを待ってから行うこととする。
この様なヒステリシス特性により、不安定なエラー生起
により、エラー検出出力がばたつくことを緩和出来る。
により、エラー検出出力がばたつくことを緩和出来る。
もう１つのポイントとして、エラー検出時間を短く出来
ることが要求される。
ることが要求される。
第４図は従来のエラー検出曲線及びエラー解除曲線の特
性説明図、第５図は従来例の重度の回線誤り率検出回路
のブロック図、第６図は従来例のエラー検出曲線及びエ
ラー解除曲線の特性図である。
性説明図、第５図は従来例の重度の回線誤り率検出回路
のブロック図、第６図は従来例のエラー検出曲線及びエ
ラー解除曲線の特性図である。
従来は、一定時間の回線のビットエラー数が閾値Ａを越
えた時エラー検出とするエラー検出確率のエラー検出曲
線は、重度の回線誤り率の時は充分ｌに近く、軽度の回
線誤り率の時は充分０に近くなるように、閾値Ａを定め
、該一定時間の回線のビットエラー数が閾値Ａを越えな
い時エラー解除とするようにしていた。
えた時エラー検出とするエラー検出確率のエラー検出曲
線は、重度の回線誤り率の時は充分ｌに近く、軽度の回
線誤り率の時は充分０に近くなるように、閾値Ａを定め
、該一定時間の回線のビットエラー数が閾値Ａを越えな
い時エラー解除とするようにしていた。
この場合、エラー検出とするエラー検出信号出力確率を
Ｐとすると、エラー解除とするエラー解除信号出力確率
は（１−Ｐ）となり、エラー検出曲線及びエラー解除曲
線は第４図（Ａ）に示す如く、交点の確率は０．５とな
る。
Ｐとすると、エラー解除とするエラー解除信号出力確率
は（１−Ｐ）となり、エラー検出曲線及びエラー解除曲
線は第４図（Ａ）に示す如く、交点の確率は０．５とな
る。
特定の回ｉｉ！ｉ！誤り率を境界に、エラー検出と解除
が、明確に行われることが理想なので、この交点の確率
を少なくとも０．２以下程度に下げる必要がある。
が、明確に行われることが理想なので、この交点の確率
を少なくとも０．２以下程度に下げる必要がある。
そこで、重度の回線誤り率検出回路としては第５図に示
す如きエラー検出保護回路、及びエラー解除保護回路を
持つものとする。
す如きエラー検出保護回路、及びエラー解除保護回路を
持つものとする。
第５図では、一定時間Ｔ（例えば２ｍ５）の回線のビッ
トエラー数がＡ（例えば１４）を越えた時のエラー検出
信号を、一定時間Ｔ間隔のクロックにて、シフトレジス
タ９に入力するようにしている。
トエラー数がＡ（例えば１４）を越えた時のエラー検出
信号を、一定時間Ｔ間隔のクロックにて、シフトレジス
タ９に入力するようにしている。
このシフトレジスタ９は、エラー検出方向にはＮ１段（
４段）、エラー解除方向にはＮ２段（２段）の保護を持
たせるもので、エラー検出方向では、シフトレジスタ９
の４段の出力Ｑより信号を取り出しナンド回路１−３に
入力し、エラー解除方向では、シフトレジスタ９の２段
の反転出力＊Ｑより信号を取り出しナンド回路２−３に
入力し、ナンド回路１−３の出力はＦＦ３のセット端子
に、ナンド回路２−３の出力はＦＦ３のリセット端子に
入力し、ＦＦ３をナンド回路１−３の出力にてセットす
ることにより重度の回線誤り率となったとしてエラー信
号を出力し、ナンド回路２−３の出力にてリセットする
ようにしている。
４段）、エラー解除方向にはＮ２段（２段）の保護を持
たせるもので、エラー検出方向では、シフトレジスタ９
の４段の出力Ｑより信号を取り出しナンド回路１−３に
入力し、エラー解除方向では、シフトレジスタ９の２段
の反転出力＊Ｑより信号を取り出しナンド回路２−３に
入力し、ナンド回路１−３の出力はＦＦ３のセット端子
に、ナンド回路２−３の出力はＦＦ３のリセット端子に
入力し、ＦＦ３をナンド回路１−３の出力にてセットす
ることにより重度の回線誤り率となったとしてエラー信
号を出力し、ナンド回路２−３の出力にてリセットする
ようにしている。
このように、エラー検出及びエラー解除に対して保護を
設けると、エラー検出信号出力確率はＰ旧となり、エラ
ー解除信号出力確率は（１−Ｐ） Ｎｔとなり、エラー
検出曲線及びエラー解除曲線は第４図（Ｂ）に示す如く
なり、交点の確率は０゜２以下に下げることが出来る。
設けると、エラー検出信号出力確率はＰ旧となり、エラ
ー解除信号出力確率は（１−Ｐ） Ｎｔとなり、エラー
検出曲線及びエラー解除曲線は第４図（Ｂ）に示す如く
なり、交点の確率は０゜２以下に下げることが出来る。
例えば重度の回線誤り率をｉｏ−”、軽度の回線誤り率
を１０−４とし、一定時間を２ｍｓのビットエラー数が
１４個を越えるとエラー、越えないとエラー解除とする
エラー検出曲線及びエラー解除曲線を示すと第６図（Ａ
）に示す如くで、交点の確率は０．５だが、エラー検出
方向に４段、エラー解除方向に２段の保護を持たせると
第６図（Ｂ）に示す如く、交点の確率は０．１４程度と
なる。
を１０−４とし、一定時間を２ｍｓのビットエラー数が
１４個を越えるとエラー、越えないとエラー解除とする
エラー検出曲線及びエラー解除曲線を示すと第６図（Ａ
）に示す如くで、交点の確率は０．５だが、エラー検出
方向に４段、エラー解除方向に２段の保護を持たせると
第６図（Ｂ）に示す如く、交点の確率は０．１４程度と
なる。
よって、この交点の回線誤り率を境界としてエラー検出
と、エラー解除が行われ、ヒステリシス特性を持つもの
となる。
と、エラー解除が行われ、ヒステリシス特性を持つもの
となる。
しかしながら、保護を設けない時の、交点の確率は０．
５と高いので、これを０．２以下に下げるには保護段数
を多くせねばならず、保護段数を増加すると、エラー検
出時間が長くなる問題点がある。
５と高いので、これを０．２以下に下げるには保護段数
を多くせねばならず、保護段数を増加すると、エラー検
出時間が長くなる問題点がある。
本発明は、特定の回線誤り率を境界に、エラー検出と解
除が、明確に行われ且つ、エラー検出時間を短く出来る
重度の回線誤り率検出回路の提供を目的としている。
除が、明確に行われ且つ、エラー検出時間を短く出来る
重度の回線誤り率検出回路の提供を目的としている。
第１図は本発明の原理図である。
第１図（Ｂ）に示す如く、一定時間の回線のビットエラ
ー数が第１の閾値Ａ１を越えた時エラー検出とするエラ
ー検出確率の、重度の回線誤り率の時は充分ｌに近く、
軽度の回線誤り率の時は充分Ｏに近い、エラー検出曲線
と、 一定時間の回線のビットエラー数が第２の閾値Ａ２以下
の時エラー解除とするエラー解除確率の、重度の回線誤
り率の時は充分０に近く、軽度の回線誤り率の時は充分
ｌに近い、エラー解除曲線との交点の確率が少なくとも
０．５以下で充分小さくなるように第１の閾値Ａ１、及
び第２の閾値Ａ２を定める。
ー数が第１の閾値Ａ１を越えた時エラー検出とするエラ
ー検出確率の、重度の回線誤り率の時は充分ｌに近く、
軽度の回線誤り率の時は充分Ｏに近い、エラー検出曲線
と、 一定時間の回線のビットエラー数が第２の閾値Ａ２以下
の時エラー解除とするエラー解除確率の、重度の回線誤
り率の時は充分０に近く、軽度の回線誤り率の時は充分
ｌに近い、エラー解除曲線との交点の確率が少なくとも
０．５以下で充分小さくなるように第１の閾値Ａ１、及
び第２の閾値Ａ２を定める。
そして、第１図（Ａ）に示す如く、上記エラー検出とし
た時のエラー検出信号をエラー検出保護回路１に入力し
、上記エラー解除とした時のエラー解除信号をエラー解
除保護回路２に入力し、該エラー検出保護回路ｌの出力
をＦＦ３のセット端子に入力し、該エラー解除保護回路
２の出力を該ＦＦ３のリセット端子に入力し、該ＦＦ３
がセットされた時、重度の回線誤り率となったとしてエ
ラー信号を出力するようにする。
た時のエラー検出信号をエラー検出保護回路１に入力し
、上記エラー解除とした時のエラー解除信号をエラー解
除保護回路２に入力し、該エラー検出保護回路ｌの出力
をＦＦ３のセット端子に入力し、該エラー解除保護回路
２の出力を該ＦＦ３のリセット端子に入力し、該ＦＦ３
がセットされた時、重度の回線誤り率となったとしてエ
ラー信号を出力するようにする。
本発明によれば、第１の閾値Ａ１と、第２の閾値Ａ２を
選択することにより、第１図（Ｂ）に示す如く、エラー
検出曲線とエラー解除曲線との交点の確率を、少なくと
も０．５以下の小さい値になるようにしであるので、重
度の回線誤り率検出回路のエラー検出及びエラー解除の
保護段数は従来より少なくしても、交点の確率を０．２
以下にすることが出来る。
選択することにより、第１図（Ｂ）に示す如く、エラー
検出曲線とエラー解除曲線との交点の確率を、少なくと
も０．５以下の小さい値になるようにしであるので、重
度の回線誤り率検出回路のエラー検出及びエラー解除の
保護段数は従来より少なくしても、交点の確率を０．２
以下にすることが出来る。
従って、重度の回線誤り率検出回路のエラー検出時間を
短くすることが出来る。
短くすることが出来る。
第２図は本発明の実施例のエラー検出曲線及びエラー解
除曲線を示す図、第３図は本発明の実施例の重度の回線
誤り率検出回路のブロック図である。
除曲線を示す図、第３図は本発明の実施例の重度の回線
誤り率検出回路のブロック図である。
例えば重度の回線誤り率をｔｏ−”、軽度の回線誤り率
を１０−４とし、一定時間を２ｍｓのビットエラー数が
１９個を越えるとエラー信号を出力し、ビットエラー数
がｌＯ以下ならばエラー解除信号を出力するようにする
と、第２図（Ａ）に示す如く、エラー検出曲線は、重度
の回線誤り率の時は充分１に近く、軽度の回線誤り率の
時は充分Ｏに近（、エラー解除曲線は重度の回線誤り率
の時は充分０に近く、軽度の回線誤り率の時は充分１に
近く、且つ交点の確率は０．１５程度となる。
を１０−４とし、一定時間を２ｍｓのビットエラー数が
１９個を越えるとエラー信号を出力し、ビットエラー数
がｌＯ以下ならばエラー解除信号を出力するようにする
と、第２図（Ａ）に示す如く、エラー検出曲線は、重度
の回線誤り率の時は充分１に近く、軽度の回線誤り率の
時は充分Ｏに近（、エラー解除曲線は重度の回線誤り率
の時は充分０に近く、軽度の回線誤り率の時は充分１に
近く、且つ交点の確率は０．１５程度となる。
従って、保護段数を少なくすることが出来る。。
例えば、エラー検出保護回路の段数及びエラー解除保護
回路の段数を２段とすると、エラー検出曲線及びエラー
解除曲線は第２図（Ｂ）に示す如くなり、交点の確率は
０．０３程度となり、保護段数は少なくとも、交点の確
率は従来より小さくすることが出来るので、検出時間を
短くすることが出来る。
回路の段数を２段とすると、エラー検出曲線及びエラー
解除曲線は第２図（Ｂ）に示す如くなり、交点の確率は
０．０３程度となり、保護段数は少なくとも、交点の確
率は従来より小さくすることが出来るので、検出時間を
短くすることが出来る。
この場合の重度の回線誤り率検出回路は、第３図の如く
なり、一定時間（２ｍｓ）でビットエラー数が１９を越
えたときのエラー検出信号は、時間間隔が一定時間（２
ｍｓ）のクロックにて、２段のシフトレジスタｌ−１に
入力し、一定時間（２ｍｓ）でビットエラー数がｌＯ以
下の時のエラー解除信号は、時間間隔が一定時間（２ｍ
ｓ）のクロックにて、２段のシフトレジスタ２−１に入
力するようにしている。
なり、一定時間（２ｍｓ）でビットエラー数が１９を越
えたときのエラー検出信号は、時間間隔が一定時間（２
ｍｓ）のクロックにて、２段のシフトレジスタｌ−１に
入力し、一定時間（２ｍｓ）でビットエラー数がｌＯ以
下の時のエラー解除信号は、時間間隔が一定時間（２ｍ
ｓ）のクロックにて、２段のシフトレジスタ２−１に入
力するようにしている。
そして、シフトレジスタｌ−１の２段の出力Ｑよりナン
ド回路１−２に入力し、又シフトレジスタ２−１の２段
の出力Ｑよりナンド回路２−２に入力し、ナンド回路１
−２の出力はＦＦ３のセット端子に、ナンド回路２−２
の出力はＦＦ３のリセット端子に入力し、ナンド回路１
−２の出力にてセットすることにより重度の回線誤り率
になったとしてエラー信号を出力し、ナンド回路２−２
の出力にてリセットするようにして、ヒステリシス特性
を持たせるようにしている。
ド回路１−２に入力し、又シフトレジスタ２−１の２段
の出力Ｑよりナンド回路２−２に入力し、ナンド回路１
−２の出力はＦＦ３のセット端子に、ナンド回路２−２
の出力はＦＦ３のリセット端子に入力し、ナンド回路１
−２の出力にてセットすることにより重度の回線誤り率
になったとしてエラー信号を出力し、ナンド回路２−２
の出力にてリセットするようにして、ヒステリシス特性
を持たせるようにしている。
以上詳細に説明せる如く本発明によれば、エラー検出保
護回路及びエラー解除保護回路の保護段数が少なくとも
、エラー検出曲線とエラー解除曲線との交点の確率を従
来以下に小さく出来るので、重度の回線誤り率検出回路
のエラー検出時間を短くすることが出来る効果がある。
護回路及びエラー解除保護回路の保護段数が少なくとも
、エラー検出曲線とエラー解除曲線との交点の確率を従
来以下に小さく出来るので、重度の回線誤り率検出回路
のエラー検出時間を短くすることが出来る効果がある。
第１図は本発明の原理図、
第２図は本発明の実施例のエラー検出曲線及びエラー解
除曲線を示す図、 第３図は本発明の実施例の重度の回線誤り率検出回路の
ブロック図、 第４図は従来のエラー検出曲線及びエラー解除曲線の特
性説明図、 第５図は従来例の重度の回線誤り率検出回路のブロック
図、 第６図は従来例のエラー検出曲線及びエラー解除曲線の
特性図である。 図において、 １はエラー検出保護回路、 ２はエラー解除保護回路、 ｊはフリップフロップ、 １−１．２−１．９はシフトレジスタ、１−２．１−３
．２−２．２−３はナンド回路を示す。 従来のエラー腋忠曲矛粂ｇＬヅヱラー角引余曲線のシｉ
ノｌ’ｌ’ｉ 明ｅ 第 午 図 一定日合間 ２ｍ５ ｎＤ値ビットエラー委丈ｌ午イ固 保官飯アン （Ａ） ＣＢ） 従来イ列のエラー検東曲線反び゛エラー解脈曲糸束と示
す図第６図
除曲線を示す図、 第３図は本発明の実施例の重度の回線誤り率検出回路の
ブロック図、 第４図は従来のエラー検出曲線及びエラー解除曲線の特
性説明図、 第５図は従来例の重度の回線誤り率検出回路のブロック
図、 第６図は従来例のエラー検出曲線及びエラー解除曲線の
特性図である。 図において、 １はエラー検出保護回路、 ２はエラー解除保護回路、 ｊはフリップフロップ、 １−１．２−１．９はシフトレジスタ、１−２．１−３
．２−２．２−３はナンド回路を示す。 従来のエラー腋忠曲矛粂ｇＬヅヱラー角引余曲線のシｉ
ノｌ’ｌ’ｉ 明ｅ 第 午 図 一定日合間 ２ｍ５ ｎＤ値ビットエラー委丈ｌ午イ固 保官飯アン （Ａ） ＣＢ） 従来イ列のエラー検東曲線反び゛エラー解脈曲糸束と示
す図第６図
Claims (1)
- 【特許請求の範囲】 一定時間の回線のビットエラー数が第１の閾値Ａ１を越
えた時エラー検出とするエラー検出確率の、重度の回線
誤り率の時は充分１に近く、軽度の回線誤り率の時は充
分０に近い、エラー検出曲線と、 一定時間の回線のビットエラー数が第２の閾値Ａ２以下
の時エラー解除とするエラー解除確率の、重度の回線誤
り率の時は充分０に近く、軽度の回線誤り率の時は充分
１に近い、エラー解除曲線との交点の確率が少なくとも
０．５以下で充分小さくなるように第１の閾値Ａ１、及
び第２の閾値Ａ２を定め、 上記エラー検出とした時のエラー検出信号をエラー検出
保護回路（１）に入力し、上記エラー解除とした時のエ
ラー解除信号をエラー解除保護回路（２）に入力し、該
エラー検出保護回路（１）の出力をフリップフロップ（
３）のセット端子に入力し、該エラー解除保護回路（２
）の出力を該フリップフロップ（３）のリセット端子に
入力し、該フリップフロップ（３）がセットされた時、
重度の回線誤り率となったとしてエラー信号を出力する
ことを特徴とする重度の回線誤り率検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1471589A JPH02195745A (ja) | 1989-01-24 | 1989-01-24 | 重度の回線誤り率検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1471589A JPH02195745A (ja) | 1989-01-24 | 1989-01-24 | 重度の回線誤り率検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02195745A true JPH02195745A (ja) | 1990-08-02 |
Family
ID=11868844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1471589A Pending JPH02195745A (ja) | 1989-01-24 | 1989-01-24 | 重度の回線誤り率検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02195745A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183139A (ja) * | 1990-11-19 | 1992-06-30 | Mitsubishi Electric Corp | ループ型伝送装置の伝送障害処置方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59174042A (ja) * | 1983-03-23 | 1984-10-02 | Hitachi Ltd | Ｐｃｍ符号誤り率検出回路 |
| JPS63121336A (ja) * | 1986-11-11 | 1988-05-25 | Nec Corp | 符号誤り率劣化警報回路 |
-
1989
- 1989-01-24 JP JP1471589A patent/JPH02195745A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59174042A (ja) * | 1983-03-23 | 1984-10-02 | Hitachi Ltd | Ｐｃｍ符号誤り率検出回路 |
| JPS63121336A (ja) * | 1986-11-11 | 1988-05-25 | Nec Corp | 符号誤り率劣化警報回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183139A (ja) * | 1990-11-19 | 1992-06-30 | Mitsubishi Electric Corp | ループ型伝送装置の伝送障害処置方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59114652A (ja) | ウォッチドッグ・タイマ回路 | |
| US8560741B2 (en) | Data processing system comprising a monitor | |
| JPH02195745A (ja) | 重度の回線誤り率検出回路 | |
| US20220091928A1 (en) | Infrastructure integrity checking | |
| US5774482A (en) | Apparatus and method for processing errors associated with data transfers in a computer | |
| US20100070829A1 (en) | Error checking and correction overlap ranges | |
| JPH04101535A (ja) | インタフェース回路 | |
| JP2001325870A (ja) | 制御信号の入力回路 | |
| JPH06175888A (ja) | 異常アクセス検出回路 | |
| JPH0481896B2 (ja) | ||
| JPH03189736A (ja) | 選択回路の障害検出方式 | |
| JPH04222134A (ja) | 伝送路信号保護方式 | |
| JPS6041772B2 (ja) | パリテイ作成回路 | |
| JPS59139750A (ja) | エラ−検出方式 | |
| JPH02304654A (ja) | 誤り検出訂正回路 | |
| JPH0460847A (ja) | 障害箇所情報報告回路 | |
| JPS59132050A (ja) | マイコンシステム等における誤出力防止回路 | |
| JPS58189746A (ja) | 処理装置 | |
| JPS60181937A (ja) | 命令コ−ドのチエツク回路 | |
| JPH0638239B2 (ja) | 誤り訂正機構 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPS6072051A (ja) | 割込統合装置 | |
| JPH06132938A (ja) | フレーム変換エラー補正回路 | |
| JPH02118475A (ja) | 論理集積回路 | |
| JPH0540705A (ja) | 障害検出方式 |