JPH0460732A - パチンコゲーム機の制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、記憶手段に設定された複数の記憶ブロックの
うち記憶内容が正常である記憶ブロックに記憶された制
御情報に基づいて制御を実行する制御装置に関する。

（従来の技術） 従来より、例えばパチンコゲーム機においては、パチン
コゲーム機に設けられたランプ或はソレノイド等の外部
機器の動作を制御装置により制御するようにしている。

この種の制御装置は、全体の動作を制御するＣＰＵ及び
制御用プログラムが記憶されたＲＯＭ並びに各種制御情
報が記憶されたＲＡＭから成り、ＣＰＵは、ＲＡＭに記
憶された制御情報を参照しながら外部機器に対して制御
を実行するようになっている。ここで、ＲＡＭに記憶さ
れた制御情報としては、パチンコゲーム機に設けられた
ランプ或はソレノイド等の動作状態及びその動作時間或
は動作回数等である。そして、ＲＡＭの制御情報は、制
御装置により外部機器に対してなされた制御内容に応じ
て更新されるようになっているので、その更新制御情報
に基づいてパチンコゲーム機の動作が順次制御される。

ところで、ソレノイドの通電時、或は玉発射装置の駆動
時には大きな電流が流れるため、制御装置の電源ライン
に電気的ノイズが重畳し、場合によっては、ＲＡＭの記
憶内容が破壊されてしまうことがある。このようにＲＡ
Ｍの記憶内容が破壊された場合、制御装置によるパチン
コゲーム機に対する制御が不確実となったり、或は制御
装置が暴走して実行不能状態に陥ってしまう。そこで、
従来より、制御装置の暴走防止策が考えられており、そ
の−例としてウォッチドッグタイマがある。

これは、良く知られているように、一定時間毎に制御装
置から外部回路に対して確認信号を出力するようにプロ
グラムを構成するもので、指定時間内に制御装置から確
認信号が出力されないときは、制御装置による制御が不
能状態に陥ったと判断して、制御装置に強制割込みをか
けてシステム全体を停止させたり、制御装置をリセット
するものである。

（発明が解決しようとする課題） しかしながら、上記のウォッチドッグタイマを採用した
場合、制御装置からの確認信号を検出して制御装置をリ
セットするための回路を付加しなければならず、その構
成が複雑化してコストが増大するという欠点がある。

本発明は上記事情に鑑みてなされたもので、その目的は
、簡単な構成で記憶手段の記憶内容の破壊に対応するこ
とができる制御装置を提供するにある。

［発明の構成］ （課題を解決するための手段） 本発明は、記憶手段に記憶された制御情報に基づいて外
部機器の動作を制御すると共に制御内容に応じて上記制
御情報を順次更新する制御装置において、前記記憶手段
に設定された主記憶ブロック及び副記憶ブロックの記憶
内容が破壊されたときはこれらの記憶ブロックに初期制
御情報を書込む初期化手段を設け、この初期化手段によ
る初期制御情報書込み終了状態で前記主記憶ブロックの
記憶内容が正常であるときは上記主記憶ブロックに記憶
された制御情報に基づいて前記外部機器を制御すると共
に上記主記憶手段に記憶された記憶内容が破壊され且つ
前記副記憶ブロックに記憶された記憶内容が正常である
ときは上記副記憶ブロックに記憶された制御情報に基づ
いて前記外部機器を制御する制御手段を設け、この制御
手段により前記外部機器に対する制御が実行されたとき
はその制御内容に応じて更新した制御情報を前記主記憶
ブロック及び副記憶ブロックに書込む書込み手段を設け
たものである。

（作用） 記憶手段に設定された主記憶ブロック及び副記憶ブロッ
クが電源投入或は電気ノイズにより破壊された場合は、
初期化手段により主記憶ブロック及び副記憶ブロックに
初期制御情報が書込まれる。

そして、制御手段は主記憶ブロックに記憶された初期制
御情報に基づいて外部機器に対して制御を実行する。続
いて、書込み手段により更新された制御情報が主記憶ブ
ロック及び副記憶ブロックに書込まれる。従って、制御
手段は、主記憶ブロックに記憶された更新制御情報に基
づいて外部機器を順次制御することができる。

さて、電気ノイズにより主記憶ブロックに記憶された記
憶内容が破壊されたときは、制御手段は副記憶ブロック
に記憶された制御情報に基づいて外部機器を制御する。

このとき、副記憶ブロックには主記憶ブロックと同一の
制御情報が記憶されているので、主記憶ブロックの記憶
内容が破壊された場合であっても、外部機器に対して確
実な制御を実行することができる。

（実施例） 以下、本発明をパチンコゲーム機の制御装置に適用した
一実施例を図面を参照して説明する。

第２図に制御基板のブロック図を示す。この第２図にお
いて、制御基板１には初期化手段、制御手段及び書込み
手段たるＣＰＵ２及び各種周辺回路が積載されている。

即ち、電源回路３は交流電源の投入状態でＣＰＵ２及び
周辺回路に直流電源を供給する。リセット信号発生回路
４は、電源回路３からの直流電源が安定するまでロウレ
ベルのリセット信号をＣＰＵ２のリセット端子に出力す
る。そして、クロック信号発生回路５は、所定周期のク
ロック信号をＣＰＵ２のクロック端子に出力する。

入力回路６はＣＰＵ２のデータ端子と接続されており、
図示しないパチンコゲーム機の特定の入賞口に設けられ
た入賞球検知用スイッチ７．８゜９、・・・・・・のオ
ンオフ状態をＣＰＵ２に出力する。

出力回路１０はＣＰＵ２のデータ端子と接続されており
、ＣＰＵ２から駆動信号が出力されたときは、その駆動
信号をラッチすることによりパチンコゲーム機に設けら
れた外部機器たる入賞報知用ランプ１１．特賞報知用ラ
ンプ１２．或は電気役物駆動用のソレノイド１３等に対
する駆動信号の出力状態を維持する。

一方、ＲＯＭ１４には制御用プログラムが記憶されてお
り、ＣＰＵ２はその制御用プログラムに従ってランプ１
１’、１２及びソレノイド１３等を駆動する。また、記
憶手段たるＲＡＭＩ　５にはＣＰＵ２による制御動作の
実行に従ってその制御内容に応じた各種制御情報が記憶
されるようになっており、電源が投入されたとき、或は
ＲＡＭ１５の記憶内容が破壊されたときはＣＰＵ２によ
りその記憶内容が初期化される。

第２図はＲＯＭ１４に記憶された制御用プログラムを示
すフローチャートで、このフローチャートに基づいてＣ
ＰＵ２の制御動作を説明する。

電源回路３に交流電源が接続されると、電源回路３から
ＣＰＵ２及び周辺回路に直流電源が供給される。このと
き、リセット信号発生回路４からロウレベルのリセット
信号が出力されているから、ＣＰＵ２が直流電源電圧の
不安定状態で動作してしまうことはない。そして、直流
電源電圧が安定したところで、リセット信号発生回路４
からのリセット信号が断たれるから、ＣＰＵ２は、第２
図に示すフローチャートのステップＡ１において、ブロ
ック数を５に設定すると共に、第１記憶ブロツクの先頭
アドレスをセットする（ステップＡ２）。つまり、ＣＰ
Ｕ２は、第３図に示すようにＲＡＭ１５を同一記憶領域
を有する第１乃至第５記憶ブロツク１５ａ乃至１５ｅの
５つの記憶ブロックに分割して使用するようになってお
り、そのためにＲＯＭ１４には各記憶ブロック１５ａ乃
至１５ｅの先頭アドレスが記憶されている。この場合、
第１記憶ブロツク１５ａが主記憶ブロックに相当し、第
２．第３記憶ブロック１５ｂ、１５ｃが副記憶ブロック
に相当する。そして、ＣＰＵ２は、第１記憶ブロツク１
５ａの記憶内容を全て加算してそのサム値を演算すると
共に（ステップＡ３）、第１の記憶ブロック１５ａのサ
ム値エリアに予め記憶されているサム値を読取ってから
両者を比較する（ステップＡ４）。ここで、電源投入時
においては、ＲＡＭ１５の記憶内容は全て破壊されてい
るから、サム値が一致することはない。従って、ＣＰＵ
２は、サムチエツク異常と判断して、ステップＡ４から
ステップＡ５に移行してブロック数を１減算すると共に
、ブロック数が０となったか否かを判断する（ステップ
Ａ６）。このとき、ブロック数は４となっているから、
ＣＰＵ２は、ステップＡ６ステツプＡ７に移行してから
第２記憶ブロツク１５ｂの先頭アドレスをセットして（
ステップＡ７）ステップＡ３に戻る。

そして、ＣＰＵ２は、上述したようにして第１乃至第５
記憶ブロツク１５ａ乃至１５ｅ毎にサムチエツク異常を
判定する。ここで、万−第１記憶ブロツク１５ａのサム
値とサム値エリアに記憶されているサム値とが一致した
場合は（確率は１／２５６）　、ＣＰＵ２は、ステップ
Ａ４からステップＡ８に進行して第１記憶ブロツク１５
ａに記憶されているチエツクフラグＡの内容を判定する
。

このとき、チエツクフラグＡの内容は破壊されているの
で、ＣＰＵ２は、ステップＡ８からステップＡ５に移行
して次の第２記憶ブロツク１５ｂの記憶内容が破壊され
ているか否かを判定する。

さて、電源投入時においては、全ての記憶ブロツク１５
ａ乃至１５ｅは破壊されているので、ＣＰＵ２は、第５
記憶ブロツク１５ｅの記憶内容が破壊されていると判断
したところで、ステップ八〇からステップＡ９に進行し
て、第１記憶ブロツク１５ａのチエツクフラグＢに例え
ば１６進数でｒＡＡＪを書込んでから（ステップＡＩＤ
）ステップＡ１に戻る。そして、ＣＰＵ２は、再び第１
乃至第５記憶ブロツク１５ａ乃至１５ｅの記憶内容を判
定し、それらの記憶内容が破壊されていると判断したと
きは、ステップＡ９において第１記憶ブロツク１５ａに
記憶されているチエツクフラグＢを判定する。このとき
、チエツクフラグＢにはｒＡＡＪがセットされているか
ら、ＣＰＵ２は、ステップＡ９からステップＡｌｌに進
行して第１記憶ブロツク１５ａに初期制御情報を書込む
と共に、第１記憶ブロツク１５ａのチエツクフラグＡに
１６進数で「Ａ５」を書込む（ステップＡ１２）。

そして、ＣＰＵ２は、ステップＡＩ２からステップＡ１
３に進行して、第１記憶ブロツク１５ａの記憶内容のサ
ム値を演算してそのサム値をサム値エリアに書込むと共
に、第１記憶ブロツク１５ａの記憶内容を第２．第３記
憶ブロック１５ｂ、１５Ｃにコピーする（ステップＡ　
１４）。

さて、上述のようにして第１記憶ブロツク１５ａに加え
て第２．第３記憶ブロック１５ｂ、１５Ｃに同一の初期
制御情報を書込んだＣＰＵ２は、ステップＡＩに戻って
再び第１記憶ブロツク１５ａの記憶内容を判定する。こ
のとき、第１記憶ブロツク１５ａに記憶された初期制御
情報は破壊されていないので、ＣＰＵ２は、ステップＡ
４及び八８においてサムチエツク及びチエツクフラグＡ
は正常であると判断して、第１記憶ブロツク１５ａに記
憶されている初期制御情報をこの第１記憶ブロツク１５
ａにコピーする（ステップＡ１５）。

つまり、第１記憶ブロツク１５ａの記憶内容が正常であ
るときは、第１記憶ブロツク１５ａの記憶内容が変更さ
れることはない。続いてＣＰＵ２は、第１記憶ブロツク
１５ａに記憶されている初期制御情報を第４．第５記憶
ブロック１５ｄ、１５ｅにコピーして（ステップＡｌＢ
）、第１記憶ブロツク１５ａの記憶内容のバックアップ
を作成する。

この結果、第１乃至第５記憶ブロツク１５ａ乃至１５ｅ
には同一の初期制御情報が記憶される。そして、ＣＰＵ
２は、チエツクフラグＢをクリアしてから（ステップＡ
１７）、入出力情報作成処理サブルーチン（ステップＡ
　１ｇ）を実行する。この結果、パチンコゲーム機に設
けられたランプ１１゜１２及びソレノイド１３等の動作
状態及びその動作時間或は動作回数等を示す制御情報に
基づいて、ＣＰＵ２はそれらの外部機器に対する制御を
実行すると共にその制御内容に応じて順次更新した制御
情報を第１記憶ブロツク１５ａに記憶する。

そして、ＣＰＵ２は、第１記憶ブロツク１５ａに記憶さ
れている更新制御情報のサム値を演算してその値をサム
値エリアに書込むと共に、第１記憶ブロツク１５ａの記
憶内容を第２．第３記憶ブロック１５ｂ、１５ｃにコピ
ーする。

以上の動作の結果、ＣＰＵ２によってパチンコゲーム機
に対する制御か１回分実行された時点においては、第１
乃至第３記憶ブロツク１５ａ乃至１５ｃには今回更新さ
れた制御情報が記憶されていると共に、第４．第５記憶
ブロック１５ｄ、１５ｅには更新前の制御情報が記憶さ
れていることになる。そして、ＣＰＵ２は、第１記憶ブ
ロツク１５ａの記憶内容が破壊されていないと判断する
限り、その第１記憶ブロツク１５ａに記憶されている制
御情報に基づいてパチンコゲーム機に対する制御を繰り
返して実行する。

さて、例えば電源ラインに電気ノイズが重畳した場合、
第１記憶ブロツク１５ａの記憶内容が破壊されてしまう
ことがある。このような場合、ＣＰＵ２は、ステップＡ
４からステップＡ５に移行して、第２記憶ブロツク１５
ｂの記憶内容を判定するようになる。そして、第２の記
憶ブロック１５ｂの記憶内容も破壊されていると判定し
たときは、第３乃至第５記憶ブロツク１５ｃ乃至１５ｅ
の記憶内容を順次判定する。このとき、例えば第３記憶
ブロツク１５ｃの記憶内容が破壊されていない場合は、
ＣＰＵ２は、ステップＡ１５．　Ａ１６において第３記
憶ブロツク１５ｃの記憶内容を第１記憶ブロック１５ａ
及び第４．第５記憶ブロック１５ｄ、１５ｅにコピーす
ると共に、その第１記憶ブロツク１５ａに記憶された制
御情報に基づいてパチンコゲーム機に対する制御を実行
する。

また、第１乃至第３記憶ブロツク１５ａ乃至１５ｃの記
憶内容が破壊されていたときは、ＣＰＵ２は、第４記憶
ブロツク１５ｄ（第４記憶ブロツク１５ｄの記憶内容も
破壊されていたときは第５ブロツク１５ｅ）に記憶され
ている制御情報に基づいてパチンコゲーム機に対する制
御を実行する。

このとき、第４若しくは第５記憶ブロツクに記憶されて
いる制御情報は前回の制御実行時に参照された制御情報
であるので、前回の制御時にパチンコゲーム機に対して
実行された制御が再び実行される。従って、第１乃至第
３記憶ブロツク１５ａ乃至１５ｃの記憶内容が破壊され
た場合であっても、第４．第５ブロック１５ｄ、１５ｅ
の記憶内容が正常である限り、パチンコゲーム機に対す
る制御を継続して実行することができる。

ここで、電気ノイズにより第１乃至第５記憶ブロック１
５ｇ乃至１５ｅの記憶内容が破壊されてしまった場合は
、電源投入時と同様にして第１記憶ブロツク１５ａに初
期制御情報が書込まれるので、その初期制御情報に基づ
いてパチンコゲーム機に対する制御が実行される。

一方、第１乃至第５記憶ブロツク１５ａ乃至１５ｅに記
憶されている記憶内容が正常であっても、ＲＡＭ１５と
ＣＰＵ２とを接続するパスラインに電気ノイズが重畳し
た場合は、ＣＰＵ２は各記憶ブロック１５ａ乃至１５ｅ
の記憶内容が正常であるにも拘らず破壊されていると判
断してしまう。

しかしながら、このような場合、ＣＰＵ２は、ステップ
ＡＩＯにおいてチエツクフラグＢにｒＡＡＪをセットし
てから、再び第１乃至第５記憶ブロツク１５ａ乃至１５
ｅの記憶内容を判定するので、この時点で電気ノイズに
よる影響が消失していた場合は、ＣＰＵ２により第１記
憶ブロツク１５ａに記憶された制御情報に基づいてパチ
ンコゲーム機に対する制御が実行される。また、パスラ
インに電気ノイズが継続して重畳している場合は、ＲＡ
Ｍ１５から読込んだチエツクフラグＢのデータも破壊さ
れているので、ＣＰＵ２は、ステップＡ９において「Ｎ
Ｏ」と判定し続ける。そして、電気ノイズの影響が消失
することによりチエツクフラグＢのデータを正常に読込
んだところで、ＣＰＵ２は、第１記憶ブムツク１５ａの
記憶内容を初期化する。従って、第１乃至第５記憶ブロ
ツク１５ａ乃至１５ｅの記憶内容を２回以上繰返してチ
エツクするような場合は、電気ノイズによりＲＡＭ１５
の記憶内容が破壊されている可能性が高いので、第１記
憶ブロツク１５ａに初期化情報を書込むことにより、誤
った制御情報に基づいてパチンコゲーム機に対する制御
が不用意に実行されてしまうことはない。

要するに、上記構成のものによれば、第１乃至第５記憶
ブロツク１５ａ乃至１５ｅのうち記憶内容が正常である
記憶ブロックに記憶されている制御情報に基づいてパチ
ンコゲーム機に対する制御が実行されるので、ＲＡＭ１
５の記憶内容の一部が破壊された場合であっても、パチ
ンコゲーム機に対して確実な制御を実行することができ
る。

また、第４及び第５記憶ブロツク１５ｄ及び１５ｅには
更新前の制御情報が記憶されているので、例えば第１記
憶ブロツク１５Ｈのサムチエツクデータ作成直後にこの
第１記憶ブロツク１５ａの記憶内容が破壊されることに
より、その誤った制御情報が第２．第３記憶ブロック１
５ｂ、１５ｃにコピーされた場合であっても、第４．第
５ブロック１５ｄ、１５ｅには前回の制御実行時におけ
る正確な制御情報が記憶されているので、その制御情報
に基づいてパチンコゲーム機に対して確実な制御が実行
される。

〔発明の効果コ 以上の説明から明らかなように、本発明の制御装置によ
れば、主記憶ブロック及び副記憶ブロックに制御情報を
記憶すると共に、主記憶ブロックに記憶されている制御
情報が破壊されているときは副記憶ブロックに記憶され
ている制御情報に基づいて外部機器に対して制御を実行
するようにしたので、簡単な構成で記憶手段の記憶内容
の破壊に対応することができるという優れた効果を奏す
る。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図は全体の
ブロック図、第２図は制御内容を示すフローチャート、
第３図は記憶ブロックの配置を示す図である。 図中、２はＣＰＵ　（初期化手段、制御手段９書込み手
段）、１１．１２はランプ（外部機器）、１３はソレノ
イド（外部機器）、１５はＲＡＭ（記憶手段）、１５ａ
は第１記憶ブロツク（主記憶ブロック）、１５ｂ、１５
ｃは第２．第３記憶ブロツク（副記憶ブロック）である
。 出願人　　ダイコク電機株式会社

Claims (1)

【特許請求の範囲】
1. １、記憶手段に記憶された制御情報に基づいて外部機器
   の動作を制御すると共に制御内容に応じて上記制御情報
   を順次更新する制御装置であって、前記記憶手段に設定
   された主記憶ブロック及び副記憶ブロックの記憶内容が
   破壊されたときはこれらの記憶ブロックに初期制御情報
   を書込む初期化手段と、この初期化手段による初期制御
   情報書込み終了状態で前記主記憶ブロックの記憶内容が
   正常であるときは上記主記憶ブロックに記憶された制御
   情報に基づいて前記外部機器を制御すると共に上記主記
   憶手段に記憶された記憶内容が破壊され且つ前記副記憶
   ブロックに記憶された記憶内容が正常であるときは上記
   副記憶ブロックに記憶された制御情報に基づいて、前記
   外部機器を制御する制御手段と、この制御手段により前
   記外部機器に対する制御が実行されたときはその制御内
   容に応じて更新した制御情報を前記主記憶ブロック及び
   副記憶ブロックに書込む書込み手段とを備えたことを特
   徴とする制御装置。