JP2001198271A - 遊技機 - Google Patents
遊技機Info
- Publication number
- JP2001198271A JP2001198271A JP2000009395A JP2000009395A JP2001198271A JP 2001198271 A JP2001198271 A JP 2001198271A JP 2000009395 A JP2000009395 A JP 2000009395A JP 2000009395 A JP2000009395 A JP 2000009395A JP 2001198271 A JP2001198271 A JP 2001198271A
- Authority
- JP
- Japan
- Prior art keywords
- game
- game control
- interrupt
- power failure
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pinball Game Machines (AREA)
Abstract
電復帰時に停電発生時の状態からの制御を正確に再開で
き、且つ、制約されたプログラムサイズの中で効率よく
遊技制御を実行できる制御構造を備えることが要求され
る。 【解決手段】 バックアップ機能を有する遊技制御装置
において、停電復帰時に、停電発生時にメイン制御手段
によって実行されていた遊技制御処理に割込み設定がな
されていたか否かを判断し、割込み禁止が設定されてい
た場合には再度割込み禁止設定を行った後に停電発生時
に実行していた遊技制御処理を再開し、割込み禁止設定
がなされていなかった場合には割込み許可状態とした後
に停電発生時に実行していた遊技制御処理を再開するよ
うにした。
Description
プログラムに従って遊技領域における遊技の進行を制御
する遊技制御手段を備えた遊技機に関し、特に停電時の
メモリデータのバックアップ機能を有する遊技機の制御
装置に関する。
機、パチスロ機等の遊技機は検定機関による規格、性能
の検査を受け、許可されたものが市場への販売を認めら
れている。
ンジボール機、雀球機等の遊技球を使用した遊技領域を
有するいわゆる弾球遊技機は、遊技球を循環させる循環
装置が設けられた島設備に設置されている。このため、
弾球遊技機を制御するための遊技プログラムは、遊技球
の移動に起因したノイズが発生し易い環境で稼動される
ことや、検定機関により遊技プログラムのサイズが制約
されていることなどの理由から、一般に、ノイズに強く
しかもプログラム効率が良好なリセット割込処理方式を
採用している。このリセット割込処理方式は、タイマ回
路からのクロック信号を、制御装置を構成するCPUの
リセット端子に入力して周期的にCPUをリセットし、
このリセット毎に遊技制御シーケンスを繰返し実行する
ことで遊技制御を行うものである。一方、最近になっ
て、停電により遊技者が不利益を被ることがないように
するため、弾球遊技機を制御するための制御データのバ
ックアップ機能が検定機関によって認められるようにな
った。
込処理を利用した制御方式に、単にバックアップ機能を
付加すると以下のような問題が生じることが明らかにな
った。
が担保されたメモリ(不揮発性のEEPROMや、停電
時に動作電源が担保されたRAM)に停電時の制御状態
や現在実行中のプログラムの命令位置等の制御データを
退避する停電処理は、停電発生時に速やかに実行されな
ければならないので、割込み入力により実行するのが望
ましい。ところで、一般のCPUは、ソフトウェアによ
り割込みの許可・禁止がコントロールできる通常割込み
入力(例えばINT)と、ソフトウェアによって割込み
の許可・禁止がコントロールできない強制割込み入力
(NMI)を備えており、強制割込み入力は通常割込み
入力に対して優先順位の高い割込みとなる。そのため、
停電処理は、最優先の強制割込み入力を利用して構成す
るのが一般的である。
ウェアによりCPUを強制的に初期状態にさせる機能で
あるため、リセット入力を使用するリセット割込処理と
強制割込み処理とを併用すると、強制割込み入力によっ
て実行されている停電処理中、又は、停電処理後の電源
断を待っている待機中に、リセットパルスが入力される
とCPUがリセットされてしまう。そして、これによっ
てプログラムが所定の番地(例えば、プログラムアドレ
スの0番地)から実行されてしまい、その初期化処理に
よって停電処理で退避した制御データが保持できなくな
り、停電復帰時に停電発生時の状態からの制御を正確に
再開することができない。その結果、遊技者や遊技店に
不利益を与えてしまうおそれがあるという問題がある。
ラムには、停電復帰時に停電発生時の状態からの制御を
正確に再開でき、且つ、制約されたプログラムサイズの
中で効率よくしかもノイズによる暴走を防止しつつ遊技
制御を実行できる制御構造を備えることが要求される。
になされたもので、制約されたプログラムサイズの中で
効率よく遊技制御を実行でき、且つ、ノイズによる遊技
制御手段の暴走をある程度防止できるとともに、停電復
帰時に停電発生時の状態からの制御を正確に再開できる
遊技機を提供することを目的とする。
本発明は、遊技領域における遊技の進行を制御するため
の遊技制御処理を、第1遊技制御処理、第2遊技制御処
理、及び、第3遊技制御処理とから構成し、前記遊技制
御処理に基づいて遊技を進行させる遊技制御手段を備え
た遊技機であって、前記遊技制御手段は、前記第1遊技
制御処理を繰返し実行するメイン制御手段と、前記第2
遊技制御処理を所定時間毎に実行する通常割込み制御手
段と、前記第3遊技制御処理を停電通知信号に基づいて
強制的に実行する強制割込み制御手段と備え、前記第1
遊技制御処理を構成する一連の処理には、その処理を実
行中に通常割込み制御手段の実行を待機させる割込み禁
止設定がなされる処理(ステップS5g,S5i,S5
j等)を含み、前記強制割込み制御手段は、停電発生時
に、前記メイン制御手段によって実行されていた第1遊
技制御処理において割込み設定がなされているか否かを
示す情報を保存する処理状態保存手段(ステップS2
2)を備え、前記メイン制御手段は、停電復帰時に、前
記処理状態保存手段の保存情報が、割込み禁止設定であ
った場合には割込み禁止設定を行った後に停電発生時に
実行していた第1遊技制御処理を再開し、一方、割込み
禁止設定がなされていなかった場合には割込み許可状態
とした後に停電発生時に実行していた第1遊技制御処理
を中断した箇所から再開する停電復帰処理手段(ステッ
プS4a〜S4i)を備えるようにした。
技の進行を制御する処理を、繰返し実行する第1の処理
と、所定時間毎に実行する第2の処理と、緊急時に実行
する第3処理とに分け、第1の処理はループ状に構成し
て常時実行させ、第2の処理はソフトウェアで禁止可能
な通常割込みで構成し、第3の処理はソフトウェアで禁
止不能な強制割込みで構成することにより、プログラム
が3つにグループ化され全体のプログラム構造が単純化
されるため、1つあるいは2つの連続したプログラムで
構成する場合に比べて制約されたプログラムサイズの中
で効率よく遊技制御を実行できる。
理を実行するため、この第2の処理に周期的な監視処理
(ステップS12)を含ませることにより、繰返し実行
する第1の処理の割込み禁止設定がなされる処理でノイ
ズによる無限ループへの飛込み等が発生しても遊技制御
手段の暴走を防止できる。さらに、強制割込みによる第
3の処理は、停電発生時に前記第1の処理中における割
込み禁止の設定の状態を保存し、停電復帰時には前記第
1の処理中に割込み禁止の設定がなされていたか否か判
断して元の設定状態に戻すようにしているため、停電復
帰時に停電発生時の中断状態からの制御を正確に再開す
ることができる。
には、遊技付与価値を決定するための乱数を生成する乱
数更新処理(ステップS16)を含み、前記第1遊技制
御処理には、所定条件の成立に基づいて前記乱数更新処
理により生成された乱数値を抽出し記憶する乱数取得処
理(ステップS5g)を含むようにする。これによって
複雑な乱数発生プログラムを作成したり制御用ICとは
別個に乱数発生用ICを設けたりすることなく、遊技内
容にランダム性を与え遊技の興趣を高めることができ
る。
理には、全ての出力ポートにオフデータをセットする出
力データ固定処理(ステップS23)を含むようにす
る。これによって、停電復帰時に遊技制御手段の出力ポ
ートはすべてオフデータを先ず出力しそれからオフデー
タ以外を出力するようになるため、停電復旧後に誤って
ソレノイドなどの駆動源が作動するのを防止できるとと
もに、排出制御装置を含む他の制御装置は停電復旧時に
遊技制御手段からのデータや信号を受ける入力ポートを
監視することにより、遊技制御手段による制御が開始さ
れたことを知ることができ、速やかに自己の制御動作を
再開することができるようになり停電復旧時のシステム
全体の回復が早くなる。
面に基づいて説明する。図1は、本発明を適用して好適
な遊技機の一例としてのパチンコ機の遊技盤の構成例を
示すもので、この実施例ではいわゆる「第1種」に属す
るタイプのパチンコ機の遊技盤を示す。
のは遊技盤であり、この遊技盤100の前面に、下方よ
り発射された遊技球を遊技盤上部に誘導する円弧状のガ
イドレール101、可変表示を利用した特別遊技を行な
う特別図柄表示装置102、普通電動役物からなり上記
特別遊技の起動条件を与える特図始動入賞口103、上
記普通電動役物の始動条件を与える普図始動ゲート10
4,105、アタッカーと呼ばれる変動入賞装置10
6、一般入賞口107,108,109,110,11
1、特図始動入賞口への入賞球数を所定数(例えば最大
4個)まで記憶する特図始動入賞記憶表示器121、可
変表示を利用した補助遊技を行なう普通図柄表示器12
2、普図始動ゲートへの遊技球の通過数を所定数(例え
ば最大4個)まで記憶する普図始動記憶表示器123、
遊技の演出効果を高める装飾ランプ124,125、打
球の流れにランダム性を与える風車と呼ばれる打球方向
変換部材126と多数の障害釘(図示略)が設けられて
いる。
では、遊技盤100に設けられた全ての入賞口103〜
111のそれぞれに対応してそこへ入賞した球を検出す
るためにマイクロスイッチや非接触型のセンサからなる
入賞センサが設けられている。すなわち、特図始動入賞
口103の内部には特図始動センサS1が配置され、変
動入賞装置106の内部にはカウントセンサS4と継続
入賞センサS5、一般入賞口107〜111の内部には
入賞センサS4〜S10がそれぞれ配置されている。そ
して、遊技球がこれらの入賞口に入賞すると、入賞セン
サから入賞球検出信号が後述の遊技制御装置210へ送
られ、遊技制御装置210から排出制御装置220へ賞
球数データが送信されるようになっている。
5への通過球が検出されると普通図柄表示器122が所
定時間可変表示動作されるとともに、その間にさらに普
図始動ゲート104,105への通過球が発生するとそ
の球数が記憶されその記憶数に応じて普図始動入賞記憶
表示器123が点灯される。そして、普通図柄表示器1
22の可変表示が停止したときにその表示内容が所定の
態様になると上記普通電動役物からなる特図始動入賞口
103が開成される。
いは閉成状態の特図始動入賞口103に遊技球が入賞す
ると特定図柄表示器102が所定時間可変表示動作され
るとともに、その間にさらに特図始動入賞口103への
入賞球が発生するとその球数が記憶されその記憶数に応
じて特図始動入賞記憶表示器121が点灯される。そし
て、後述するように、特別始動入賞口103への入賞に
関連して抽出された乱数値の判定を行なった後に、当該
判定結果に対応した停止図柄を導出すべく、特別図柄表
示器102における可変表示を開始し所定時間経た後に
前記停止図柄にて停止すべく可変表示を終了する。この
可変表示の終了を契機に、当該可変表示に係わった前記
判定結果が当たりの場合は、上記変動入賞装置106が
所定時間又は所定入賞球数に達するまで開成される。
般入賞領域と継続入賞領域とが設けられており、継続入
賞領域に遊技球が入賞したことを条件として上記変動入
賞装置106の開成動作が所定回数まで繰り返される。
進行の制御が上記遊技制御装置210によって行なわれ
る。遊技制御装置210は、遊技盤毎に制御内容が異な
るため、遊技盤100が交換されると新たなものと入れ
換えられることが普通である。したがって、一般には遊
技制御装置210は、遊技盤100の裏面側に取り付け
られて遊技盤と共に交換できるように構成される。ただ
し、必ずしもそのような構成に限定されるものではな
い。
の裏側に設けられる制御系全体の構成例を示す。図2に
おいて、210は上記遊技盤100における上記のよう
な遊技の進行の制御を行なう遊技制御装置である。22
0は遊技制御装置210から賞球数データを受けて球排
出装置より所定数の賞球を排出させたり、いわゆるCR
機と呼ばれる遊技機では隣接したカード式球貸機(図示
省略)から球貸し数データを受けて所定数の貸し球を排
出させる排出制御装置である。
設けられている特別図柄表示装置102など遊技内容に
関連する表示を行なう表示器の制御を行なう表示制御装
置、240は遊技盤前面の装飾ランプ124,125な
ど装飾用の表示器の制御を行なう装飾制御装置、250
はスピーカ(図示省略)を制御して遊技内容に関連した
効果音を発生させる音制御装置、260はAC24Vの
ような交流電源電圧に基づいてこれらの制御装置210
〜250で必要とされる直流電源電圧DC32V,12
V,5Vを発生するAC−DCコンバータやDC−DC
コンバータからなるDC生成回路261,262,26
3やバックアップ電源VBB(DC5V)を供給するV
BB生成回路264などにより構成された電源供給装置
である。さらに、パチンコ機の裏側には上記制御装置2
10〜250とは別個に、上記電源供給装置260から
の直流電源電圧によらず直接AC24Vを受けて打球発
射装置を制御する発射制御装置270が設けられてい
る。
260に付随して、上記DC生成回路261で生成され
た直流電圧DC32Vを監視し、それが23〜24Vの
ような電圧まで低下したときに停電と判定し検出信号P
DDを出力する停電検出回路265が設けられている。
停電検出回路265から出力される停電検出信号PDD
は、遊技制御装置210のマイクロコンピュータ211
と排出制御装置220のマイクロコンピュータ221の
マスク不能な割込み入力端子NMIにそれぞれ入力され
る。
検出信号PDDを遅延して上記制御装置210〜250
へリセット信号RSとして出力するリセット信号出力遅
延回路266が設けられている。リセット信号出力遅延
回路266における遅延時間は遊技制御装置210や排
出制御装置220における停電処理を実行するのに要す
る時間よりも若干長く設定されている。これによって遊
技制御装置210および排出制御装置220は、停電処
理による必要なデータや内部状態をバックアップされた
RAMに退避した後で、リセット信号によりハード的に
停止状態にロックされ、停電処理終了後電源が完全に断
になるまでマイクロコンピュータが動作可能な状態のま
ま放置されるのを回避するように構成されている。
遊技制御装置210と排出制御装置220には、上記停
電検出回路265からの遅延リセット信号RSを受けて
これをさらに所定時間遅延してそれぞれマイクロコンピ
ュータ211と221のリセット端子へ入力するリセッ
ト信号第1遅延回路212とリセット信号第2遅延回路
222が設けられている。
セット信号第2遅延回路222は、リセットの解除のタ
イミングのみを遅延するもので、それぞれにおける遅延
時間T4とT3は、T4>T3となるように設定され、
これによって図3に示すように、停電発生時にはマイク
ロコンピュータ211と221を同時にリセットさせる
一方、停電復旧時には遊技制御装置210のマイクロコ
ンピュータ211よりも排出制御装置220のマイクロ
コンピュータ221の方が先にリセットを解除されて制
御動作を開始するように構成されている。また、この実
施例においては、遊技制御装置210および排出制御装
置220以外の制御装置230〜250は、停電検出回
路265からのリセット信号RSを遅延する遅延回路を
有しておらず、遊技制御装置210および排出制御装置
220よりも早くリセット状態が解除されるように構成
されている。
置210と排出制御装置220の入出力およびバックア
ップ手段の構成例が示されている。
210はパチンコ遊技等に必要な役物制御を行う半導体
集積回路化されたワンチップマイコン(広義のCPU)
からなる遊技用マイクロコンピュータ211と、リセッ
ト信号を遅延する前述のリセット信号第1遅延回路(D
LY1)212と、水晶発振子の発振信号を分周して所
定の周波数のクロック信号を得るクロック生成回路(C
LK1)213と、各種センサからの信号を受け入れた
りソレノイドなどの駆動手段に対する駆動信号や他の制
御装置に対する制御信号を出力したりする入出力インタ
ーフェース214とを含んで構成される。この実施例で
は、インタフェース214の出力ポートは、例えば出力
データをラッチするフリップフロップとラッチデータを
外部端子へ出力するバッファ回路とから構成され、この
うちフリップフロップのクリア端子に前記リセット信号
RSが入力されるようにされている。これによって、停
電復旧時にリセット信号RSが立ち上がって遊技制御装
置210のCPUが制御を開始するまでの間、リセット
信号RSによって排出制御装置220との通信線が接続
された出力ポートを含む所定の出力ポートが強制的にオ
フデータを出力する状態に固定されるようになってい
る。
は、演算制御手段としての中央処理ユニット(CPU)
と、記憶手段としてROM(リードオンリメモリ)およ
びRAM(ランダムアクセスメモリ)、割込み制御回路
(図示省略)などを内蔵しており、いわゆるアミューズ
チップ用のICとして製造されている。CPUが行なう
遊技進行制御に必要なプログラムや賞球数データはRO
Mに格納されている。
フェース214を介して、前記特図始動入賞口103内
の特図始動センサSS1、普図始動ゲート104,10
5内の普図始動センサSS2,SS3、変動入賞装置1
06内の一般入賞領域に対応したカウントセンサSS4
と継続入賞領域に対応したV入賞センサSS5、一般入
賞口107〜111内の入賞センサSS4〜SS10か
らの検出信号の他、受け皿が遊技球で満杯になったこと
を検出するオーバーフロー検出器301からの信号、貯
留タンクの遊技球を後述する球排出装置400へ供給す
るための導出樋(いわゆるシュート)の下流側に設けら
れ、球排出装置400へ供給可能な遊技球の有無を検出
する半端球検出器302からの信号、遊技盤100の前
面側を覆うガラス板を保持する金枠が開放されたことを
検出する金枠開放検出器303からの信号、球排出装置
400内の賞球検出センサ401,402からの信号な
どが入力される。
ンターフェース214を介して、図示しない遊技店の管
理装置に対してデータを送信するデータ出力端子311
への信号、試験時に内部状態を出力する端子312への
信号、普通電動役物(特図始動入賞口103)の表示ラ
ンプ313の駆動信号、変動入賞装置106の大入賞口
を開閉駆動するアタッカーソレノイド314の駆動信
号、普通電動役物を開閉駆動する普電ソレノイド315
の駆動信号、排出制御装置220、表示制御装置23
0、装飾制御装置240、音制御装置250に対するデ
ータ信号などが出力される。
ンからなる制御用マイクロコンピュータ221と、リセ
ット信号を遅延する前述のリセット信号第2遅延回路
(DLY2)222と、水晶発振子の発振信号を分周し
て所定の周波数のクロック信号を得るクロック生成回路
(CLK2)223と、各種センサからの信号を受け入
れたりソレノイドなどの駆動手段に対する駆動信号や他
の制御装置に対する制御信号を出力したりする入出力イ
ンターフェース224とを含んで構成される。制御用マ
イクロコンピュータ221は、演算制御手段としての中
央処理ユニット(CPU)と、記憶手段としてROMお
よびRAM、割込み制御回路(図示省略)などから構成
される。そして、CPUが行なう遊技球の排出(賞球排
出および貸球排出を含む)などの排出制御に必要なプロ
グラムはROMに格納されている。
フェース224を介して、前記遊技制御装置210から
の賞球データ信号や、球排出装置400内の賞球検出器
401,402,貸し球検出器403,404からの検
出信号、カード式球貸しユニット500からの貸し球デ
ータ信号などが入力される。一方、排出制御装置220
からは入出力インターフェース224を介して、球排出
装置400内の排出モータ411に対する駆動信号、排
出停止用のストッパソレノイド412の駆動信号、賞球
と貸し球の排出流路を切り換える流路切換ソレノイド4
13の駆動信号などが出力される。
ック用電源電圧を生成するDC生成回路263からのD
C電圧をアノード端子に受けるダイオードD1と、該ダ
イオードD1のカソード端子と接地点との間に接続され
た比較的容量値の大きなスーパーコンデンサC1とから
なるバックアップ電源264が設けられ、このバックア
ップ電源264からの電源電圧VBBが上記遊技制御装置
210内のRAMと排出制御装置220内のRAMにそ
れぞれ供給され、停電時にRAMの情報を保持するよう
に構成されている。
制御の手順の一例を、図5〜図9を用いて説明する。図
5〜図9のうち図5および図6は遊技制御装置210に
よって実行されるメイン処理(第1遊技制御処理)の手
順を示す。このメイン処理は、遊技機の電源が投入され
たり、停電が回復したときに実行されるものである。図
7は遊技制御装置210によって実行される通常割込処
理(第2遊技制御処理)の手順を示すもので、例えば1
msecのような周期でソフト的なタイマ割込みにより
実行される処理である。また、図8は遊技制御装置21
0によって実行される強制割込み処理(第3遊技制御処
理)の手順を示すもので、停電検出回路265からの停
電検出信号PDDが割込み端子NMIに入力されること
に基づいて実行される処理である。さらに、図9は図7
の通常割込処理中における払出コマンド送信処理の具体
的な手順を示すものである。
CPUが先ずCPU内部を初期化し全出力ポートをオフ
状態(論理“0”を出力する状態)に設定する(ステッ
プS1,S2)。次に、ステップS3で停電フラグをチ
ェックして正常か否かすなわち停電が発生していたこと
を示す所定のコード(例えば01010101)になっ
ているか否か判定し、所定のコードのときはステップ4
aへ移行し、所定のコード以外のときは通常の電源投入
と判断してステップS5aへ移行する。
成され、電源が供給されていない状態(例えばバックア
ップ用のコンデンサC1が放電された状態)から電源が
投入された場合には例えばバイナリコードで“1111
0000”(16進数で“F0”、以下これをF0Hと
記す)など固有のデータ(メーカーや品種によって異な
る)が当該RAMに設定されており、停電が発生すると
図8の強制割込処理の中で例えばバイナリコードで“0
1010101”(55H)に設定されるようになって
いる。従って、CPUは停電フラグが55Hであれば停
電からの復帰であると、また55H以外であれば通常の
電源立ち上げであると認識することができる。
るとステップ4aへ移行して、先ずバックアップされた
RAM内に退避されていたスタックポインタをCPU内
部に復帰させてから停電復旧のための初期化処理を行な
う(ステップS4c)。停電復旧のための初期化処理は、
停電発生時にバックアップRAMに退避されていたレジ
スタ類を停電発生前の状態へ復旧させたりRAM内の所
定領域のクリアしたりする処理である。
されていたデータに基づいて排出制御装置220への賞
球数データの出力ポートを含む所定の出力ポートへデー
タを出力すなわち停電時の出力ポートの状態を再現させ
る(ステップS4c)。これによって、賞球数データの
出力ポートはオフデータからオフデータ以外のデータに
変化するため、排出制御装置220はこの賞球数データ
を監視することにより遊技制御装置210が動作開始し
たことを認識することができる。
出制御装置220以外の制御装置へ停電復旧処理が終了
したことを知らせる処理を行なう(ステップS4d)。そ
れから割込みタイマを起動し、停電発生前は割込み禁止
状態にされていたかをステップS22で設定される停電
フラグを参照して判定する(ステップS4e,S4f)。
そして、停電前が割込み禁止のときは、バックアップR
AMに退避されていたプログラムカウンタの値などを元
のレジスタに復帰させ割込みを禁止した後に、また停電
前が割込み禁止でないときはバックアップRAMに退避
されていたプログラムカウンタの値などを元のレジスタ
に復帰させ割込みを許可した後に、それぞれ停電復旧処
理を終了する(ステップS4g,S4h,S4i,S4
j)。以上の処理により遊技制御装置内部は停電発生直
前の状態に戻るので、その後CPUは、停電検出時に停
止したプログラムの命令位置から制御を再開することと
なる。
で割込みを禁止しているが、メイン処理の最初のステッ
プで割込み禁止を設定するようにしても良い。その場合
には、この停電復旧処理に入る前に割込み禁止が設定さ
れるので、ステップS4gを行なった後、再度ステップ
S4hで割込み禁止を行なうことなく処理を再開させる
ようにする。
ち上げと判定するとステップ5aへ移行して割込み制御
回路に対して通常割込みの受付けを禁止させてから、ス
タックポインタの設定やRAM内の所定領域のクリア、
RAM内の検査領域へのチェックデータの書込みや各種
レジスタ類の初期値設定などの初期化処理(ステップS
5b)を行なってから、割込みタイマを起動(ステップ
S5c)し、ステップS5aで禁止した割込みを許可
(ステップS5d)した後、符号Aに従って図6の処理へ
移行する。
行なわれる通常遊技制御のループ処理であり、先ずステ
ップS5eでRAM内の検査領域のデータをチェック、
具体的にはステップS5bの初期化処理等で書き込んだ
所定のチェックデータが壊れていないか1回のループ毎
に検査し、異常があったときは図5の符号「B」のよう
にステップS5aへジャンプして割込みを禁止してから
チェックデータの書込みを含む初期化処理(ステップS
5b)をやり直す。
ェックデータが正常であると判定したときはステップS
5gへ進んで、遊技盤に設けられている所定の検出器
(センサ)の信号入力状態を判定する入力判定処理を行
なう。また、この入力判定処理では後述の通常割込みル
ーチン(図7)中のスイッチ入力読込み処理(ステップ
S13)で設定されたフラグを監視して、特図始動セン
サの入力フラグに“1”が立っていると“検出信号有
り”と判定して後述のステップS16で生成される遊技
用乱数を抽出し記憶したり、各センサの入力フラグに対
応して賞球数データ(例えば7個あるいは15個)を設
定する。
より処理が中断されて他の処理(例えば乱数更新処理)
が実行されると不具合が生じるおそれがあるので、処理
が中断されないようにするため処理の先頭で強制割込み
以外の割込みが禁止され、処理が終了した時点で割込み
が解除されるようにされている。そして、この処理の途
中で停電検出による強制割込みが入ると、後述の強制割
込み処理(図8)のステップS22で中断する処理(こ
の場合入力判定処理)は割込み禁止が設定された状態に
あることを認識し、割込禁止フラグが保存される。この
結果、停電復帰時に、前記停電復旧処理のステップS4
fで停電発生前が割込み禁止になっていたかの判定が行
なわれたときに、この場合には割込禁止フラグが設定さ
れているので、ステップS4hで割込み禁止を設定して
中断されていた当該入力判定処理が再開される。従っ
て、処理が途中から再開されても割込み禁止は行なわれ
ているため、停電復帰後もこの入力判定処理中は処理が
中断されないようになる。
06が開成されていないにもかかわらずカウントセンサ
SS4やV入賞センサSS5からの検出信号があったよ
うな場合にこれをエラーとするなどのエラー監視処理を
行なう。続いて、ステップS5iでは、特別図柄表示装
置102における可変表示を制御したり、音制御装置に
対する効果音の発生指令や装飾制御装置に対する装飾表
示の指令を与えるためのコマンドの設定をして通常遊技
表示や大当り時の演出表示などの特図ゲーム処理を行な
う。この処理ルーチンの中で、上記ステップS5gで取
得した乱数が大当りとして設定された値に一致したか否
かの判定も行なわれる。また、この特図ゲーム処理中
も、処理が途中で中断されないようにするため、処理の
先頭で強制割込み以外の割込みが禁止され、処理が終了
した時点で割込みが解除されるようにされる。
22における可変表示を制御するためのフラグを設定し
たり、普図の表示状態に合わせて音制御装置に対する効
果音の発生指令や装飾制御装置に対する装飾表示の指令
を与えるためのコマンドを設定して普図始動時の演出表
示などの普図ゲーム処理を行なう。そして、次のステッ
プS5kで上記ステップS5jで設定された情報に基づ
いて普図を可変表示されるためのデータを出力領域に設
定する普図可変制御処理が行なわれる。上記普図ゲーム
処理および普図可変制御処理中も、処理が途中で中断さ
れないようにするため処理の先頭で強制割込み以外の割
込みが禁止され、処理が終了した時点で割込みが解除さ
れるようにされる。
ム処理や普図ゲーム処理における処理状態(遊技状態)
に基づいて、変動入賞装置106を開成するためのソレ
ノイドや普通電動役物からなる特図始動入賞口103を
開成するためのソレノイドを制御する信号を対応する出
力ポートへ出力させるためのオン・オフデータを出力領
域に設定する処理が行なわれる。続いて、ステップS5
mで、特図ゲーム処理における処理状態に基づいて大当
り信号や特図変動信号等を管理装置へ送信するためのデ
ータを設定する処理が行なわれる。
ゲーム処理ルーチンの中で設定されたコマンドを送信順
に並び変えて出力領域に設定する処理が行なわれる。ス
テップS5oでは、ステップS5iで使用されるゲーム
演出用乱数を更新(例えば乱数+1)するための処理が
行なわれ、大当たり前のいわゆるリーチ演出等の処理を
選択する際に使用される。そして、この乱数更新処理が
終了するとステップS5eへ戻って上記処理5e〜5o
を繰返し実行する。
る間にステップS5cで起動したタイマによる割込みが
1mS毎に入りそのとき割込み禁止がかかっていない
と、CPUは図7の通常割込み処理を実行する。
ずステップS10で強制割込み以外の割込みを禁止して
から、レジスタの値をRAMのスタックエリアに退避
(ステップS11)し、マイクロコンピュータの暴走を
監視するためのウォッチドックタイマICをリセットす
る(ステップS12)。このウォッチドックタイマIC
は所定時間以内にリセットされないと警報信号を発生す
るので、例えば図6のメイン処理中のステップS5gや
5i,5jのように処理に入るときに割込みを禁止する
処理の中でノイズ等によりマイクロコンピュータが暴走
してしまい通常割込み処理に移行できないような場合
に、異常が発生したことをCPUに知らせることができ
る。
れている各種検出器からの入力信号の状態を割込み毎す
なわち1mS毎に読込み、例えばロウレベルからハイレ
ベルへ変化しかつハイレベルが2回連続したら検出信号
有りと判定し入力フラグを立てるスイッチ入力読込み処
理を行なう。それから、図6のメイン処理中のステップ
S5lでのソレノイド駆動処理やステップS5mでの外
部情報編集処理等で出力領域に設定された出力データを
出力ポートに設定して信号を出力させる処理(ステップ
S14)、ステップS5nのコマンド編集処理等で出力
領域に設定された出力データを出力ポートに設定して他
の制御装置に対してコマンドを送信させる処理(ステッ
プS15a,S15b,S15c,S15d)を行な
う。
置に対する表示コマンド送信処理は割込み毎に毎回行な
われるのに対し、排出制御装置に対する払出コマンドの
送信処理と音制御装置に対する音声コマンドの送信処理
と装飾制御装置に対するランプ点灯コマンドの送信処理
は、高速性が要求されていないため時分割処理とされ、
3回の割込み処理に1回つまり3mS毎に実行されるよ
うに構成されている。
6)では特別図柄表示装置102上で行なわれる特図ゲ
ームの当たりを決定する乱数や普通図柄表示装置122
上で行なわれる普図ゲームの当たりを決定する乱数を生
成し、タイマ更新処理(ステップS17)では図6のメ
イン処理ルーチンの各処理で使用される時間を生成す
る。なお、ステップS16での乱数更新処理も単に前回
の値に+1するだけの処理とすることができる。この場
合、更新後の数値は連続した数値になるが、この数値を
ループ処理であるメイン処理ルーチンのステップS5g
で取得するタイミングが乱数更新タイミング(1mS
毎)とずれているため、取得した数値は乱数となる。
でスタック領域に退避しておいたレジスタの値を元のレ
ジスタに戻してから、ステップS10で禁止した割込み
を許可して、メイン処理ルーチンへ復帰して該割込み処
理開始時に中断した処理を再開する(ステップS18,
S19)。
み処理の手順の一例が示されている。この強制割込み処
理は、電源供給装置から割込み入力端子NMIに停電検
出信号PDDが入力されることによって開始され、CP
Uは先ず全てのレジスタの値をバックアップされたRA
M内のスタックエリアに退避(ステップS20)してか
ら、最後にそのスタックエリアの先頭番地を示すスタッ
クポインタの値をRAM内の所定番地に退避する(ステ
ップS21)。
いるか禁止しているかを示すフラグ(例えば割込禁止フ
ラグ)の状態をRAM内の所定番地に保存する(ステッ
プS22)。この保存フラグは、停電復旧後にメイン処
理ルーチンのステップS4fで参照され、強制割込みが
発生した時点のメイン処理で割込み禁止が設定されてい
たか否かが判定される。その後、ステップS23で全出
力ポートにオフデータ(“0”)を設定して、停電時に
不具合が生じないようにアタッカーなどの部品や通信線
のデータ等をソフトウェアによってオフ状態にする。
器401,402の入力信号を読み込んで停電発生時の
球排出装置400の排出状態をバックアップRAMに保
存(ステップS24)し、最後にRAMの所定番地に割
り付けられた停電フラグを、停電発生を示す状態(55
H)に設定して待機状態となる(ステップS25)。そ
して、この待機状態中に、CPUはリセット信号第1遅
延回路からの信号によりリセット状態とされる。すなわ
ち、遊技制御用CPUは先ずソフトウェアにより遊技制
御を停止してから、リセット信号によりハード的に停止
状態にロックされるように構成されている。これによっ
て、停電発生時の不具合の発生が確実に回避されること
となる。
チンの払出コマンド送信処理(ステップ15b)の具体
的な手順が、また図9(b)にはそのタイミングチャー
トが示されている。なお、本実施例においては、排出す
べき賞球数を表わす排出制御データD0〜D7とスター
ト信号STTとストローブ信号STBを合わせたものを
払出コマンドと称する。
送信処理では、先ず第1のステップS30で送信すべき
払出コマンドが設定されているか否か判定して、設定さ
れていなければそのまま通常割込み処理ルーチンへリタ
ーンし、設定されている場合は排出制御装置220に対
するスタート信号STTをハイレベルに変化させるよう
にスタート信号STTの出力ポートを“オン出力”に設
定する(ステップS31)。そして、次のステップS3
2でスタート信号STTをロウレベルに変化させるよう
にスタート信号STTの出力ポートを“オフ出力”に設
定する。これによって、図9(b)のように例えば20
マイクロ秒のような短い時間T1だけハイレベルのスタ
ート信号STTが出力される。
0〜D7を出力させるように出力ポートを設定した後、
ストローブ信号STBをハイレベルに変化させるように
ストローブ信号STBの出力ポートを“オン出力”に設
定する(ステップS34)。そして、次のステップS3
5でストローブ信号STBをロウレベルに変化させるよ
うにストローブ信号STBの出力ポートを“オフ出力”
に設定する。これによって、図9(b)のように例えば
30マイクロ秒のような時間T2だけハイレベルのスト
ローブ信号STBが出力される。
装置220のCPU221の割込み端子に入力されてお
り、排出制御装置220は割込み端子にスタート信号S
TTが入力されるとその立上がりタイミングt1で受信
割込み処理へ移行し、ストローブ信号STBの立上がり
タイミングt2でそのとき入力されている排出制御デー
タD0〜D7を取り込むように制御プログラムが構成さ
れている。
例においては、遊技制御装置210からはいつでも排出
制御データD0〜D7が出力されており、スタート信号
STTの立ち上がり後に排出制御データD0〜D7が変
化し、排出制御装置220はストローブ信号STBの立
ち上がりタイミングで取り込むようになっている。
停電復帰処理の手順が示されている。なお、排出制御装
置220の排出制御プログラムの全体構成は遊技制御装
置210のプログラム構成とほぼ同じである。すなわ
ち、割込みが入っていないときに繰返し実行するメイン
処理と、タイマ割込みによる通常割込み処理と、停電検
出信号PDDによる強制割込み処理と、前記受信割込み
処理とにより構成されており、図10の停電復帰処理は
メイン処理ルーチンの中で立上がりの際に停電フラグが
停電発生を示していると開始される。停電発生時に実行
される強制割込み処理は、図8に示されている遊技制御
装置210の強制割込み処理とほぼ同じである。
込みを禁止(ステップS40)してから、停電復帰初期
化処理(ステップS41)を行なった後、排出制御デー
タD0〜D7を監視するための時間(例えば250マイ
クロ秒≒T4−T3)を設定する(ステップS42)。
停電復帰初期化処理は、停電発生時にバックアップRA
Mに退避されていたレジスタ類を停電発生前の状態へ復
旧させるとともにそれ以外レジスタ類は電源立上げ時の
初期設定と同様な設定を行なう処理である。
10から入力されている排出制御データD0〜D7がす
べてオフデータ(“0”)か否か判定する。停電復帰時
には前述したように遊技制御装置210はリセット信号
により排出制御装置220よりも長い時間リセットさ
れ、リセットされている間は出力ポートを強制的にオフ
データに設定しリセットが解除されると停電中断時の排
出制御データ(オフデータ以外)を出力するように構成
されている。そのため、排出制御装置220は遊技制御
装置210よりも先に停電復帰し遊技制御装置210か
らの排出制御データD0〜D7がオフデータ以外になっ
たことを検出すれば、遊技制御装置210が正常に停電
復帰したと判定することができ、直ちにステップS46
へ移行して、割込み入力端子へのスタート信号STTの
入力による受信割込みを許可する受信割込み設定をして
メイン処理の中断した処理へリターンする。これによっ
て、排出制御装置220は停電復旧後直ちに停電前の処
理の継続を開始することができる。
0〜D7がオフデータであると判定したときはステップ
S44へ移行して排出制御データD0〜D7の監視タイ
マを更新して次のステップS45でその監視タイマがタ
イムアップしたか判定する。そして、タイムアップして
いないときはステップS43へ戻って上記処理を繰返
し、タイムアップしたときはステップS46へ移行して
受信割込み許可してメイン処理の中断した処理へリター
ンする。この場合、遊技制御装置210が正常に復帰し
ていなくても中断した処理へリターンすることになる
が、排出制御装置220はリターンしたメイン処理ルー
チンの中の受信データ判別処理(図12)で、入力され
ている排出制御データD0〜D7を判定して無効あるい
はエラーとして処理することとなるため何ら不都合はな
い。
込み処理の手順を、図11を用いて説明する。受信割込
み処理は、遊技制御装置210からのスタート信号ST
Tが排出制御装置220のCPUのマスク可能な割込み
端子に、受信割込みが許可されていることを条件に入力
されることによって開始され、まずステップS50で受
信割込みおよび他の割込み(強制割込みを除く)を禁止
し、ステップS51でレジスタの値をスタック領域に退
避してから、ステップS52で通常時のストローブ信号
STBの監視タイマをセットしてから遊技制御装置21
0からのストローブ信号STBがオンすなわちハイレベ
ルに立ち上がったか否か判定する(ステップS53)。
S55でストローブ信号STBの監視タイマを更新して
次のステップS56でその監視タイマがタイムアップし
たか判定する。そして、タイムアップしていないときは
ステップS53へ戻って上記処理を繰返し、タイムアッ
プしたときすなわちスタート信号STTが入っても一定
時間以内にストローブ信号STBが立ち上がらないとき
はステップS57へ移行する。一方、ステップS53で
ストローブ信号STBが立ち上がったと判定すると、ス
テップS54で排出制御データD0〜D7を読み込んで
からステップS57へ移行する。
を行なう。受信割込みの再設定とは停電復帰により当該
受信割込み処理を再開した場合に、待機中の受信割込み
があればそれをキャンセルし、改めて割込み入力端子へ
のスタート信号STTの入力による受信割込みを許可す
る処理である。この処理は、遊技制御装置210から排
出制御装置220への払出コマンドの送信中に停電が発
生すると、同一のスタート信号STTにより重複した受
信割込みが発生することがあるのでそれによる誤動作を
防止するためである。
ベルに変化した直後(図9bのT1の期間)に停電が発
生し復旧した場合を考えると、この場合には遊技制御装
置210側では、図5の停電復帰処理(S4a〜S4
i)のステップS4cで排出制御データ(今回送信する
データではなく前回のデータ)をポートへ出力してか
ら、中断した送信処理(図9のステップS31)を再
開し改めてスタート信号STTをハイレベルに変化させ
る。一方、排出制御装置220は、遊技制御装置210
の上記処理により排出制御データD0〜D7がオフデ
ータからオフデータ以外に切り替わったことを受けて直
ちに受信割込みを許可する(図10ステップS43→S
46参照)。そして、図11の中断した個所から処理を
再開するため、停電前のスタート信号STTにより受信
割込み処理を実行しているときに、遊技制御装置210
の上記処理によりハイレベルに変化されたスタート信
号STTによって再度受信割込みが発生しこの割込みは
待機状態とされる。この受信割込みをそのまま待機させ
ておくと当該受信割込み処理が終了した後で再び同一の
スタート信号STTにより重複した受信割込み処理が実
行されてしまうこととなる。そこで、この実施例ではこ
れを回避するために、ステップS57で受信割込みの再
設定を行なうようにしている。
設定を行なった後は、ステップS51でスタック領域に
退避したレジスタの値を元のレジスタへ復帰させ、他の
割込み入力を許可してメイン処理ルーチンへリターンす
る(ステップS58,S59)。なお、図9(b)にお
いてスタート信号STTが立ち下がった後で停電が発生
した場合には、停電復帰後に遊技制御装置210からの
スタート信号STTが再度立ち上げられることはないの
で、排出制御装置220側では排出制御データD0〜D
7が変化した後に直ちに中断した処理を再開しても何ら
問題はない。
み込んだ受信データすなわち排出制御データの判別処理
の手順が示されている。この受信データ判別処理はメイ
ン処理ルーチンの中に設けられており、受信データ判別
処理では、まず受信した排出制御データがオフデータす
なわちオール“0”か否かが判定される(ステップS6
0)。そして、オフデータであればステップS62でデ
ータ無効フラグをセットして当該処理を終了し、メイン
処理ルーチンの次のステップへ進む。
はステップS61で排出制御データか否かが判定され、
排出制御データでないときはステップS63でエラーフ
ラグをセットし、排出制御データのときはステップS6
4で賞球排出カウンタに受信した排出制御データを加算
して当該処理を終了し、メイン処理ルーチンの次のステ
ップへ進む。メイン処理ルーチンでは、エラーフラグが
セットされているとデータの再受信等のエラー処理を行
ない、無効フラグがセットされていると読み込んだ受信
データを廃棄したりする。当該処理が終了すると、メイ
ン処理ルーチンの次のステップへ進む。そして、ステッ
プS64で賞球排出カウンタにセットされた排出制御デ
ータはメイン処理ルーチンの賞球払出し処理にて参照さ
れ、セットされている排出数だけ賞球が球排出装置40
0より排出されるようになっている。
形態に基づき具体的に説明したが、本明細書で開示され
た実施の形態はすべての点で例示であって開示された技
術に限定されるものではないと考えるべきである。すな
わち、本発明の技術的な範囲は、上記の実施形態におけ
る説明に基づいて制限的に解釈されるものでなく、あく
までも特許請求の範囲の記載に従って解釈すべきであ
り、特許請求の範囲の記載技術と均等な技術および特許
請求の範囲内でのすべての変更が含まれる。
行を制御する処理を、繰返し実行する第1の処理と、所
定時間毎に実行する第2の処理と、緊急時に実行する第
3処理とに分け、第1の処理はループ状に構成して常時
実行させ、第2の処理はソフトウェアで禁止可能な通常
割込みで構成し、第3の処理はソフトウェアで禁止不能
な強制割込みで構成することにより、制約されたプログ
ラムサイズの中で効率よく遊技制御を実行でき、且つ、
ノイズによる遊技制御手段の暴走を防止できるととも
に、停電復帰時に停電発生時の状態からの制御を正確に
再開できる遊技機を実現することができるという効果を
有する。
パチンコ機の遊技盤の構成例を示す正面図である。
けられる制御系全体の構成例を示すブロック図である。
信号のタイミングを示すタイミングチャートである。
びバックアップ手段の構成例を示すブロック図である。
順の一例(前半)を示すフローチャートである。
順の一例(後半)を示すフローチャートである。
の手順の一例を示すフローチャートである。
の手順の一例を示すフローチャートである。
コマンド送信処理の具体的な手順の一例を示すフローチ
ャート、(b)はそのタイミングチャートである。
一例を示すフローチャートである。
の一例を示すフローチャートである。
手順の一例を示すフローチャートである。
Claims (3)
- 【請求項1】 遊技領域における遊技の進行を制御する
ための遊技制御処理を、第1遊技制御処理、第2遊技制
御処理、及び、第3遊技制御処理とから構成し、前記遊
技制御処理に基づいて遊技を進行させる遊技制御手段を
備えた遊技機であって、 前記遊技制御手段は、 前記第1遊技制御処理を繰返し実行するメイン制御手段
と、 前記第2遊技制御処理を所定時間毎に実行する通常割込
み制御手段と、 前記第3遊技制御処理を停電通知信号に基づいて強制的
に実行する強制割込み制御手段と、 を備え、 前記第1遊技制御処理を構成する一連の処理には、その
処理を実行中に通常割込み制御手段の実行を待機させる
割込み禁止設定がなされる処理を含み、 前記強制割込み制御手段は、 停電発生時に、前記メイン制御手段によって実行されて
いた第1遊技制御処理において割込み設定がなされてい
るか否かを示す情報を保存する処理状態保存手段を備
え、 前記メイン制御手段は、 停電復帰時に、前記処理状態保存手段の保存情報が、割
込み禁止設定であった場合には割込み禁止設定を行った
後に停電発生時に実行していた第1遊技制御処理を再開
し、一方、割込み禁止設定がなされていなかった場合に
は割込み許可状態とした後に停電発生時に実行していた
第1遊技制御処理を中断した箇所から再開する停電復帰
処理手段を備えたことを特徴とする遊技機。 - 【請求項2】 前記第2遊技制御処理には、遊技付与価
値を決定するための乱数を生成する乱数更新処理を含
み、前記第1遊技制御処理には、所定条件の成立に基づ
いて前記乱数更新処理により生成された乱数値を抽出し
記憶する乱数取得処理を含むことを特徴とする請求項1
に記載の遊技機。 - 【請求項3】 前記第3遊技制御処理には、全ての出力
ポートにオフデータをセットする出力データ固定処理を
含むことを特徴とする請求項1又は2に記載の遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000009395A JP4191351B2 (ja) | 2000-01-18 | 2000-01-18 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000009395A JP4191351B2 (ja) | 2000-01-18 | 2000-01-18 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001198271A true JP2001198271A (ja) | 2001-07-24 |
JP4191351B2 JP4191351B2 (ja) | 2008-12-03 |
Family
ID=18537555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000009395A Expired - Fee Related JP4191351B2 (ja) | 2000-01-18 | 2000-01-18 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4191351B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005040280A (ja) * | 2003-07-28 | 2005-02-17 | Sankyo Kk | 遊技機 |
JP2005046252A (ja) * | 2003-07-31 | 2005-02-24 | Sankyo Kk | 遊技機 |
JP2009006176A (ja) * | 2008-10-08 | 2009-01-15 | Sophia Co Ltd | 遊技機 |
JP2009006200A (ja) * | 2008-10-17 | 2009-01-15 | Sophia Co Ltd | 遊技機 |
JP2009006178A (ja) * | 2008-10-08 | 2009-01-15 | Sophia Co Ltd | 遊技機 |
JP2011161084A (ja) * | 2010-02-12 | 2011-08-25 | Universal Entertainment Corp | 遊技機 |
JP2014161416A (ja) * | 2013-02-22 | 2014-09-08 | Sophia Co Ltd | 遊技機 |
JP2015120062A (ja) * | 2015-03-31 | 2015-07-02 | 株式会社三共 | 遊技機 |
-
2000
- 2000-01-18 JP JP2000009395A patent/JP4191351B2/ja not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005040280A (ja) * | 2003-07-28 | 2005-02-17 | Sankyo Kk | 遊技機 |
JP4493297B2 (ja) * | 2003-07-28 | 2010-06-30 | 株式会社三共 | 遊技機 |
JP2005046252A (ja) * | 2003-07-31 | 2005-02-24 | Sankyo Kk | 遊技機 |
JP4493298B2 (ja) * | 2003-07-31 | 2010-06-30 | 株式会社三共 | 遊技機 |
JP4679623B2 (ja) * | 2008-10-08 | 2011-04-27 | 株式会社ソフイア | 遊技機 |
JP2009006176A (ja) * | 2008-10-08 | 2009-01-15 | Sophia Co Ltd | 遊技機 |
JP2009006178A (ja) * | 2008-10-08 | 2009-01-15 | Sophia Co Ltd | 遊技機 |
JP4679625B2 (ja) * | 2008-10-08 | 2011-04-27 | 株式会社ソフイア | 遊技機 |
JP2009006200A (ja) * | 2008-10-17 | 2009-01-15 | Sophia Co Ltd | 遊技機 |
JP4679626B2 (ja) * | 2008-10-17 | 2011-04-27 | 株式会社ソフイア | 遊技機 |
JP2011161084A (ja) * | 2010-02-12 | 2011-08-25 | Universal Entertainment Corp | 遊技機 |
JP2014161416A (ja) * | 2013-02-22 | 2014-09-08 | Sophia Co Ltd | 遊技機 |
JP2015120062A (ja) * | 2015-03-31 | 2015-07-02 | 株式会社三共 | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
JP4191351B2 (ja) | 2008-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5250804B2 (ja) | 遊技機 | |
JP4264593B2 (ja) | 遊技機 | |
JP2004337245A (ja) | 遊技機 | |
JP4191351B2 (ja) | 遊技機 | |
JP4249358B2 (ja) | 遊技機 | |
JP2001327666A (ja) | 遊技機 | |
JP2009000241A (ja) | 遊技機 | |
JP2001347043A (ja) | 遊技機 | |
JP2002085656A (ja) | 遊技機 | |
JP4023767B2 (ja) | 遊技機 | |
JP2001340606A (ja) | 遊技機 | |
JP4744591B2 (ja) | 遊技機 | |
JP2009061345A (ja) | 遊技機 | |
JP2009061347A (ja) | 遊技機 | |
JP2009061344A (ja) | 遊技機 | |
JP2009061348A (ja) | 遊技機 | |
JP4877860B2 (ja) | 遊技機 | |
JP4679545B2 (ja) | 遊技機 | |
JP4877859B2 (ja) | 遊技機 | |
JP4744575B2 (ja) | 遊技機 | |
JP4948622B2 (ja) | 遊技機 | |
JP4744574B2 (ja) | 遊技機 | |
JP4098374B2 (ja) | 遊技機の乱数発生装置 | |
JP4419000B2 (ja) | 遊技機 | |
JP2009006167A (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080630 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080918 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |