JPH0458531A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0458531A
JPH0458531A JP17113090A JP17113090A JPH0458531A JP H0458531 A JPH0458531 A JP H0458531A JP 17113090 A JP17113090 A JP 17113090A JP 17113090 A JP17113090 A JP 17113090A JP H0458531 A JPH0458531 A JP H0458531A
Authority
JP
Japan
Prior art keywords
film
metal film
resist pattern
pad
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17113090A
Other languages
English (en)
Inventor
Ichiro Moriyama
森山 一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP17113090A priority Critical patent/JPH0458531A/ja
Publication of JPH0458531A publication Critical patent/JPH0458531A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関し、特に、2層
のパッシベーション膜を有する半導体装置の信顛性向上
を図ったものである。
〔従来の技術] パッシベーション膜は、半導体装置の表面を保護するた
めの膜であって、通常、リンを添加したリンガラス(P
 S G : Phospho 5ilicate G
lass)等が利用されているが、PSG膜だけでは空
気中の湿気が吸収されて半導体装置の劣化が避けられな
いので、PSG膜の表面を、さらに耐湿性の膜(例えば
、シリコン窒化膜)で覆い、2層のパッシベーション膜
とすることが行われている。
しかし、パッシベーション膜を形成した後に半導体素子
と外部とのコンタクトをとるためのパッドホールを開口
すると、そのバンドホールの内側面にPSG膜の端面が
露出してしまい、そこから湿気が吸収されて半導体素子
が劣化し、半導体装置の信頼性が低下するという不具合
がある。
このような不具合を解決する従来の方法として、第2図
(a)乃至(e)に示すような方法がある。
即ち、眉間絶縁膜2が積層された半導体基板1上に、図
示しない半導体素子と導通し且つアルミニウムからなる
バンド金属膜3を形成し、さらに、それら層間絶縁膜2
及びパッド金属膜3が形成された半導体基板1表面を安
定化させるPSG膜4を形成する(第2図(a)参照)
次いで、レジストパターン5をマスクとして、パッド金
属膜3上のPSG膜4をエツチングにより除去し、バン
ドホール6を開口する(第2図0))参照)。
そして、レジストパターン5を除去するとともに、半導
体基板lの表面全体を覆うようにシリコン窒化膜7を形
成する(第2図(C)参照)。
さらに、レジストパターン8をマスクに、パッド金属膜
3上のシリコン窒化膜7をエツチングにより除去してパ
ッドホール6よりも小径のホールを開口しく第2図(d
)参照)、そして、レジストパターン8を除去する(第
2図(e)参照)。
すると、バンドホール6の内側面にもシリコン窒化膜7
が形成されるから、バンドホール6の内側にPSG膜4
の端面ば露出せず、その部分から湿気が吸収されること
は防止される。
〔発明が解決しようとする課題〕
しかしながら、上記従来の解決方法では、PSG膜4と
、シリコン窒化膜7とを、別々の工程で開口するため、
2度の露光・現像及び2度のエツチング工程が必要とな
り、工程数が多く、実用的な解決策とはいえなかった。
この発明は、このような従来の技術が有する未解決の課
題に着目しでなされたものであり、工程の大幅な増加を
招くことなく、半導体装置の信顛性を向上することがで
きる半導体装置の製造方法を提供することを目的として
いる。
〔課題を解決するための手段〕
上記目的を達成するために、本発明の半導体装置の製造
方法は、半導体基板上にパッド金属膜を形成する工程と
、前記半導体基板の表面を安定化させる第1のバ・ンシ
ベーション膜を形成する工程と、前記第1のパッシベー
ション膜を覆うように耐湿性の第2のパッシベーション
膜を形成する工程と、レジストパターンをマスクとして
前記第1及び第2のパッシベーション膜をエツチングし
て前記パッド金属膜の表面を露出させる工程と、前記レ
ジストパターンを除去する前の前記半導体基板の表面を
金属膜で覆う工程と、前記レジストパターンを除去する
工程と、を備えた。
(作用) 本発明にあっては、第1及び第2のパッシベーション膜
を形成した後に、レジストパターンヲマスクとしてそれ
ら第1及び第2のパッシベーション膜をエツチングして
パッド金属膜の表面を露出させるから、1度の処理でパ
ッドホールが開口される。
そして、レジストパターンを除去する前の半導体基板の
表面を金属膜で覆うと、上記開口されたパッドホールの
内側面にも金属膜が形成されるが、レジストパターンに
対してはステンブカパレッジが悪いので、レジストパタ
ーンの端面には金属膜はほとんど付着しない。
さらに、レジストパターンを除去すると、レジストパタ
ーン上の金属膜も除去されるが、パッド金属膜の表面と
、第1及び第2のパッシベーション膜の端面とには金属
膜は残存するから、第1のパッシベーション膜の端面ば
、金属膜に覆われて外部に露出しない。
〔実施例〕
以下、この発明の実施例を図面に基づいて説明する。
第1図(a)乃至(e)は、本発明の一実施例を示す図
である。なお、第2図(a)乃至(e)に示した部材と
同等の部材には、同じ符号を付している。
即ち、層間絶縁膜2が積層された半導体基板1上に、図
示しない半導体素子や配線等に導通し且つアルミニウム
からなるバンド金属膜3(1μm程度)をスパッタによ
り形成した後、半導体基板1の表面を安定化させる第1
のパッシベーション膜としてのPSG膜4(0,6μm
程度)をCVD法により形成し、耐湿性の第2のパッシ
ベーション膜としてのシリコン窒化M、1(0,4μm
 程度)をプラズマCVD法により形成する(第1図(
a)参照)。
次いで、シリコン窒化膜7の表面をレジスト膜5a(1
,5μm)で覆い(第1図(b)参照)、そして、所定
のパターンに露光してレジストパターン5を形成した後
にエンチングを行い、バッド金属膜3上のPSC膜4及
びシリコン窒化膜7を除去してバッドホール6を開口し
、バンド金属膜3の表面を露出させる(第1図(C)参
照)。
さらに、レジストパターン5を除去する前の半導体基板
1の表面を、スパッタにより形成されるアルミニウムか
らなる金属膜9(0,2μm程度)で覆う(第1図(d
)参照)。
この場合、金属膜9はステップカバレンジが悪いため、
バッドホール6の内側面に表れたレジストパターン5の
端面には、金属M9はほとんど付着しない。
そして、レジストパターン5を除去する(リフトオフを
行う)と、レジストパターン5とともに、そのレジスト
パターン50表面に付着していた金属膜9も除去される
が、パッド金属膜3上に付着していた金属膜9と、バッ
ドホール6の内側面に表れていたPSG膜4及びシリコ
ン窒化膜7の端面に付着していた金属膜9とは残存する
から、吸水性が問題となっていたPSG膜4の端面ば、
外部に露出することがない(第1図(e)参照)。
従って、PSG膜4が空気中の湿気を吸収し難くなるの
で、吸水による半導体装置の機能の劣化は防止され、信
頼性の向上が図られる。
しかも、本実施例の製造方法であれば、PSG膜4及び
シリコン窒化膜7を1度の処理で開口できるし、レジス
トパターン5を除去する前に金属膜9を形成するだけで
目的が達成されるから、工程が非常に簡易であり、従っ
て、コストの大幅な増大を招くこともない。
また、パッド金属膜3上に付着するのは金属膜9である
から、金属膜9をさらに開口する必要はなく、ボンディ
ングは、その金属膜9に対して行えばよい。
なお、上記実施例では、第1のパッシベーション膜とし
てPSG膜4を、第2のパッシベーション膜としてシリ
コン窒化膜7を用いた場合について説明したが、これに
限定されるものではなく、その他の素材、例えば、PS
GM4に代えて、PSGにホウ素をドープしたB P 
S G (Boro PSG)を用いてもよい。
〔発明の効果〕
以上説明したように、本発明によれば、バッドホール内
に表れる第1のパッシベーション膜を金属膜で覆うこと
ができるから、吸水による半導体装置の劣化が防止され
、信顛性が向上するし、工程も簡易であるから、コスト
の大幅な増大を招くこともないという効果がある。
【図面の簡単な説明】
第1図(a)乃至(e)は本発明の一実施例の製造工程
を示す断面図、第2図(a)乃至(e)は従来の製造工
程を示す断面図である。 1・・・半導体基板、3・・・バッド金属膜、4・・・
PSGIIW(11のパッシベーション膜)、5・・・
レジストパターン、7・−・シリコン窒化膜(第2のパ
ッシベーション膜)、9・・・金属膜

Claims (1)

    【特許請求の範囲】
  1. (1)半導体基板上にパッド金属膜を形成する工程と、
    前記半導体基板の表面を安定化させる第1のパッシベー
    ション膜を形成する工程と、前記第1のパッシベーショ
    ン膜を覆うように耐湿性の第2のパッシベーション膜を
    形成する工程と、レジストパターンをマスクとして前記
    第1及び第2のパッシベーション膜をエッチングして前
    記パッド金属膜の表面を露出させる工程と、前記レジス
    トパターンを除去する前の前記半導体基板の表面を金属
    膜で覆う工程と、前記レジストパターンを除去する工程
    と、を備えたことを特徴とする半導体装置の製造方法。
JP17113090A 1990-06-28 1990-06-28 半導体装置の製造方法 Pending JPH0458531A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17113090A JPH0458531A (ja) 1990-06-28 1990-06-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17113090A JPH0458531A (ja) 1990-06-28 1990-06-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0458531A true JPH0458531A (ja) 1992-02-25

Family

ID=15917539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17113090A Pending JPH0458531A (ja) 1990-06-28 1990-06-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0458531A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411782B1 (ko) * 1996-09-10 2004-04-29 마츠시타 덴끼 산교 가부시키가이샤 반도체장치및그제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411782B1 (ko) * 1996-09-10 2004-04-29 마츠시타 덴끼 산교 가부시키가이샤 반도체장치및그제조방법
USRE39932E1 (en) 1996-09-10 2007-12-04 Matsushita Electric Industrial Co., Ltd. Semiconductor interconnect formed over an insulation and having moisture resistant material
USRE41980E1 (en) 1996-09-10 2010-12-07 Panasonic Corporation Semiconductor interconnect formed over an insulation and having moisture resistant material

Similar Documents

Publication Publication Date Title
US4328262A (en) Method of manufacturing semiconductor devices having photoresist film as a permanent layer
JPH07130750A (ja) バンプ電極を備えた半導体装置の製造方法
JPH0458531A (ja) 半導体装置の製造方法
JPH08153833A (ja) 半導体装置の製造方法
JPS59232424A (ja) 半導体装置とその製造法
JPS6159739A (ja) 半導体装置
JPH0428231A (ja) 半導体装置の製造方法
JP2882065B2 (ja) 半導体装置の製造方法
JPH0661233A (ja) 半導体装置の製造方法
KR100267778B1 (ko) 반도체소자의 패드 형성방법
JPH06310597A (ja) 半導体装置
KR100244293B1 (ko) 반도체 소자의 제조 방법
JPS6051262B2 (ja) 半導体装置
JP3087702B2 (ja) 半導体装置およびその製造方法
JPH08107112A (ja) 半導体装置の配線形成方法
JPH04155852A (ja) 半導体装置およびその製造方法
JPH0794548A (ja) 半導体装置及びその製造方法
JPS58110055A (ja) 半導体装置
JPS5918690A (ja) ホ−ル素子
JPS60186030A (ja) ボンデイング方法
JPS58158952A (ja) 半導体装置及びその製造法
JPH0443641A (ja) 半導体素子の製造方法
JPS6066821A (ja) 半導体装置の製造方法
JPS6054468A (ja) 半導体集積回路装置の製造方法
JPH0430533A (ja) 半導体装置の製造方法