JPH0450787B2 - - Google Patents
Info
- Publication number
- JPH0450787B2 JPH0450787B2 JP60124320A JP12432085A JPH0450787B2 JP H0450787 B2 JPH0450787 B2 JP H0450787B2 JP 60124320 A JP60124320 A JP 60124320A JP 12432085 A JP12432085 A JP 12432085A JP H0450787 B2 JPH0450787 B2 JP H0450787B2
- Authority
- JP
- Japan
- Prior art keywords
- dial
- circuit
- battery
- current
- current supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 239000000284 extract Substances 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical group [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Devices For Supply Of Signal Current (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、短縮ダイヤル記憶用等のダイヤルメ
モリを備えたメモリダイヤル電話機に関する。
モリを備えたメモリダイヤル電話機に関する。
従来この種のダイヤルメモリにおいて、オフフ
ツク時にはループ電流から電流供給回路を通じて
所定の電源電流が供給され、かつオンフツク時に
はバツテリーによつてバツクアツプされるように
する場合、その電源の切換え方式として、連動す
る２つのフツクスイツチ接点の協動によるものが
あつた。すなわち、オフフツク時には第１のフツ
クスイツチによりループが形成されてダイヤルメ
モリに電流を供給するとともに第２のフツクスイ
ツチによつてバツテリーの放電回路を遮断し、他
方オンフツク時には逆に第１のフツクスイツチで
ループ電流の供給を遮断するとともに第２のフツ
クスイツチでバツテリーの放電回路を形成する。
ツク時にはループ電流から電流供給回路を通じて
所定の電源電流が供給され、かつオンフツク時に
はバツテリーによつてバツクアツプされるように
する場合、その電源の切換え方式として、連動す
る２つのフツクスイツチ接点の協動によるものが
あつた。すなわち、オフフツク時には第１のフツ
クスイツチによりループが形成されてダイヤルメ
モリに電流を供給するとともに第２のフツクスイ
ツチによつてバツテリーの放電回路を遮断し、他
方オンフツク時には逆に第１のフツクスイツチで
ループ電流の供給を遮断するとともに第２のフツ
クスイツチでバツテリーの放電回路を形成する。
しかしながら、このようなダイヤルメモリを備
えたメモリダイヤル電話機を、例えばフアツクス
の本電話機として使用し、フアツクス側に回線を
切り換えてオフフツクのまま通信を行なおうとす
る場合や、切換親子電話機を使用し、他方の電話
機へ切換えた後オンフツクを忘れた場合、あるい
は差込み電話機として使用し、オフフツクのまま
差込みプラグを抜いた場合等には、直流ループの
閉成状態に同期した電源の切換えが正しく行なわ
れなくなり、両電源ともに遮断されてダイヤルメ
モリに記憶されたダイヤル番号が失われるという
事態が生ずる問題があつた。
えたメモリダイヤル電話機を、例えばフアツクス
の本電話機として使用し、フアツクス側に回線を
切り換えてオフフツクのまま通信を行なおうとす
る場合や、切換親子電話機を使用し、他方の電話
機へ切換えた後オンフツクを忘れた場合、あるい
は差込み電話機として使用し、オフフツクのまま
差込みプラグを抜いた場合等には、直流ループの
閉成状態に同期した電源の切換えが正しく行なわ
れなくなり、両電源ともに遮断されてダイヤルメ
モリに記憶されたダイヤル番号が失われるという
事態が生ずる問題があつた。
このような問題点を解決するために、本発明
は、オフフツク時にループ電流から所定の電流を
取り出す電流供給回路の出力端に接続されたバツ
テリーと放電スイツチ用のダイオードとの直列回
路と、この直列回路に並列に接続されバツテリー
の電圧よりも大きいツエナー電圧を有するツエナ
ーダイオードと、電流供給回路からの電源が供給
されない場合にはバツテリーを電源とし電流供給
回路の無出力を示すフツクスイツチ信号をダイヤ
ル信号発生回路へ送出してダイヤル信号発生回路
を待機状態（スタンバイモード）にすると共に、
電流供給回路からの電源が供給される場合には電
流供給回路を電源とし電流供給回路の有出力を示
すフツクスイツチ信号をダイヤル信号発生回路へ
送出してダイヤル信号発生回路を動作状態にする
フツクスイツチ信号送出回路とを備えたものであ
る。
は、オフフツク時にループ電流から所定の電流を
取り出す電流供給回路の出力端に接続されたバツ
テリーと放電スイツチ用のダイオードとの直列回
路と、この直列回路に並列に接続されバツテリー
の電圧よりも大きいツエナー電圧を有するツエナ
ーダイオードと、電流供給回路からの電源が供給
されない場合にはバツテリーを電源とし電流供給
回路の無出力を示すフツクスイツチ信号をダイヤ
ル信号発生回路へ送出してダイヤル信号発生回路
を待機状態（スタンバイモード）にすると共に、
電流供給回路からの電源が供給される場合には電
流供給回路を電源とし電流供給回路の有出力を示
すフツクスイツチ信号をダイヤル信号発生回路へ
送出してダイヤル信号発生回路を動作状態にする
フツクスイツチ信号送出回路とを備えたものであ
る。
オフフツク状態のまま回線から電源が供給され
なくなつた場合にはバツテリーの電源が放電スイ
ツチ用ダイオードを介してダイヤル信号発生回路
へ供給されるとともに、このバツテリーを電源と
するフツクスイツチ信号送出回路からダイヤル信
号発生回路へフツクスイツチ信号が送出されて待
機状態となり、内蔵のダイヤルメモリの内容が保
持される。
なくなつた場合にはバツテリーの電源が放電スイ
ツチ用ダイオードを介してダイヤル信号発生回路
へ供給されるとともに、このバツテリーを電源と
するフツクスイツチ信号送出回路からダイヤル信
号発生回路へフツクスイツチ信号が送出されて待
機状態となり、内蔵のダイヤルメモリの内容が保
持される。
第１図は本発明の一実施例を示す回路図であ
る。同図において、１は集積回路（IC）からな
るダイヤルパルス発生回路（ダイヤル信号発生回
路）である。２はダイオードブリツジで、フツク
スイツチHSが閉成しているオフフツク時に、線
路端子Ｌ１，Ｌ２に供給されるループ電流の極性
を一定にして出力する。当該ループ電流は、ダイ
オードＤ１を介してコンデンサＣ１を充電し、そ
の端子電圧が電源電圧VDDとしてダイヤルパルス
発生回路１に供給される。ZD１はその電圧を安
定化するためのツエナーダイオードである。一
方、BTはループ電流が供給されないオンフツク
時にダイヤルパルス発生回路１に内蔵されたダイ
ヤルメモリの内容をバツクアツプするリチウムバ
ツテリーである。
る。同図において、１は集積回路（IC）からな
るダイヤルパルス発生回路（ダイヤル信号発生回
路）である。２はダイオードブリツジで、フツク
スイツチHSが閉成しているオフフツク時に、線
路端子Ｌ１，Ｌ２に供給されるループ電流の極性
を一定にして出力する。当該ループ電流は、ダイ
オードＤ１を介してコンデンサＣ１を充電し、そ
の端子電圧が電源電圧VDDとしてダイヤルパルス
発生回路１に供給される。ZD１はその電圧を安
定化するためのツエナーダイオードである。一
方、BTはループ電流が供給されないオンフツク
時にダイヤルパルス発生回路１に内蔵されたダイ
ヤルメモリの内容をバツクアツプするリチウムバ
ツテリーである。
ダイヤルパルス発生回路１は、キーボード３の
キーが押下されると、その入力に応じたダイヤル
パルスを端子DPから送出するが、ダイヤルメモ
リを備えており、所定のキー操作に応じて予め記
憶していたダイヤル番号に対応したダイヤルパル
スを送出する周知の短縮ダイヤル機能を有し、例
えば所定の機能キーに続く２桁程度の数字キー入
力で所望のダイヤル送出を行なうことが可能であ
る。
キーが押下されると、その入力に応じたダイヤル
パルスを端子DPから送出するが、ダイヤルメモ
リを備えており、所定のキー操作に応じて予め記
憶していたダイヤル番号に対応したダイヤルパル
スを送出する周知の短縮ダイヤル機能を有し、例
えば所定の機能キーに続く２桁程度の数字キー入
力で所望のダイヤル送出を行なうことが可能であ
る。
Ｑ１はダイヤル接点としてのトランジスタであ
り、ダイヤルパルス発生回路１から送出されるダ
イヤルパルスによつてオン・オフを繰り返し、直
流ループを断続させて交換機にダイヤルパルスを
送出する。また通話回路４に直列接続されたトラ
ンジスタＱ２およびダイヤルパルス発生回路１に
直列接続されたトランジスタＱ３は、ダイヤルパ
ルス発生回路１の端子DSからの出力によつてダ
イヤル送出中オフとされ、その間高いブレークイ
ンピーダンスを保つ。Ｄ２〜Ｄ４はダイオード、
Ｒ１〜Ｒ６は抵抗素子である。
り、ダイヤルパルス発生回路１から送出されるダ
イヤルパルスによつてオン・オフを繰り返し、直
流ループを断続させて交換機にダイヤルパルスを
送出する。また通話回路４に直列接続されたトラ
ンジスタＱ２およびダイヤルパルス発生回路１に
直列接続されたトランジスタＱ３は、ダイヤルパ
ルス発生回路１の端子DSからの出力によつてダ
イヤル送出中オフとされ、その間高いブレークイ
ンピーダンスを保つ。Ｄ２〜Ｄ４はダイオード、
Ｒ１〜Ｒ６は抵抗素子である。
ここで、ダイヤルパルス発生回路１は、オンフ
ツク状態ではスタンバイモードである待機状態と
なり、またオフフツク状態では動作状態となる。
ツク状態ではスタンバイモードである待機状態と
なり、またオフフツク状態では動作状態となる。
すなわち、オンフツク状態においては、直流ル
ープがフツクスイツチHSにより切断されてＰ点
は無電圧状態となる。したがつてトランジスタＱ
４はオフ状態を保ち、ダイヤルパルス発生回路１
の端子VDDに対してバツテリーBTからダイオー
ドＤ４を介して電源が供給されると共に、ダイヤ
ルパルス発生回路１の端子HSにはバツテリー
BTからダイオードＤ４および抵抗素子Ｒ５を介
して2.3V程度の“Ｈ”レベルの電位が供給され
る。この結果、ダイヤルパルス発生回路１は待機
状態となり、内蔵のダイヤルメモリはバツテリー
BTによりバツクアツプされる。この時、流れる
電流はスタンバイ電流のみで、バツテリーBTの
消費電力は小さい。
ープがフツクスイツチHSにより切断されてＰ点
は無電圧状態となる。したがつてトランジスタＱ
４はオフ状態を保ち、ダイヤルパルス発生回路１
の端子VDDに対してバツテリーBTからダイオー
ドＤ４を介して電源が供給されると共に、ダイヤ
ルパルス発生回路１の端子HSにはバツテリー
BTからダイオードＤ４および抵抗素子Ｒ５を介
して2.3V程度の“Ｈ”レベルの電位が供給され
る。この結果、ダイヤルパルス発生回路１は待機
状態となり、内蔵のダイヤルメモリはバツテリー
BTによりバツクアツプされる。この時、流れる
電流はスタンバイ電流のみで、バツテリーBTの
消費電力は小さい。
一方、オフフツク状態になると、ダイヤルパル
ス発生回路１は動作状態となる。すなわち、フツ
クスイツチHSは閉成し、通話回路４の直流抵抗
で決まる直流電圧がＰ点に生じる。通話回路４の
直流電圧は、送話増幅器の直流バイアス点の関係
から3.0V以上であるため、トランジスタＱ３の
エミツタ−コレクタ間の電圧降下およびダイオー
ドＤ１の電圧降下を差引いても、ダイオードＤ４
のカソードに印加する電圧は最悪の給電状態にお
いても2.3Vまで下がることはない。一般加入者
線に接続された通常の状態では、もちろんこの最
悪値より高いため、放電スイツチとしてのダイオ
ードＤ４はオフとなる（この関係を保障するた
め、ツエナーダイオードZD１のツエナー電圧は
バツテリーBTの電圧より大きい値に設定してあ
る）。これによりバツテリーBTの放電回路は遮
断される。この結果、ダイヤルパルス発生回路１
の端子VDDに対してはバツテリーBTから供給さ
れる電源が遮断され、これに代わつて電流供給回
路から電源が供給される。そしてこの場合、トラ
ンジスタＱ４がオンとなることからこのコレクタ
電位が“Ｌ”レベルとなり、従つてこのコレクタ
と接続されるダイヤルパルス発生回路１の端子
HSも同様に“Ｌ”レベルとなつてダイヤルパル
ス発生回路１は動作状態となる。なお、このよう
なオフフツク状態においては、バツテリーBTの
電力消費はない。
ス発生回路１は動作状態となる。すなわち、フツ
クスイツチHSは閉成し、通話回路４の直流抵抗
で決まる直流電圧がＰ点に生じる。通話回路４の
直流電圧は、送話増幅器の直流バイアス点の関係
から3.0V以上であるため、トランジスタＱ３の
エミツタ−コレクタ間の電圧降下およびダイオー
ドＤ１の電圧降下を差引いても、ダイオードＤ４
のカソードに印加する電圧は最悪の給電状態にお
いても2.3Vまで下がることはない。一般加入者
線に接続された通常の状態では、もちろんこの最
悪値より高いため、放電スイツチとしてのダイオ
ードＤ４はオフとなる（この関係を保障するた
め、ツエナーダイオードZD１のツエナー電圧は
バツテリーBTの電圧より大きい値に設定してあ
る）。これによりバツテリーBTの放電回路は遮
断される。この結果、ダイヤルパルス発生回路１
の端子VDDに対してはバツテリーBTから供給さ
れる電源が遮断され、これに代わつて電流供給回
路から電源が供給される。そしてこの場合、トラ
ンジスタＱ４がオンとなることからこのコレクタ
電位が“Ｌ”レベルとなり、従つてこのコレクタ
と接続されるダイヤルパルス発生回路１の端子
HSも同様に“Ｌ”レベルとなつてダイヤルパル
ス発生回路１は動作状態となる。なお、このよう
なオフフツク状態においては、バツテリーBTの
電力消費はない。
次に、第２図は、オフフツク時の各部のタイミ
ングを示すタイミングチヤートである。まず、ａ
図に示すように、オフフツクされるとHSが閉成
され、このとき同時にｂ図に示すように、回線か
らの電流がダイオードブリツジ２、抵抗素子Ｒ２
及びダイオードＤ１を介してダイヤルパルス発生
回路１の端子VDDに供給されＰ点の電位が上昇す
る。また、ダイヤルパルス発生回路１の端子HS
は、上記したように、トランジスタＱ４がオンと
なりそのコレクタ出力が“Ｌ”レベルとなること
から、ダイヤルパルス発生回路１は動作状態とな
る。ダイヤルパルス発生回路１に電源が供給さ
れ、これが動作状態になると、端子DS，DPから
それぞれｃ図、ｄ図に示すように“Ｌ”レベル、
“Ｈ”レベルの信号が出力される。この結果、ト
ランジスタＱ１はオフ状態、トランジスタＱ２，
Ｑ３はオン状態となり、この場合回線からの電源
電流は、ダイオードブリツジ２、トランジスタＱ
３及びダイオードＤ１を介してダイヤルパルス発
生回路１に送出されるようになる。
ングを示すタイミングチヤートである。まず、ａ
図に示すように、オフフツクされるとHSが閉成
され、このとき同時にｂ図に示すように、回線か
らの電流がダイオードブリツジ２、抵抗素子Ｒ２
及びダイオードＤ１を介してダイヤルパルス発生
回路１の端子VDDに供給されＰ点の電位が上昇す
る。また、ダイヤルパルス発生回路１の端子HS
は、上記したように、トランジスタＱ４がオンと
なりそのコレクタ出力が“Ｌ”レベルとなること
から、ダイヤルパルス発生回路１は動作状態とな
る。ダイヤルパルス発生回路１に電源が供給さ
れ、これが動作状態になると、端子DS，DPから
それぞれｃ図、ｄ図に示すように“Ｌ”レベル、
“Ｈ”レベルの信号が出力される。この結果、ト
ランジスタＱ１はオフ状態、トランジスタＱ２，
Ｑ３はオン状態となり、この場合回線からの電源
電流は、ダイオードブリツジ２、トランジスタＱ
３及びダイオードＤ１を介してダイヤルパルス発
生回路１に送出されるようになる。
こうしたオフフツク状態において、キーボード
３によりメモリダイヤルの発信操作が行われる
と、これと接続されるダイヤルパルス発生回路１
はまず、ｃ図に示すように、端子DSから“Ｈ”
レベル信号を出力してこれと接続されるトランジ
スタＱ２，Ｑ３をオフ状態にするとともに、所定
の時間経過後、ダイヤルメモリから１桁目のダイ
ヤル番号を読みだしてｄ図に示すように、端子
DPからこのダイヤル番号に応じた“Ｌ”→“Ｈ”
→“Ｌ”→“Ｈ”の各レベルのダイヤルパルス信
号をトランジスタＱ１へ出力する。この結果、ト
ランジスタＱ１がオン→オフ→オン→オフを繰り
返すことにより、ダイヤルパルス信号が交換機側
へ伝達される。
３によりメモリダイヤルの発信操作が行われる
と、これと接続されるダイヤルパルス発生回路１
はまず、ｃ図に示すように、端子DSから“Ｈ”
レベル信号を出力してこれと接続されるトランジ
スタＱ２，Ｑ３をオフ状態にするとともに、所定
の時間経過後、ダイヤルメモリから１桁目のダイ
ヤル番号を読みだしてｄ図に示すように、端子
DPからこのダイヤル番号に応じた“Ｌ”→“Ｈ”
→“Ｌ”→“Ｈ”の各レベルのダイヤルパルス信
号をトランジスタＱ１へ出力する。この結果、ト
ランジスタＱ１がオン→オフ→オン→オフを繰り
返すことにより、ダイヤルパルス信号が交換機側
へ伝達される。
そして、１桁目のダイヤル番号が出力される
と、所定の桁間時間経過後、同様に、２桁目のダ
イヤル番号がダイヤルメモリから読み出されて、
端子DPから出力されるものとなつている。
と、所定の桁間時間経過後、同様に、２桁目のダ
イヤル番号がダイヤルメモリから読み出されて、
端子DPから出力されるものとなつている。
このようなオフフツク状態のときに直流ループ
が外部の切換器等により切断された場合には、フ
ツクスイツチHSは閉成されていたとしても、Ｐ
点は無電圧状態となるため、トランジスタＱ４は
オフとなり、前述したと同様にダイヤルパルス発
生回路１の端子HSに、“Ｈ”レベルのフツクスイ
ツチ信号を送出する。これによりダイヤルパルス
発生回路１はスタンバイモードとなり、内蔵のダ
イヤルメモリはバツテリーBTによりバツクアツ
プされる。
が外部の切換器等により切断された場合には、フ
ツクスイツチHSは閉成されていたとしても、Ｐ
点は無電圧状態となるため、トランジスタＱ４は
オフとなり、前述したと同様にダイヤルパルス発
生回路１の端子HSに、“Ｈ”レベルのフツクスイ
ツチ信号を送出する。これによりダイヤルパルス
発生回路１はスタンバイモードとなり、内蔵のダ
イヤルメモリはバツテリーBTによりバツクアツ
プされる。
以上説明したように、本発明によれば、ループ
電流から所定の電流を取り出す電流供給回路の出
力端に、放電スイツチ用ダイオードを直列に接続
したバツクアツプ用ダイオードと、上記バツテリ
ーの電圧より大きいツエナー電圧を有するツエナ
ーダイオードとを並列接続することによりオンフ
ツク時およびオフフツク時それぞれの電源を確保
するとともに、上記バツテリーを電源とするフツ
クスイツチ信号送出回路を設け、電流供給回路の
出力の有無によつてダイヤル信号発生回路にフツ
クスイツチ信号を送出するものとして、上記両電
源の切換を電流供給回路の出力自体を監視するこ
とによつて行うようにしたことにより、オフフツ
クのまま電話回線から切離された場合に内蔵のダ
イヤルメモリが無給電状態となつて短縮ダイヤル
等の記憶内容が失われる事態が生ずるのを防ぐこ
とができる。
電流から所定の電流を取り出す電流供給回路の出
力端に、放電スイツチ用ダイオードを直列に接続
したバツクアツプ用ダイオードと、上記バツテリ
ーの電圧より大きいツエナー電圧を有するツエナ
ーダイオードとを並列接続することによりオンフ
ツク時およびオフフツク時それぞれの電源を確保
するとともに、上記バツテリーを電源とするフツ
クスイツチ信号送出回路を設け、電流供給回路の
出力の有無によつてダイヤル信号発生回路にフツ
クスイツチ信号を送出するものとして、上記両電
源の切換を電流供給回路の出力自体を監視するこ
とによつて行うようにしたことにより、オフフツ
クのまま電話回線から切離された場合に内蔵のダ
イヤルメモリが無給電状態となつて短縮ダイヤル
等の記憶内容が失われる事態が生ずるのを防ぐこ
とができる。
第１図は本発明の一実施例を示す回路図、第２
図はこのタイミングチヤートである。 １……ダイヤルメモリ内蔵ダイヤルパルス発生
回路、２……電流供給回路を構成するダイオード
ブリツジ、BT……バツクアツプ用バツテリー、
Ｄ４……放電スイツチ用ダイオード、Ｌ１，Ｌ２
……線路端子、Ｒ５……フツクスイツチ信号送出
回路を構成する抵抗素子、Ｑ４……同トランジス
タ、ZD１……ツエナーダイオード。
図はこのタイミングチヤートである。 １……ダイヤルメモリ内蔵ダイヤルパルス発生
回路、２……電流供給回路を構成するダイオード
ブリツジ、BT……バツクアツプ用バツテリー、
Ｄ４……放電スイツチ用ダイオード、Ｌ１，Ｌ２
……線路端子、Ｒ５……フツクスイツチ信号送出
回路を構成する抵抗素子、Ｑ４……同トランジス
タ、ZD１……ツエナーダイオード。
Claims (1)
- １ オフフツク時にはループ電流から所定の電流
を取り出す電流供給回路によつて電源電流が供給
されかつオンフツク時にはバツテリーによつてバ
ツクアツプされるダイヤルメモリを内蔵するダイ
ヤル信号発生回路を備えたメモリダイヤル電話機
において、前記電流供給回路の出力端に接続され
た前記バツテリーと放電スイツチ用のダイオード
との直列回路と、この直列回路に並列に接続され
前記バツテリーの電圧よりも大きいツエナー電圧
を有するツエナーダイオードと、前記電流供給回
路からの電源が供給されない場合には前記バツテ
リーを電源とし電流供給回路の無出力を示すフツ
クスイツチ信号を前記ダイヤル信号発生回路へ送
出してダイヤル信号発生回路を待機状態にすると
共に電流供給回路からの電源が供給される場合に
は電流供給回路を電源とし電流供給回路の有出力
を示すフツクスイツチ信号をダイヤル信号発生回
路へ送出してダイヤル信号発生回路を動作状態に
するフツクスイツチ信号送出回路とを備え、電流
供給回路の出力を監視することによつてダイヤル
メモリへの電源の切換えを行うようにしたことを
特徴とするメモリダイヤル電話機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60124320A JPS61283264A (ja) | 1985-06-10 | 1985-06-10 | メモリダイヤル電話機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60124320A JPS61283264A (ja) | 1985-06-10 | 1985-06-10 | メモリダイヤル電話機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61283264A JPS61283264A (ja) | 1986-12-13 |
| JPH0450787B2 true JPH0450787B2 (ja) | 1992-08-17 |
Family
ID=14882416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60124320A Granted JPS61283264A (ja) | 1985-06-10 | 1985-06-10 | メモリダイヤル電話機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61283264A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245161A (ja) * | 1987-03-31 | 1988-10-12 | Iwatsu Electric Co Ltd | ダイヤル回路 |
| JPH0641409Y2 (ja) * | 1988-07-20 | 1994-10-26 | ローム株式会社 | 電話機 |
| AU614454B2 (en) * | 1989-02-09 | 1991-08-29 | Alcatel Australia Limited | A circuit arrangement for providing power for an ic chip in a telephone subset |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5984947U (ja) * | 1982-11-30 | 1984-06-08 | 株式会社東芝 | メモリ付ダイヤル回路の電源供給回路 |
| JPS59134963U (ja) * | 1983-02-26 | 1984-09-08 | 株式会社長谷川電機製作所 | アウトパルス電話機のメモリ保持回路 |
-
1985
- 1985-06-10 JP JP60124320A patent/JPS61283264A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61283264A (ja) | 1986-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5830783B2 (ja) | デンワ ニ カンスル カイリヨウ | |
| JPS6113523A (ja) | 電話機におけるラツチング・リレ−駆動回路 | |
| JPH0450787B2 (ja) | ||
| JPH033416B2 (ja) | ||
| JPH0326712Y2 (ja) | ||
| JPS6312603Y2 (ja) | ||
| JPS6366109B2 (ja) | ||
| JPH0127316Y2 (ja) | ||
| KR810000765Y1 (ko) | 전화기의 푸시버튼식 다이얼 장치 | |
| JPH018061Y2 (ja) | ||
| JPS626759Y2 (ja) | ||
| JPH0638526Y2 (ja) | 電話機の電源回路 | |
| JPH0221812Y2 (ja) | ||
| JP2620798B2 (ja) | 電話機のダイアルメモリ用バックアップ電源回路 | |
| JPH0132440Y2 (ja) | ||
| JP2980777B2 (ja) | 端末網制御装置 | |
| KR870001638B1 (ko) | 전화기의 후크 프레시(Hook Flash)회로 | |
| JP2599801Y2 (ja) | 着信応答検知回路 | |
| KR960000612Y1 (ko) | 사설 교환기의 가입자 인터페이스 회로 | |
| JPH0153951B2 (ja) | ||
| JPS6312604Y2 (ja) | ||
| JPS6338593Y2 (ja) | ||
| JPS5921569Y2 (ja) | 呼出回路装置 | |
| KR940005522B1 (ko) | 리세트 회로 | |
| JPS6325548B2 (ja) |