JPH04507149A - ディジタル指令による表示装置上に高品位グレースケール・シェーディングの視覚を作る方法および装置 - Google Patents

ディジタル指令による表示装置上に高品位グレースケール・シェーディングの視覚を作る方法および装置

Info

Publication number
JPH04507149A
JPH04507149A JP2507065A JP50706590A JPH04507149A JP H04507149 A JPH04507149 A JP H04507149A JP 2507065 A JP2507065 A JP 2507065A JP 50706590 A JP50706590 A JP 50706590A JP H04507149 A JPH04507149 A JP H04507149A
Authority
JP
Japan
Prior art keywords
brightness
phase
pixels
waveform
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2507065A
Other languages
English (en)
Inventor
バセッティ、チェスター・フロイド・ジュニア
レディー、デイエイカー・チャンドラム
ライマン、エカパトラ
リクター、ブライアン・マイケル
Original Assignee
シラス・ロジック・インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シラス・ロジック・インク filed Critical シラス・ロジック・インク
Publication of JPH04507149A publication Critical patent/JPH04507149A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/12Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
    • H04N3/127Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003Display of colours
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2044Display of intermediate tones using dithering
    • G09G3/2051Display of intermediate tones using dithering with use of a spatial dither pattern
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0261Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0266Reduction of sub-frame artefacts
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ディジタル指令による表示装置上に高品位グレースケール・シェーディングの視 覚を作る方法および装置本発明は、ディジタルで制御された表示装置上にグレー スケール・シェーディングの視覚を作る方法および装置に関する。本発明は特に 、適当な時間に完全な輝度または、完全な暗さのいずれかに向くように多重液晶 表示装置のピクセルをディジタルで指令することによって多(の異なる輝度のレ ベルの視覚を発生させる方法および装置に関する。
従来技術の説明 グレースケール・シェーディングは、電子管のグリッド電極におけるアナログ輝 度制御電圧を変えることによって従来の陰極線管(CRTIのスクリーン上に発 生させることができるが、CRTの電子ビームは表示ラインの異なるピクセル位 置で掃引される。同じグレースケール・シェーディング法は、多重液晶表示装置 (LCD)、発光ダイオード(CEI))表示装置またはプラズマ表示装置には 向かないが、この場合側々のピクセル(放射性、伝達性および反射性形を含む不 連続光源領域)は、2つの輝度のレベルの1つだけ、011またはOFF (す なわち、白または黒)にスイッチするように指令される。そのようなディジタル 表示装置は一般に、CRTのグリッド電極に相当するアナログ制御電極を欠き、 つまりそれらは黒と白との間の中間輝度のレベルにピクセルを向ける指令を与え るそれらの電力ラインに左右されない直接的な手段を持たない。
多重表示装置は普通、各ピクセル区域に、ピクセル区域を呼び出しかつピクセル 区域を完全に明るい(白)ピクセルの出現を作ったり、完全に暗い(黒)ピクセ ルの出現を作ったりするようにピクセル区域を付勢させるために具備される2個 だけの電極を持つ。輝度のレベルを制御するアナログ装置は、ラスク走査の多重 式表示装置を含む多くの形のディジタル表示装置には利用できないので、グレー スケール番シェーディングの視覚を見る者に与える別のディジタル法が提案され た。
提案された別の方法の1つは、いわゆる「パルス幅変調」法であり、この場合ピ クセル付勢パルスの幅はグレースケール効果を作る広い値と狭い値との間で変調 される。もう1つの方法はいわゆる「フレームφレート・デユーティ・サイクル 変調法」であるが、ただし固定幅のパルス付勢間の持続時間は、グレースケール 効果を作る長短の間で変化される。第3の提案は、「時間多重」ディジタル表示 装置(これはラップトツブ形のコンピュータに普通使用される)の使用から、い わゆる「活性マトリックス」表示パネルに切替えることであり、「活性マトリッ クス」表示パネルは各ピクセルの位置で定められた活性ピクセル駆動電子回路を 持つものであり、また各ピクセルを所望の輝度のレベルまで分割して連続付勢さ せるそのような活性マトリックス・トポロジーから3端子アナログ制御式表示素 子を形成する。
提案されたグレースケール法はすべて有望と思われるが、おのおのはその独自の 問題点を抱えている。活性マトリックス表示装置は、まだ早期開発段階である。
大量生産を増加し、かつ製造コストを減少させる方法はまだ洗練されていなかっ た。各ピクセルで不連続にグレースケール・シェーディングの視覚を作るアナロ グ制御方式を使用する考えは、表示装置を制御する時間連続のアナログ回路では なくディジタル、時間多重装置を持つ業界で一般に望んでいるものに従わない。
低電カラツブトップ形コンピュータに用いられるラスク走査多重LCDまたはエ レクトロルミネセント(EL)表示装置のような従来の表示装置は、ピクセルが 2進論理ビツト(指令ビット)と組み合わされる固定した持続時間(パルス幅) の制御パルスによって完全に点滅するように指令されるという推定で設計されて いる。固定幅の指令パルスというこの推定は、アナログ制御の活性マトリックス 法の基本要求にも矛盾する。パルス幅変調法が採用されると、既に利用できる表 示駆動回路の事実上の再設計は、可変幅のピクセル付勢パルスを作ることを要求 され、またそのような新しい回路のコストは既製の駆動回路のコストよりも著し く高くなることがある。さらに、濃密に詰った回路間の望ましくないクロストー クは、パルス幅変調法を用いることによって作られるが、その理由は、高周波調 波の含有量は普通、比較的狭いパルスを用いる方法によって作られる前記パルス と組み合わされるからである。従来のパネル駆動回路の既に立証された技術に対 する変更は一般に望ましくないので、パルス幅変調方式は業界内で現在受は入れ られていない。
フレーム・レート・デユーティ・サイクル変調法は、現時点で業界に一段と多く 受け入れられるように思われるが、この後者の方法は問題がなくはない。発光ダ イオード(LED)液晶(LCD)、エレクトロルミネセント(EL) 、プラ ズマその他の技術に基づく表示装置は普通、エネルギーを回復させる定期的な適 用を必要とするが、こうして点滅(明るいか暗いか)するようにそれらの外見を 保持させる。フレーム・レート・デユーティ・サイクル変調法は、ピクセル付勢 パルス間の時間を延長することによって作動する。付勢されているパルス間の持 続時間が人間の目と組み合わされた輝度積分周期以下に事実上減少(すなわち1 760秒以下に事実上減少)されて、グレースケール効果が作られると、表示装 置内のちらつきが目立って望ましくない視覚は、特に多数のピクセルがONおよ びOFFの状態の1つに向かって同時に指令されている時に作られる。
交互の(交錯する)位相の使用は、ちらつきの問題を克服するために提案された 。人間の目は時間だけではなく空間をも積分する傾向がある。隣接ピクセルが例 えば完全に明るいピクセルについて行われたようにl/60秒ごとに一度に代わ って、1730秒ごとに一度それらを付勢させることによってグレースケール・ モードで作動されるとき、相互に180度位相はずれの2つの異なる信号として より低い周波数(30Hz)の波形を供給することにより、かつ隣接するピクセ ル(垂直および水平方向に隣接する)に対してそれぞれ2つの信号を加えること によってちらつきの視覚を抑制することができ、その結果隣接するピクセルのす べての対について全リフレッシュ周波数は人間の目により多く認められる3QH !の割合ではなくより高い60Hzとなるように思われる。
残念ながら、インターレース位相法が、輝度の3つのレベル以上を一層の改良な しに作るように意図されると、他の視覚の乱れが現われる傾向がある。交互にタ ーン・オンおよびターン・オフされ、隣接ラインから約1.20度未満の位相が はずれている長い、連続したラインは、いわゆる「銀幕」を作る傾向があり、そ の場合グレースケール・シェード区域の表面は、左、右、斜線または円形のいず れかに流れていると思われる。この流れている動き(銀幕効果)は目を動搗させ るために望ましくない。
クロストーク、雑音などから生じるイメージ・ジッタおよび一時的なスポットは 、問題を生じることもあり、また見る者に鮮明な焦点像ではなくファジーの望ま しくない視覚を与える。したかって、ちらつきの効果および銀幕効果のような多 くの視覚の乱れを同時に回避する有効な方法は示されていない。
発明の概要 本発明の1つの目的は、上述の視覚の乱れを事実上回避する間にディジタル制御 式表示装置のグレースケール・シェーディングの視覚を作る方法および装置を提 供することである。本発明のもう1つの目的は、少なくとも6つの区別ができる 輝度のレベル、および少なくとも16のそのような輝度のレベルがより望ましく 、32のレベルであることがさらに一段と望ましいグレースケール効果を作る方 法および装置を提供することである。本発明のなおもう1つの目的は、逆ビデオ 指令を場合により受けるビデオ像と適合するグレースケール・シェーディング法 を提供することであるが、黒領域は白として表示すべきであり、白領域は黒とし て表示すべきであり、かつ比較的暗いそして比較的明るいグレースケール区域は それぞれ明るくかつ暗いグレースケール区域として可逆表示される。
言うまでもなく、「グレースケール」という語は、モノクロ表示だけではなく、 カラー表示にもここでは適用され、その着色領域の輝度(接眼視覚輝度)は所定 の輝度範囲にわたって変化されるべきである。本発明は、どれでも1つの表示技 術に制限されず、またすべての型式の表示装置に適用され、ピクセルは1つまた は他の明暗レベルに不連続に指令される。
本発明の第1の特色に従って、グレースケール動作は少なくとも6種の異なる波 形(輝度設定用波形)によって行われ、所定の位相散乱周期にわたって順次像ら れる少なくとも5種のON/ OFF指令ビットを各々有する。位相散乱周期は 、Dに所定のフレーム周期を掛けたものに等しくなるように選択することが望ま しく、ここでDはDXDの二乗位相−配置パターン(マトリックス)と組み合わ された整数である。位相−配置パターンの側部寸法りは寸法見×互の不規則な矩 形を持つ平面の傾斜を可能にするように選択されることが望ましいが、この場合 見は互に等しくなく、またDXDという二重の形をしたチェッカー盤のパターン を持つ面を同時に充填する。側部寸法りは、定数D=82+b2に従って選択す ることができ、ここでDはaまたはbのいずれかによって一様に割り切れず、ま たa、bおよびDはゼロより大きい整数である。共通の時間スパン(すなわちフ レーム周期)の間に生じるピクセル付勢指令は、同時に付勢されたピクセル位置 と、ピクセル位置を付勢されている読み込み列および行駆動装置を広げる間の距 離を最大にする矩形の対向斜線の隅に置かれることが望ましい。
少なくとも6種の輝度設定波形は、完全にONまたは0FFF白あるいは黒)の いずれに現われる指令表示ピクセルに指令するだけではなく、完全なONまたは OFFの間の距離にわたって分布された中間の輝度の視覚をも作るように使用す ることができる。6種のディジタル波形の第1の波形は、第1平均デユーテイ・ サイクル(所定の位相散乱周期にわたって平均されたもの)を有し、最大輝度レ ベルと組み合わされる。第6デイジタル波形は、最小輝度レベルと組み合わされ る対応する第6平均デユーテイ・サイクル(所定の位相散乱周期)を有する。第 2から第5までのディジタル波形は、第2から第5までの異なる平均デユーティ ・サイクル(所定の位相散乱周期によって再度数られる)をそれぞれ有するが、 これは一般に最大と最小の輝度レベル間で周期的な方法(はぼ等間隔)で隔てら れた皮相輝度の異なるレベルと組み合わされることが望ましい。どれでも1つの 輝度設定波形のON指令ビットは、時間にわたって相互から等しい間隔に置かれ ることが望ましく、かつ各々の波形のOFF指令ビットは同様に時間にわたって 相互から等しい間隔に置かれることが望ましいので、各波形の低周波成分は同一 波形の高周波成分に関して抑制される。
第1および第6のディジタル波形(輝度設定波形)は、相互の2進補数であるO N/ OFF指令ビットを有する対状であることが望ましいので、策6デイジタ ル波形の指令ビットは、第1デイジタル波形の0N10FF指令ビツトの順次2 進のNOT動作を実行することによって作られると思われる。同様に、第2およ び第5デイジタル波形は、相互の2進補数となるように対状にされることが望ま しいので、第5デイジタル波形は、第2デイジタル波形のビットの2進のNOT 動作を実行することによって作られると思われる。第3および第4デイジタル波 形は、相互の2進補数として対状にされることも望ましい。2進補数にできる波 形のこの好適な使用は、後で、「グレースケール・ミラーリング」として明細書 の中で呼ぶこととにする。本発明の好適な実施例により、6種以上のディジタル 波形のほぼ半分を表わすディジタル情報は、メモリ・デバイス(すなわち波形R oll)に記憶され、また6種以上のディジタル波形の補足な他の波形は、記憶 されたデータによっては表わされず、むしろ記憶された波形のデータによる2進 のNOT動作を実行することによって再生される。
本発明のもう1つの特色により、第2および第5のディジタル波形の少なくとも 1つの移相された型は、異なる時間で(すなわち異なる表示「フレーム」で)マ トリックスのピクセル区域に隣接するように加えられる。
位相選択は、少なくとも1つの波形によって駆動すべきピクセルのマトリックス 内の場所を指定する行および列の両方の数によって決定される。所定の位相選択 アレイはメモリ内に記憶され、また位相選択値は、表示が走査されていて前もっ て選択された輝度設定波形のON/ OFF指令ビットのどちらかを決定するよ うに、メモリから動的に読み出されており特定のフレーム・サイクルの間に規定 の行と列にあるピクセルに送られるべきである。本発明の好適な実施例により、 多重表示パネルの行および列駆動装置の出力装荷は、二乗位相−配置パターンに よるディジタル波形の少なくとも1つの位相を分配することによって平衡にされ る。この後者の考え方も「平衡装荷」として本明細書の中で以後呼ばれるものと する。この寸法DXDの配置パターンを選択することが望ましいが、そのDは2 個の二乗された整数aおよびbの和に等しく、その場合aとbも一様にD(すな わちD=2.5゜to、 13. 1?、 25.26.29.・・・)を割れ ない。本発明のさらにもう1つの特色により、表示すべき区別できる輝度レベル の数(これは利用された輝度設定波形の数と同じである)は、DXD配置パター ンの測寸法りより小となるように選択されることが望ましい。しかしDXDパタ ーンがD+1以上の輝度レベルを支持することができる。(すなわち、18レベ ルはどの多くを支持し得る17×17位相−配置パターンをわずか16レベルが 選択される。)本発明のなおもう1つの特色により、複数の所定の位相−配置パ ターンの1つは、前に表示されたピクセルの状態次第で動的に選択される。
本発明のもう1つの特色により、各々黒や白息外の2つの異なる輝度レベルで作 動するその対を持つ4つのピクセルを持つ、2×2の点描するパターンは、個々 のピクセルだけで理解できるグレースケール・レベルの間でそれらの視覚を作る ように形成されている。異なる輝度レベルの左から右への順は、垂直なグレーの すしの形成を防ぐように表示の隣接する水平ラインにおいて交互されることが望 ましい。本発明の他の特色は、好適な実施例の下記の詳細な説明から明らかにな ると思図面の簡単な説明 第1A図は、従来のディジタル表示装置の構造を示すブロック図である。
第1B図は、液晶表示パネルの断面図である。
第1C図は、隣接するピクセル間の電気および可視的なりロストークを説明する 第1B図に示されるパネルの頂部の平面図である。
第2A図は、ピクセルの皮相輝度を制御するフレーム・レートのデユーティ・サ イクル被変調波形の波形を示す。
第2B図は、多重フレーム周期にわたる液晶表示パネルの累積応答を示すグラフ である。
第2C図は、隣接する液晶表示素子および表示素子を見ている人間の目の時間− 空間統合行動を説明する第1番目のモデルの概略図である。
第3A図は、液晶表示パネルにおける3レベルの輝度効果を作る以前に提案され た装置の概略図である。
第3B図は、第3A図に示された実施例と組み合わされることができる素子2× 2の位相−配置パターンを示す。
第3C図は、第3B図の素子の位相−配置パターンによって傾斜される表示区域 を示す。
第4A図は、4つの輝度レベルを持つグレースケール効果を作ることができる1 組の輝度設定波形を示す。
第4B図は、第4A図に示された輝度設定波形用の可能な位相−配置パターンを 示す。
第4C図は、視覚の乱れが第4B図の位相−配置パターンによってどのように作 られるかを示す。
第4D図は、最も低い輝度設定波形に次ぐものは4つの位相を持つ1組の輝度設 定波形を示す。
第4E図は、第41)図に示された輝度設定波形用の可能な位相−配置パターン を示す。
第4F図は、視覚の乱れが第4E図の位相−配置パターンによって作られる方法 を示す。
第5A図は、16種類の異なる位相を持つ輝度設定波形用の可能な4×4位相配 置を示す。
第5B図は、第5A図に示された4×4の位相−配置パターンを用いて生じるこ とがある行および列の不平衡装荷の方法を示す。
第6A図は、本発明による5×5位相配置マトリックスを示す。
第6B図は、第6A図に示された5×5位相配置マトリックスによって傾斜され る表示区域の時間的な2つのフレームを示す。
第6C図は、第6A図の5×5位相配置マトリックス用の完全なパターンを示す 。
第7A図は本発明による17XI7位相−配置パターンを示す。
第7B図は、順次フレームのピクセル付勢点によって作られるべき好適な距離ジ ャンプを示す。
第7C図は+7X 17位相−配置パターン内の位相の第1順序づけを示す。
第7D図は、+7XI7位相−配置パターン内の位相の第2順序づけを示す。
第7E図は、時間軸に沿って積み重ねられた多重フレームの3次元構想化である 。
第8図は、本発明による1組の輝度設定波形を示す。
第9図は、本発明による第1輝度制御装置のブロック図である。
第10図は、本発明による第2輝度制御装置のブロック図である。
第11図は、本発明による輝度制御装置の概略図である。
好適な実施例の詳細な説明 下記は、本発明を実行するために現在予測される最良のモードの詳細な説明であ る。この説明は本発明の原理を単に例示するようにされており、制限の意味に取 るべきではない。
第1図は、従来のディジタル制御式表示装置10のブロック図である。表示装置 10は、各々が直交する行および列の電極+2bと12cとによって独自にアド レス可能な、ピクセル領域12aの二次元マトリックス12を備えている多重化 された液晶(LCD)パネル・ユニット11のラスク走査両立型を含む。普通、 行および列電極12bおよび12cは、表示パネル(図示されていない)の頂部 および底部表面にある濃密に収納された平行導体としてそれぞれ置かれているが 、あらかじめ選択された液晶材料12d(第1B図)は頂部と底部の電極、+2 bおよび12cとの間に挾まれている。頂部の電極(すなわち12b)および表 示パネル(図示されていない)の頂部部分は、透明な層で作られることが望まし い。電界12e (第1B図)は、行電極+2bに結合された複数のライン駆動 装置14のあらかじめ選択されたものを活性化することにより、また列電極12 cに結合された複数の列駆動装置16の1つ以上を同時に活性化することによっ て、あらかじめ選択されたピクセル区域(IA図)の液晶材料+2dに加えられ る。
行および列駆動装置14と16の正ならびに負(地気)電力ターミナルは、共通 の高および低電圧レール(+Vと一■)に通常接続されている。選択された行駆 動装置14および活性化された列駆動袋[116の出力ターミナル間の電荷の流 れは、呼び出されたピクセル区域12aの液晶材料12dを通して所望の電界1 2eを設定し、また電界は液晶材料+2dにある分子の方位を変え、それによっ てピクセル区域12aを暗い区域か明るい区域のいずれかとして現われるように させる。
合成像は、時間多重化形式で一度に1つの行を表示マトリックス12の行(すな わち第1図のR1−R6)として順次活性化することにより、かつ2進ビデオ・ データを列駆動装置16を経て選択された行(RX)のピクセル区域12aに送 ることによって作ることができる。第1図に示される通り、列駆動装置16は、 ライン・レジスタ26からあらかじめ記憶された並列形式で2進ビデオ・データ を受ける。2進ビデオ・データは、同期アドレス・カウンタ21によって呼び出 されるイメージ−メモリ20に始まる。アドレス・カウンタ21は、高周波ドツ ト・クロック(ピクセル・クロック)23によってクロックされる。ビデオ・デ ータは、ドツト・クロック23によってもクロックされるシフト・レジスタ22 に対する4ビット幅の直列バス24に沿うイメージ・メモリ20からの出力であ る。シフト・レジスタ22は、ビデオ・ビット・データの4ビット幅の直列デー タ流れ24をより広い並列データ形式25に変えるが、この並列データ25は、 ライン・レジスタ26が水平同期パルス(ラインφクロック)27によってスト ローブされる時にライン・レジスタ26に装荷される。
水平同期パルス27も、その対応する行電極12bに低電位(−V)を置くよう に複数の行駆動装置14の内の所望の1つを活性化させるワン・オンNライン選 択器18をクロックする。垂直同期パルス(フレーム開始パルス)211ハ、あ らかじめ選択された底ライン(R6)に向かって表示マトリックス12の頂部の ライン(R1)からの各端部で、ライン選択器18のリセット・ターミナルに加 えられる。
普通、表示マトリックス12は、480から640までの列掛ける200から2 40までの行のユニット(表示セグメント)であり、またすべての行は約50ヘ ルツから120ヘルツ(通常垂直同期パルス28は1秒間に60回全発生れる) までの割合で走査される。水平同期クロック27は普通、10ヘルツから30キ ロヘルツまでで作動し、またドツト・クロック23はほぼ6メガヘルツで作動す る。240以上の行が表示内にあることが望まれる時、表示セグメントはもう1 つの頂部の上に1つが積み重ねられ、そして各表示セグメントは約50ヘルツか ら120ヘルツのフレーム・レートで再生される。
液晶表示パネルの断面図を示す第1B図を参照して、複数の列電極12cから出 る電界12eが複数の列電極12cの上の直交する行電極+2bまで、直交する 行電極+2bにわたるにつれて、幅が大きくなる傾向がある。高密度表示装置で は、第1のターン・オンされた列電極12cの電界12に対して、隣接する列電 極12cに制御されるべき液晶材料12dの隣接する領域を侵害することが可能 である。
第1C図の頂部の図を参照して、隣接するビクセル区域!2aの電界間で重複す る可能性は、丸くされた矩形12fの重複する境界によって示される。頂部+2 bおよび底部12cの構造的な重複は、領域12aとして表示されたハツチの付 いた四角い区域によって示される。第1C図に示された9箇所のピクセル区域1 2aの内の1つの中央のピクセルは、有効な区域のいずれか一方または両方は明 るくないピクセルの皮相輝度が囲んでいる明るいピクセルの電界周辺12fを侵 害することによって減少することができる。
電気的クロストーク(電界の境界+2fを重ねることによって示されるような) を除けば、濃密に収納されたピクセル・マトリックスは可視クロストークを受け やすい。
人間の目の表示表面上の点の視覚は、囲んでいる点の輝度によって影響される。
完成は、隣接する明るいピクセルによって囲まれた唯1つの明るくないピクセル の輝度のいずれか一方または両方のサイズが囲んでいるピクセルの周辺によって 事実上変更されているように視覚されることができるように人間の目の中に起こ る。これは第1C図の4つの内方を指す矢印によって示される。電気および可視 の両方のクロストークの複雑な多様性は、どのピクセルが与えられた時間の瞬間 にONまたはOFFのいずれかになるように指令されるかによって液晶表示装置 に生じることがある。
第2A図を参照して、液晶表示装置にあるピクセル区域12aの輝度は、その行 および列電極+2bならびに12cを横切る複数の装荷パルス31を加えること によってより強い輝度レベルまで増分され、またピクセル区域12aの輝度はそ のそれぞれの電極を横切る1個以上の放電パルス32を加えることによってより 弱い輝度に減分される。
(充電および放電パルスの両極性は液晶材料に損傷を与えないように周期的に逆 にされる。)使用者によって供給されるビデオ・データ・ストリング30のビッ ト(すなわちrllolJ )は、充電または放電パルスが加えられるかどうか を決定する。これらのビット30は、第2A図に示された通り、それぞれの更新 フレーム数1.2.3などの中で生じるピクセル・ストローブ時間TO、T+  。
T 2 、73など供給される。充電および放電パルス31と32の組み合わせ が所定の応答周期PR(第2B図)により個々のピクセル区域12aに加えられ るならば、ピクセル区域12aの輝度レベルは、所定の応答周期PR(第2B図 )により充放電パルス31および32の数の差によってめられる。
ライン・バイアスによる連続ラインの上の表示マトリックス12にあるピクセル のすべての一時走査は、「フレーム更新」、「フレーム・サイクル」、または「 フレーム周期」として業界では呼ばれている。普通、フレームは毎秒約50回か ら120回の割合(通常60ヘルツ)で更新される。唯一の充電パルス31また は放電パルス32ハ、単一フレーム更新サイクル(フレーム7m期、FP) ノ 間、各個のピクセル区域12aに加えられる。一連の充電31および放1132 の指令パルスが平均デユーティ・サイクルに基づく輝度の所望レベルを達成する ために単一ビクセル区域に加えられるべきであるならば、そのような一連のパル スは、多くのフレーム周期(すなわち4以上のフレーム−サイクル)のコースに わたって常時加えられる。
第2B図を参照して、液晶表示装置の代表的な応答PR待時間、100ミ+J秒 から350ミリ秒(最大輝度の10%と90%との間の範囲にわたりピクセルの 輝度を増減分する時間)程度にすることができる。フレーム更新サイクルの多数 (すなわち2+)は、単一ピクセル区域12aの輝度レベルを、比較的弱い輝度 レベル(すなわち10%)から比較的強い輝度レベル(すなわち90%)まで上 昇させ、かつ同じスパンにわたって輝度レベルを逆に減少させることが要求され るかもしれない。周期の更新は、輝度の所望レベルを保持することを要求される 。
第2C図を参照して液晶表示(LCD)にある隣接するピクセル区域12aの視 覚動作を説明する第1次モデルの概略図が示されている。各ピクセル区域は、比 較的大きな抵抗のブリード抵抗器Rbが置かれる有限コンデンサCDによってモ デル化することができる。ピクセル区域12a(表示装置のキャパシタンスCD の両端の電圧によって表わされる)の輝度(測光)は、充電抵抗器R6を経て充 電パルス31を送ることによって増分することができ、また放電抵抗器R4を経 て放電パルス32を加えることによって減分することができる。隣接するピクセ ルの電界12fからの電気的クロストークは、抵抗器Rを通るピクセルの積分機 能(コンデンサ)C8に入ることができる。第2C図のモデルは、液晶分子の再 配置が累積効果として起こり、またそのような分子が、周期的に更新されないな らば自然の状態に弛む(ブリード抵抗器Rbを通して放電する)自然的傾向を持 つ。人間の目によって見られる輝度のレベルは、隣接するピクセルから受けた光 のスペースによる統合された機能と共に各個ののピクセル区域12aによって送 られる輝度レベルの時間を越える統合された機能となる傾向がある。したがって 、第2C図のモデルには、隣接するピクセルから与えられたことを表わす第1表 示素子(ピクセル)および第2表示抵抗器町2に対する人間の目の遅延累積応答 を表わす抵抗器RおよびコンデンサCE1を持つ第2次項分回路が含まれている 。目のコンデンサCE1は、第1表示素子の視覚輝度を表わす。
第2C図に示されるモデルは有限の帯域幅を有し、また時間の変化する電圧は充 電31の全体の一時的な周波数および放電パルス32が所定のレベル以下に降下 するならばアイ・スポット・モデルの両端に現われることが認められる。これが 生じるとき、目は表示された像に認められるちらつきを視覚する。この型式のち らつきは、目がスクリーンに近くなるならば、市販のテレビジョン・セット(約 50ヘルツから60ヘルツまでの更新率を持つ)の水平同期線に観測することが できる。ある距離から、目は時間と共に空間で統合する傾向がある。水平線イン ターレース法は、ちらつきの視覚を隠す従来のテレビジョン・セットに使用され る。
第3A図を参照して、同様なインターレース法は、その更新率の100%よりも むしろ完全な輝度更新率の50%で駆動されるピクセルのちらつきの影響を隠す ために提案された。4つの波形1(IW、 MIN/PG、 MIW/PIおよ びLIWが第3A図に示されている。波形MIN/PGおよびMIN/PIは、 デユーティ拳サイクルは等しいが相互に180度位相がはずれている。波形HI Wは、波形MIW/IJおよびMIW/PIのデユーティ・サイクルの半分の位 相はずれを持つ。したがって、比較的強い輝度の出現は波形111Wによって付 勢されたピクセルに伝えられるが、平均輝度のより低いレベルが中間輝度波形M IM/POおよびMIW/Plのいずれかよって駆動されるピクセルで視られる 。更に弱い輝度は、放電指令パルス32のみから成る弱い輝度の波形11Wによ って駆動されるピクセルで観測される。隣接するピクセルが唯一の位相、すなわ ちMIW/PIの50%の中間輝度の波形によって同時にストローブされるなら ば、そのちらつきは完全に認めることができるようになるが、隣接ピクセルが同 じ波形MIWのインターレースされた位相によって駆動されるならば、ちらつき を抑制することができる。
第3A図は、行方向または列方向のいずれかに相互に隣接しているピクセル対に 対し、て18[1変能れた波形旧M/POおよびMIW/PIを交互に加えるた めのフリップ・フロップ36および38を含む以前に提案された回路23の概略 図を示す。輝度選択スイッチ制御装置34は、ホスト装置(図示されていない) によって供給されたディジタル・ビデオ・データ24 に応じて4個の輝度信号 BO,B1−(位相−y)、B−1,(位相X)およびB2の1つを選択するス イッチ35を作動させ乙。ディジタル・ビデオ・データ24*は弱、中および強 の輝度レベルの1つを選択するように各ピクセルについてデータの少なくとも4 ビツトを供給するう 第3B図を参照して、第3A図に例示された回路33の合成位相分布を示す本質 的な位相−配置パターン37が示されている。斜めに隣接するピクセルは同じ位 相(すなわちPO)を受けるが、相互に水平または垂直のいずれかに隣接するピ クセルは、異なる位相(POおよびPL)を受ける。
第3C図を参照して、斜めに隣接するピクセルの単一フレーム(すなわち位相P O)の間の付勢は、斜線3gの融合した様相を作ることがある。位相POおよび Plの斜線が十分に高い割合で(すなわち各30ヘルツ)でストローブされるな らば、目は斜線39を共に融合する傾向があり、その結果、最小と最大の輝度の 区域が見られる。
第3A図に示される輝度制御回路33の利用度は制限されることが判明した。輝 度レベルのシェードされた区域は、容易に作ることができない暗から明へと連続 的に変化するようにされた。4つの輝度レベルBO−83を用い、かつ3掛ける 3 (3X3)の位相−配置パターンを用いる方式は、改良されたグレースケー ル法を提供するために提案された。
第4A図を参照して、1組3フレーム周期(TEP)は、第1輝度レベルB3を 設定するための第1輝度設定信号3/3 (3フレ一ム周期TFP内に3つのO N指令ビットを有する)を用いて周期的に反復された。輝度設定信号0/3(3 つのフレーム周期TFP内にON指令ビットを持たない)は、第1輝度レベルB 3に対向した第4輝度レベルB0を設定するのに用いられた。第3輝度設定波形 2/3− (Olまたは2/3− (1+ (3つのフレーム周期TFP内に1 つのOFF指令ビットの後に続いたり先行される2つのON指令ビットを持つ) は、第2輝度レベル周期B2を設定するために使用された。3つの輝度設定信号 (1/3− ([1) 。
1/3− (+)および1./3−(2)で表わされる)は、第2レベルB2と 第4レベルBOとの間で第3輝度レベルを設定するのに用いられた。第4A図に 示される通り、1/3輝度設定信号は、3つのフレーム周期TEPを横切って相 互に120度離変能分布される。
第4B図を参照すると、マトリックスの交番ピクセル位置が3つの輝度設定信号 1/3−(0) 、 l/3−(1)および1、/3−(2)の異なる信号を受 信するように指定される方法を示している。名称POは、その位置のピクセルが 1/3波形のゼロ位相を受信することを示し、すなわちそれは1/3− ([1 )輝度設定信号を受ける。同様に、Plで表わされるピクセル位置は、l/3−  (1)信号を受信し、またB2で表わされるピクセル位置は、1./3−(2 )信号を受信する。
完全な表示のどのピクセル位置が位相PO,PL、およびB2のどれを受信する かを決定するために、3×3位相−配置パターン41は、第3B図の2×2パタ ーン37について第3C図で行われたように表示の行および列を横切るチェッカ ー盤のように傾斜される。
第4B図の位相−配置パターン41が試験されたとき、著しい映写スクリーンの ような効果が認められた。第4C図を参照して、3つの連続したフレーム、42 −0.42−1および42−2の様相は、全表示スクリーンが3つの位相信号1 ./3−(0) 、l/311)および1/3−(2)を用い、かつそれらをパ ターン41に従って置いて、B1輝度レベル(第4A図)に指令されている場合 について示されている。見られる通り、2つのピクセル・スペースによって相互 に水平に離れて隔置された斜線は、各フレームに見られ、また目はフレームが次 の後に連続的にフラッシュされたものであるときに、左から右に進むにつれて目 がこれらの線を視覚する。
3つではなく4つの位相が使用された場合に、また4×4位相配置マトリックス が使用された場合には、そのような配置は第4B図の3×3のパターンから生じ る斜線の強いパターンを分解するのに用いられる。第4D図を参照して、輝度設 定信号(0/[6−(Q)、 4/+6−(3)。
4/+6− (2) 、・・・、 l/16−(0)および16/+6− (Q )と呼称される)の組43が示されている。輝度設定信号W/+6− (p)は 、所定の4フレ一ム位相散乱周期FFP(Wおよびpは波形の数と位相を示す整 数である)に沿ってそれらの配置に従って定められる。4フレ一ム位相散乱周期 FFPは、16フレーム(フレーム数0hexからFhe□まで)を横切って4 回反復されるのが示されている。輝度設定信号+6/+6−(0)は、各フレー ム数0 からFheIまでにおけるあらかex しめ選択されたタイム・スロット内におのおの生じる16ON指令ビツトから成 る。輝度設定信号8/+6− (0)は、16ビツトから成り、その中の8ビツ トはON指令ビットであり、他はOFF指令ビットである。信号8/+6− ( 0)の011指令ビツトは、時間的に等しく分布され、また第1のON指令ビッ トはフレーム数Oの間に生じ、それによってこの波形はゼロ位相数を持つものと 言われている。輝度設定信号8/+6−(1)は信号8/1.6−(0)と同じ 形状を有するが、1フレ一ム周期(FP)だけ移相される。輝度設定信号4/1 610)から4/+6−(3)までは、フレーム0bex −Ohewの間にO N状態にある合計16指令ビツトの内の4ビツトだけを有し、またこれらのON 指令ビットは16フレ一ム周期にわたって等しく分布されている。最後の輝度設 定信号、0/+6−(01は、16フレ一ム周期の間にその16指令ビツトのど れも持たない。
第4D図から、比較的強い輝度レベル、B3(すなわち白)は、+6/16波形 を加えることによって発生されることが認められ、より弱い輝度レベルB2(5 0%)は2つの8/16信号のいずれかを加えることによって発生される、ディ マの輝度レベル、B (25%)は4つの4/16信号のどれかを加えることに よって設定され、また最も弱い輝度レベル、BO(すなわち黒)は、個々のピク セルにO/16信号を加えることによって設定される。8/16および4/16 信号の多重位相が利用できるので、位相のインターレース作用はちらつきを減少 させるのに用いられる。
第4E図を参照して、第4D図に示される4/16の輝度設定信号の4つの位相 (0)−(3)が関連の行および列の数により命令される方法を示す4掛ける4  (4X4)の位相−配置パターン44が示されている。フレーム・ゼロの間、 呼称PO(位相ゼロ)を有するすべての相関的なピクセル位置は付勢される(線 ごとに基づいて)。相関的な行数0で、相関的な列数0のピクセルが付勢される 。相関的なライン数1で、相関的な列数2のピクセルが付勢される。相関的な行 数2で、相関的な列3のピクセルが付勢されかつ相関的な行数3で、相関的な列 1のピクセルが付勢される。フレーム1の間、呼称P1を持つすべてのピクセル 位置は、同様な方法で付勢される。
同じことが、フレーム2および3に適用される。フレーム数4の間、位相POに よって指定されるピクセルは再び付勢される。相関的な行と列の数は、実際の行 および列により実行された4で割る演算の残りを引き出すことにより(すなわち モジュロ−4の演算を実行することにより)得ることができる。16フレ一ム周 期の終わりに、工程が反復される。
第4F図を参照して、4×4の配置パターン44を横切る散乱位相によって、第 4B図の3パターン41にょる3と組み合わされる視覚の乱れを除去することが できる。
だが、そのような方法がコンピュータによるシミュレータによって企画されたと き、顕著な映写スクリーンの運動は、フレーム・レートが減少されるときに作ら れることが判明する。第4E図の4×4パターン44が第4F図に示されるよう に表示を横切って傾斜されるならば、斜めに隣接するピクセル45の対が共通フ レーム(フレーム・ゼロの場合PO)の間に付勢されこと、および直後のフレー ムの間に、パターンが2行(フレーム1のピクセルPi)によって47で繰り返 すようにパターンが垂直に46をシフトし、それによって映写スクリーンのよう な効果の可能性が作られる。
第5A図を参照して、次に考えられることは、最も弱い輝度レベル、B1に次ぐ レベルが16通りの異なる位相(PO〜PF)の1716信号によって発生され るならば、そのような弱い輝度レベルB1と最も速かに組み合わされる視覚の乱 れを除去することができる。この考え方は、パターン50が表示表面を横切って 傾斜されるとき、同位相の点が相互に即時隣接して、斜め、垂直または水平のい ずれかにもならないように、例示された位相−配置パターン50を通じて異なる 位相を散乱させることであった。
残念ながら、この方法は視覚の乱れの新しい組を作った。
第5B図を参照して、第5A図の4×4パターン50が表示スクリーンを横切っ て傾斜されるべきであり、かつすべてのPOビクセルがフレーム・ゼロの間に明 るくなることが示されたならば、行および列駆動装置の一様でない装荷が生じ、 またこの一様でない装荷は1つのフレームから次のフレームまで続くことがわか る。行および列駆動装置14−1および16〜1の若干は、単一フレームの間ピ クセルの比較的多数(3−4)を付勢させる一方、他の行および列駆動装置、1 4−2およびl6−2はピクセルの比較的少数(0)を付勢させるが、その理由 は第1A図に見られる通り、行および列駆動装置14ならびに16が共通電力レ ール、+Vと−Vに結合される傾向があり、行および列駆動装置の不平衡装荷が 表示された像に望ましくない視覚の乱れを作ることがあるからである。
第6A図を参照して、5×5の配置パターン55は、115輝度設定信号(4つ のOFF指令を伴う1つのON指令)の5つの位相(PO,PL、P2.P3. P4)を用いて次に試験された。第6A図のパターン55に示される暗い円は、 単一フレーム(すなわちすべての位相POピクセル)の間に付勢されているピク セルを表わす。単一フレームの付勢されたピクセルは、チェスのゲームにおける ナイト(騎士)の駒のような動き(上に1つ、下に2つ)に従って相互から隔置 されていることが分かる。
第6B図を参照して、第6A図のパターンがより大きい表面を横切って傾斜され る場合、すべての行および列駆動装置の比較的一様な装荷が得られることが分か る。
単一フレームの付勢されたピクセル(この場合大きい表示区域は例えば単一輝度 レベルB1に指令されている)は、視覚および電気的クロストークが各個のフレ ーム中に抑制することができるように、相互に離れて散乱されることが分かる。
第6A図に戻って参照して、第6B図に示される散乱は、寸法見ビクセル×互ビ クセルを有する不規則な矩形の斜めに対向した隅は付勢されたビクセル位置によ って定められる。そのような不規則な見×互矩形パターンを含む位相−配置パタ ーンによって全表示区域のチェツカ盤形の傾斜を許容するために、各位相−配置 パターン側部寸法りは、下記の式に従って選択することができる。
Dはゼロより大きい整数である。下記の式はそのようなり=i2+1 位相−配置パターンの寸法を作るのに用いることができる。
第6C図を参照して、第6A図の点線位置従って反復される同一位相を持つ位相 −配置パターンが示されている。順次位相(すなわちPO,Pi、P2.・・・ )は、付勢されるべきピクセルの前または次のピクセルから最低1つのビクセル 区域だけ隔置されるように、各行に沿って順序づけられることが望ましい。
第6A図の5×5配置パターン55は不平衡装荷の問題を克服するように続けら れたが、サイズがより大きい位相−配置パターンはすぐれたグレースケール像を 提供し得ることが判明した。第6B図を参照して、次に表示されたフレーム(N o、1)のピクセルが付勢されるとき、5の位相−配置パターン寸法りを用いて 、それらがフレームNc Oの表現の下にあるフレームN011の第6B図にお ける表現によって示される通り、前のフレームにある隣接行の前に付勢されたピ クセルから隔置されるように、これらの次に付勢されたピクセルを置く方法がな い。(前に付勢されたピクセルはフレームN011の表現で白によって充填すべ きことが示されているが、新しく付勢されたピクセルは暗くされている。)第7 A図を参照して、+7X17の位相−配置パターン77が試験された。このパタ ーンの付勢されたピクセルの配置は、1つのダウンおよび4つのオーバ運動(a  = 1゜b=4)に従って生じる。行および列駆動装置の比較的一様な装荷は 、17X 17のパターン77によって生じるように継続することが分かる。順 次フレームが次の付勢されたピクセル(その1つだけは暗い円で表わされる)を 持つことができるが、そのピクセルは行および列の両方向に前に付勢されたピク セル(白で満たされた円)から少なくとも1つのピクセル区域だけ隔置されてい ることも観測される。視覚化された像は、この17X 17の位相−配置パター ンが試験されたときに観測される。
第7B図では、各々前に付勢されたピクセルPO(白で満たされた円で示される )は、8つの白で満たされた四角78(これは図示されていないが、異なる位相 によって付勢され)、また後者の8つの四角は次に直ちに16ピクセルの暗い四 角の周辺79によって囲れる。第7B図の暗い周辺領域79は、次のビクセル付 勢パルス(黒い円で表わされる位相PL)が置かれるべき好適な位置を表わす。
唯一の位相−配置の動き80が第7B図に示されているが、言うまでもなく、前 に付勢されたすべての点(白で満たされた円)のパターンは、同じ動き80に従 って移相すべきであり、その結果1−ダウン、2−アクロスのナイト(騎士)の 動きは、ピクセル−付勢指令の次のフレーム用に保たれる。さらに言うまでもな く、第7B図に示された動き80は単一の行に沿った2つの位置のパターン移動 を示すが、それは本発明の意図に沿っており、暗い領域79内の任意な他の場所 に位相POの前のピクセル−付勢点を動かすパターン移動を与える一方、次のフ レームのピクセル付勢点間の相対的なナイトの動きの関係を保つ。さらに、言う までもなく、それは本発明の意図に沿って、暗い領域79(すなわち暗い領域の 1つの側および他の側について発振する)に直接に入る以外は17XI7配置パ ターン内にフレーム間の動き80を作る。これまでは、Dフレーム周期(FP) の位相散乱周期内で唯一のON指令ビットを有する形式1/Dの輝度設定信号に ついて検討されてきた。この分析は、他の輝度設定信号の形式に/Dが考えられ るときに一層複雑となることがあり、この場合には1より大きくDより小さい整 数である。暫定的にも空間的にも取られるフーリエの変換は、各形式の輝度設定 波形に/I)について1つのフレームから次のフレームまで付勢するピクセルの 最適な動きを決定するために要求されることがある。
第7E図を参照して、全体的な問題は少なくとも3つの寸法、2つの空間寸法( 行と列)および1つの暫定寸法(フレーム数)における分析を含むことが見られ る。
開示された発明の背後にある考えの1つは、安定した像が人間の目の暫定および 空間積分機構によって認められるように例示された3つの寸法の立方体の付勢点 を散乱することである。ラスク走査形の表示装置が考慮されるとき、単−行のピ クセル間および連続的に付勢されるライン間、さらに連続的に付勢されるフレー ム間のクロストークをさらに考慮しなければならない。コンピュータ・シミュレ ーションおよび試行錯誤法を用いるヒエリスティック法が本発明者によって採用 された。
好適な斜め移動およびそれらの結果生じる位相配置の方形に関する下記の表(第 1表)を参照して、広く変化する位相配置の方形は、多重表示を横切って一般に 平衡した方形を提供するように作られることが見られる。位相−配置パターン・ マトリックスのすべてのサイズは、任意の特定なフレームで付勢されるピクセル の平衡装荷および散乱の原理を満たす配置パターンを持たない。良好な配置パタ ーンの任意なりxDマトリックスのサイズDは、下記の抱束を満たすべきである 。
D=a2+b2 aのある値はDに一様に分割することができず、またbのある値は、Dに一様に 分割することができない。
下記第1表において、黒い輝度設定波形の上の最も低い部分は、ON指令(a  l/D−(P)信号)と組み合わされたDパルスからの1つを構成し、また結果 としてD+1輝度レベルが可能と思われることが考えられる。
第1表 1 3 10XIOI1 1’ 4 17XI7 18 1 5 26X26 27 1 6 37X37 38 1 7 50X50 51 1 8 65x65 66 2 3 +3X13 14 2 5 29X29 3[1 2753X53 54 3 4 25X25 26 3 5 34X34 35 aおよびbのすべての値についてのり、aなラヒニbのそのような各値を100 まで発生するアルゴリズムは下記の通りである。
1からIO[1までの各々について 1からaまでの各々について D=a2+b2 Dまたはbを一様にDで割るならば、このaおよびbの対を拒絶して次の対を試 みる、 別の方法で り、a、bをプリントする。
第7C図および第7D図を参照して、本発明による2/17輝度設定信号用の2 つの位相−配置パターンが示されている。これらのパターンは、第8図に示され た2/17信号波形を用いて体験的に作られた。第7C図に関して、注目すべき ことは、水平の各行が広範囲にわたる順序0゜7、 1.4. 4.11. 1 . 8.15. 5.12. 2. 9.16. 6゜+3. 3.10を持つ 位相数で満たされていることである。
この広範囲にわたる順序(アレイ)は、規定の各位相数に関して変形されたナイ トの動き(1つは下、4つは横断)に従って各行で反復されるが移相される。位 相−配置パターン(第7C図)の第1行にある最後の位相数と、次の行にある第 1位相数との間の関係は、第1行の最後の位相数に13を加えて、和の17で割 る演算の残りを引き出すことによって(和についてのモジュロ17の演算を行う ことによって)計算することができる。一般の場合のDXD位相−配置パターン では、行から行への変化は、前の位相数の和と差の値D−jbによるモジュロD の演算を行うことによって計算することができるが、この場合互は不規則な矩形 の水平寸法であり、jはDXD位相−配置の方形の内部に適合する不規則な矩形 の数を数える整数である。
第7D図に関して、広い範囲にわたる順序は、第8A図に示される同し2/17 の波形について、0. +4. Il、8゜5、 2. 16. 13. 10 . 7. 4. 1. 15. 12. 9. 6. 3である。第7D図の位 相−配置パターンは、1つの列から次の列まで単一の行に沿ってピクセル輝度が 等しくなるような場合に最も良く働くことが体験的に判明した。
第7C図の位相−配置パターンは、それが表示すべき次のピクセルが行に沿って 前に表示されたピクセルに等しい輝度値を持たないことが分かる時に最もよく働 くと思われることが体験的に判明した。高品位の像は、表示すべき次のピクセル が前に付勢されたピクセルに等しかったり等しくない輝度の値を持つかどうかに よって、第7C図と第7D図の位相−配置パターン間を動的に切替えることによ って得られた。
下記の第2表は、第8A図に例示されかつ次に続く第3表にもリストされた波形 0/17.2/+7−+5/+7および17/+7について好適であることが判 明した複数の位相−配置パターン建造アレイ(広範囲にわたる順序)をリストし ている。位相−配置パターンにおける1つの行の広範囲にわたる順序は行ごとに 反復されるので、位相−配置パターンの建造アレイとしてメモリにそのような広 範囲にわたる順序を記憶するとともに、上述の値13のモジュロ−17加算のよ うな適当なアルゴリズムによって全位相−配置パターンを再建することだけが必 要である。
第2表 パターンROMの内容 前のピクセルに等しくない現ピクセルの場合についての位相−配置パターン建造 アレイ Q O000Q II 0 0 0 0 0 0 0 G G O:[l/17 0 714 4+1 1 815 512 2916 613 3]0 ;2/ 17 (第7c図)0 714 411 1 815 512 2 916 6 13 310 +3/+70 612 1 713 2 814 3 9+5  41016 5+1 ;4/17051[+15381316111649+4 2712 ;5/1701513+1 9 7 5 3 116+41210  8 6 4 2 ;6/17015+311. 9 7 5 3 116141 210 8 6 4 2 ニア/170151311 9 7 5 3 116 14+210 8 6 4 2 ;8/170151311 9 7 5 3  116141210 8 6 4 2 :9/170151311 9 7 5  3 1161412+0 8 6 4 2 ;10/1701513+1 9  7 5 3 11614+210 8 6 4 2 ;II/17G 510 15 3 813 1 5+1.+6 4 914 2 712 ;12/17 0 612 1 713 2 1114 3 915 41016 5+1 ; 13/170 714 411 1 815 512 2 916 613 3 10 ;14/170 714 41+ 1 815 512 2 916 6 +3 310 ;1.5/17000000000000 θ 0 0 0 0  :+7/17前のピクセルに等しい現在のピクセルの場合の、位相−パターン −配置建造アレイ 位相順序−−−−−−> 波形N(L o 0 0 0 0 0 0 0 0 0 0 0 G 0 0 0 0 ;0 /17014+1 8 52161310 7 4 11512 9 6 3  :2/17 (第7D図)01411 8 5 2161310 7 4 11 512 9 6 3 :3/17011 51610 415 9 314 8  213 7 112 6 ;4/17012 7 214 9 41611  6 1、+38 31510 5 ;5/IT0 9 110 211 312  413 514 615 716 8 .6/+7011 51610 4+ 5 9 314 8 213 7 112 6 ニア/17011 516+0  415 9 314 8 213 7 1+2 6 ;8/17011 51 610 415 9 314 8 213 7 112 6 :9/IT011  51610 415 9 314 8 213 7 112 6 :IO/1 70 9 110 211 312 413 514 615 716 8 : I2/17011 7 2+4 9 41611 6 113 8 315+0  5 :I2/17011 51610 415 9 314 8 213 7  112 6 +13/1701411 8 5 2161310 7 4 1 1512 9 6 3 :14/1701411 8 5 2161310 7 4 1 15 +2 9 6 3 ;15/170 0 1J 0 0 0 0  0 0 0 0 0 0 0 0 rJ O;17/17下記の第3表は、第 8A図に示された各波形0/17゜2/+7−15/+7および+7/17につ いての好適な指令ビットをリストする。注目すべきことは、輝度設定波形1/1 7および16/ITが故意に省略されることである。この理由は、外部回路によ って供給された4つのビデオ・データ・ビットの有効な使用について、わずか1 6通りの異なる輝度レベルを持つことが望まれたことである。l/17および1 6/17波形の除去が最良の結果を提供したことが体験的に判明した。
第3表 I6−輝度−レベル波形 08 fl 000000 G 0000000 Gray−scale O/ 171000000 fl l 00 Q 00000 G+a7−scale  2/171000 Q 010000010 G 00 GIay−scal e 3/171 000 100 (l I 00010 Q Q OGray −scale 4/f71 (l Q l OQ OI 001000100  Gray−tcale 5/17100 t 0010 (l l G Oi  001 Q Gray−scale 6/171 Q G ] Ol 0010 010101 Q Gray−scale 7/170 1 0 1 Q I  0 1 0 1 0 1 0 1 0 1 0 Gray−scale 8/1 7! 0101010101010101 G「ay−scale 9/170 1 t 0101101101 G I 01 Gray−tcale 10/ 170 l 101101 ]、 0110 ] 101 Gra7−scal e II/1701 1 01 1 101 101 1101 1 G「ay −tcale 1.2/17Q I l l 011101 f I 011.  I I G「a7−tcale 13/17Q l l l I I 011 1 t I OI I I I Gray−tcale 14/170 ! I  I l ] fl] 01111 ) I I I Gray−tcale  15/17I 11. I I I I I I I I ] I l ] I  I G「ay−tcale 17/17上記第3表および第8図の両方を参照 すると、例示された波形の0/+7−17/+7が鏡像の相補(グレースケール のミラー作用)から成ることか認められる。 O/17波形の指令ビットは、1 7/17波形の指令ビットの2進相補である。
2717波形の指令ビットは、+5/17波形の2進相補である。
これは波形3/17から14/+7までについて繰り返す。そのような配列の利 点は、メモリ・デバイスに記憶すべき必要な波形を表わすビットのわずか1/2 で済むことであり、また他の半分は最初の半分のビットによるNOT動作(すな わち選択的な独占的OR動作)を実行することによって作られる。注目すべきこ とは、第8図の波形は0%と100%との範囲内で輝度レベルの比較的一様な配 列を与えることである。
第9図を参照して、ディジタルに指令された表示ユニット92にグレースケール の像を発生させる第1装置90が示されている。輝度値(BO−B、xはここで は所定の整数である)を表わすディジタル情報94aは、像メモリ94に前もっ て記憶される。像メモリ94は、行カウンタ96の行数出力97および列カウン タ98の行数出力99によって呼び出される。行および列カウンタ、96と98 は、水平同期ならびにドツト・クロックによってそれぞれクロックされる。行お よび列カウンタの出力、97と99に応じて、像メモリ94は、行および列カウ ンタ、96と98の行ならびに列数の出力、97と99によって識別される場所 を有するビクセル区域で見られるべき輝度レベルB を表! わすビデオ・データ95を出力する。メモリ出力ビデオ・データ95のビット幅 b は、表示されるべき輝度レベル! B の数に従って選択される。表示すべき輝度レベルの! 数は、メモリ出力ビデオ・データ95の利用できるビット幅b を有効に使用さ せる順に数2の累乗でなければならない。さらに、輝度レベルの数は、寸法DX Dの所定の位相−配置における一様な位相散乱を可能にするように選択すべきで ある。
メモリ出力ビデオ・データ95は、輝度レベル値B を! 波形メモリ+00に供給するために、波形メモリ+00の第1アドレス入力ロ1 01に結合される。波形メモリー00は、上記第3表に示されたような輝度設定 波形の所定数の0N10FF指令レベルを表わすディジタル・ビット・シーケン ス100aを含む。記憶された輝度設定波形の所望の1っは、メモリ出力ビデオ ・データ95に供給された輝度レベル値B によって選択される。選択された輝 度設定波形内の規定のビット位置は、波形メモリ100の第2アドレスロ102 に提供されたディジタル位相値データP に! よって選択される。輝度値B および位相値P の組合I 1 せは、波形メモリー00の中にある規定の0N10FF指令ビツトを選択するア ドレスを定める。波形メモリ1.00の第1および第2アドレスロ101および 102に現われたアドレス・データの組合せにより選択された0N10FF指令 ビツトは、波形メモリ+00のデータ出力口103での出力であり、かつ表示ユ ニット92に結合される。波形メモリ+00のデータ出力ロー03発生された複 数の選択された出力ビットを含む1ビット幅ビデオ・ビット流れX は、輝度の 明暗レベルのいずれかに向う表示装置92の内部のビクセルを順次指令するよう に用いられる。
列および行カウンタ911と96に結合されるドツト・クロックおよび水平同期 信号は、所定の時間周期内に表示ユニット92の全「フレーム」を満たすように 選択される。
表示ユニット92が64f1列X2N−240行を有する液晶表示パネルである 場合には、フレーム更新サイクルは1150秒以内に完了すべきことが望ましい 。垂直同期パルスは、各フレームの始めにフレーム・カウンター10のクロック 入力に加えられる。フレーム・カウンタは、モジュロDのカウントを実行するよ うに、すなわち順の値0,1゜2、・・・、(D−1)を出力すると共にシーケ ンスを再び反復するように、設計されている。+7X17の位相−配置パターン が用いられる場合は、フレーム・カウンター10はモジュロ17のカウンタであ る。
フレーム・カウンター10によるフレーム数112の出力は、位相−配置メモリ −30のフレーム数アドレスロ132に加えられる。位相−配置メモリ−30は 、前述の通り、1つ以上の位相−配置パターン130aを表わす2進情報を含む 。表わされた位相−配置パターン130aは、寸法D×Dという正方形であるこ とが望ましい。
あらかじめ選択された輝度設定波形100aのビット位置を出力すべきかを決定 するために、位相−配置メモリ(パターン・メモリ)130は、フLノーム・カ ウンター1Gによって作られたモジュロDフレーム数112に加えて、メモリー 30の第2アドレス入力ロ134で第1モジユロD機能ユニツI・1. ]、  3によって作られた相対行数114、および位相−配置メモリNOの第3アドレ ス入力ロ136での第2モジユロD機能ユニット115によって作られる相対列 数116を受ける。さらに、位相−配置メモリ−30は第4アドレス入力ロ13 8で像メモリ出力ビデオ・データ95を受信されるが、それは位相−配置メモリ 130内に記憶され、かつ第2.第3人力ロ134と136で受信された相対行 ならびに列に基づいて選択され、また選択された位相−配置パターン内の規定の マトリックス・セルを選択され、またフレーム鎧カウンター10によるモジュロ Dフレーム・カウント112に基づいて選択された輝度設定波形のどのビット位 置が波形メモを月00のデータ出力ロー03で出力するかを正確に示す位相値数 P によって波! 形メモリーOflのビット位置人力102に命令する。
第1モジユロD機能ユニット113は、行カウンタ96の行カウント出力97を 受けて、演算モジュロD(行カウント)を表わす相対行値114を出力する。第 2モジユロD機能ユニット115は、列カウンタ98によって列数99の出力を 受けて、値モジュロD(列カウント)を表わす相対列数116を出力する。
第10図を参照すると、本発明による第2実施例が示されている。この第2実施 例では、波形メモリ+ 00’のサイズは、上述のグレースケール・ミラー法を 用いることによって半分にカットすることができる。像メモリ94によるビデオ ・データ95の(bw−1)ビットのみが、変形波形メモリ100 用のアドレ ス入力として用いられる。
ビデオ・データ95の残りの1ビツトは、メモリ+00’の出力+03 により 2進相補演算を選択的に実行し、それによって変形されたメモリ+00 に記憶 されない相補輝度設定波形を作るように、排他的ORゲート202に供給される 。第2排他的ORゲート204は、ホスト装置(図示されていない)から逆ビデ オ指令ビット205を受けて、波形メモIJ l 00 の出力により第2の選 択性相補演算を実行する。
第11図を参照すると、本発明による回路300の該略図が示されている。波形 ROM (読出し専用メモリ)400は、それが指令ビット403と404の2 つのストリームを出力すること以外は、第1θ図の波形メモU l 00 に相 当する。
出力ストリーム403は、第10図の口103の出力ストリームに相当する。出 力ストリーム404は、出力ストリーム403の前方注視型であって、像ストリ ーム分解させる多重表示セグメントに表示すべきときに演算の円滑なメッシイン グ(トランジション)を可能にする多重表示セグメントを有する装置に使用され る。
フレーム・カウンタ410は、フレーム数412が出力し、それによって前述の 位相−配置メモ1月30のような探索表装置に直接ではなくモジュロ17に加算 ユニット432を供給される場合を除き、前の諸図のフレーム・カウンタ110 に相当する。
位相−配置パターン−建造ROM 430は、そこに形成された前述のパターン ・建造・アレイを有する。相対列カウントと広範囲にわたるアレイ・シフト数と の和は、ROM 430のアドレス入力436で受信される。前述の第2表を改 めて参照すると、多(の輝度設定レベルについて、同じ広範囲にわたるシーケン スが反復されることが認められる。第2表の情報を表わすには、各17ビツト長 さの87レイだけで十分である。したがって、位相−配置パターン・建造ROM  430は、これらの前もって記憶された広範囲にわたるアレイの1つを選択す るように、3ビツト幅のアドレス人力434を有する。選択された広範囲にわた るアレイ内の開始点は、モジュロ17ピクセル・カウンタ500にロードされる 開始数501によって決定される。
アレイ選択ROM 439は、その中に、パターン・建造ROM 430に記憶 された8個の広範囲にわたるアレイの内の適当な1個を選択する適当な情報を有 する。アレイ選択ROM 439のアドレス入力口438は、前の諸図の輝度情 報受信口138に相当する。上記第2表に関して説明した通り、2つの異なる型 式のパターン間の動的切替えは像品質を改良したことが判明した。アレイ選択R OM 439は、前に表示されたピクセルの輝度レベルが表示されたピクセルと なるべき次の輝度レベルに等しいか等しくないかを示す情報を受ける追加のアド レス入力口437を有する。
したがってパターン・建造ROM 430に記憶された適当な広範囲にわたるア レイが選択される、時間遅延レジスタ440は、アレイ選択RO閘439とパタ ーン建造ROM 430の出力間の通路に含まれて、パターン・建造ROM 4 30の口434と口436での情報の到達間のタイミングの適切な一致を与える 。
4ビツト幅のビデオ・データ495は、前のピクセルの輝度レベルを記憶する時 間延長ユニット496に提供されるとともに、現行ピクセルの輝度レベルとユニ ット496に記憶された輝度レベルとの間の比較動作を行う比較ユニット497 にも提供され、それによってアレイ選択ROM439に結合される等しい信号お よび等しくない信号を作る。
パターン・建造ROM 430の入力口436で受けた相対列数は、実際の列カ ウントの真のモジュロD型ではなく、値(D−jb−1)の前述のモジュロD加 算を説明するためにむしろ少し変更されるが、その値は次の後続行にある第1の 値に変えるように位相−配置パターンの第1行の最後の位相数に加算される。ア レイ・カウンタ498は、ドツト・クロックによってモジュロDにより増分され るが、水平同期パルスがオフセット・カウンタ499によって受信される時はい つでも、オフセット・カウンタ499は、13の追加増分パルスをアレイ・カウ ンタ498に送り、そのカンタを表示の次の行と一致するように動かす。列カウ ンタ498のこの動かされたカウント501は、そのとき、次の水平同期パルス が受信されるときにピクセル・カウンタ500にロードされる。列カウンタ49 8およびオフセット・カウンタ499は、新しい行が呼び出されるべきときに要 求される次の値を予想する装置として作動する。ピクセル・カウンタ500は動 かされた値(開始値)501からカウントを始めるが、この値は列カウンタ49 8からそれにロードされ、またその後、ドツト・クロックと歩調を合わせてモジ ュロDカウントを実行し続ける。
各々1つのドツト−クロックに等しい遅延を供給する多数の遅延ユニット530  、 532 、503 、 5N 、 595および596は、それぞれのユ ニット430,432,400(出力口403および404)の出力および情報 が後続の各ユニットで適切な時に到達することを保証するバス495を受けるビ デオ・データを供給される。排他的ORゲート603および604は、遅延ユニ ット503および504の出力に結合されており、排他的ORゲート202に関 して前に説明したグレースケール・ミラー機能を提供する。排他的ORゲート6 03および604の出力、X およびXll1は、多重表示パネル6111およ び611の中の像ストリームを分解するように設計される表示装置駆動ユニット (セグメント分割器)605に供給され、また供給されたビット・ストリーム信 号X およびXl11を用いて所定の更新レートでこれらの表示パネルを同時に 更新する。2つのビット・ストリームX およびX111は、第1の表示セグメ ントから第2の表示セグメントまで像データの円滑な調和を可能にする現行の指 令ビットおよび前方を見る指令ビットを供給する。
本発明のもう1つの特色により、震動(点描)法は、前述の輝度制御装置の出力 から見られる輝度1ノベルの数を増加するのに用いられる。列方向にある2つの ピクセルと行方向にある2つのピクセルとを掛けた寸法を有する方形の表示面積 の見られる輝度レベルは、第4表の下に例示される通り、異なる輝度レベルB  、!:B およびx y 輝度レベルB とB の同じものに斜めに隣接するビクy セルにこの2×2の表示面積の水平に隣接するピクセルに指令することによって 変更される。
第4表 グレースケールのストリッピング・パターン相対列数−−−−−−> BOBG BOBOI O BQ BI BI Bo 2 2 BI B+ BI B1 3 4 8I B2 82 B+ 4 6 82 B2 82 B2 5 8 82 B5 83 B2 5 +0 B14 B+5 B15 814 30 58 B+5 B15 31 60 上記第4表から見られるように、本発明による+7X17方式によって供給され るわずか16の輝度レベルBO−815があるにすぎないが、合計32のグレイ シェードは、上記震動パターンを用いることによって得られる。表示される各別 の行で水平方向にある輝度レベルBB の順T の逆は、表示上の垂直なグレー・ストリームの出現を阻止する助けをする。
勿論予測されることは、上述の発明に対するいろいろな変形は、発明の原理と主 旨がいったん認められると当業者にとって明らかになることである。D=17ま たはD=5以外の寸法は、所望の輝度レベルの数および表示ユニットが応答する 速度次第で、上述の諸装置に使用することができる。本発明は液晶表示パネルに 対する特定な応用について説明されたが、その原理は他の型のディジタル指令式 表示装置にも適用することができる。上述の方法、装置およびパターンは単に本 発明の模範となるようにされるが、制限的な意味に取ってはならない。下記の特 許請求の範囲は主張された発明の範囲を定めるために参照すべきである。
凪固」■ 口G、IB H”−”NO,+ 7cm?NO,+ 7L−iNo、+ 7L−iF40.@ F’lG、 2B 日G、2C 口G、3A イj獣 口G、 38 FIG、 4A 口G、 48 0G、 4C 4フレ一ム1暫fr@叡乱国期 日G、 4D 口G、 4F 和灯列牧 日G、5A FIG、5日 日G、 6B 1飼行叙 口G、 6C ム1モm IZン)1−るアレイ 日G、7C ム事し偶B1cわて−う?し1 0G、 7D 口G、 7E 夫号橿しく・し 1包号シも 口G、 8 FIG、 9 日G、10 手続補正書(自発) 国IlI!I審I1g牛 平成3年10月21日 1 事件の表示 国際出願番号 PCT/US901018772 発明の名称 ディジタル指令による表示装置上に高品位グレースケール・シェーディングの視 覚を作る方法および装置3 補正をする者 事件との関係 特許出願人 名 称 シラス・ロジック・インク 4代理人 住 所 東京都千代田区永田町1丁目11番28号平成 年 月 日

Claims (1)

  1. 【特許請求の範囲】 1 輝度の複数レベルを持つ像の視覚を作るように行と 列に配列されたピクセ ルを有するディジタル指令式表 示ユニットを制御する装置であって、  所望 のピクセルの行数を指定する行アドレス装置と、  所望のピクセルの列数を指 定する列アドレス装置と、  行および列アドレス装置の行数と列数によってア ド レスされるピクセルで作られるべき輝度の所望レベル を示す輝度データを 作る像メモリ装置と、  所定の組の輝度設定波形を記憶しかつ輝度レベル値  に応じて記憶された波形の1つを選択する像メモリ装 置により作られた輝度レ ベルに応動する波形メモリ装 置であって、波形メモリ装置は選択された輝度設 定波 形内の所望のビットを選択して前記選択したビットを 表示指令ビットし て出力するビット位置選択装置を含 む前記波形メモリ装置と、   波形メモリ装置によって使用されるべきビット位置 選択値を作る行および 列カウントに応動する位相−配 置パターンを作る装置であって前記ビット位置 の値は 所定の位相−配置パターンに従って決定され、位相− 配置パターンを 作る装置は前記所定の位相−配置パ ターンに対応する情報を含む前記位相−配 置パターン を作る装置と、を含むことを特徴とする制御装置。 2 位相−位置パターンは寸法Dピクセル×Dピクセル の寸法の方形であり、 寸法Dが下記の関係式によって 選択されている。       D=na−1       D=mb−1         a≠b  ただし、a,b,n,mおよびDはゼロより大きい整 数である、ことを特徴 とする請求項1記載の制御装 置。 3 寸法Dが下記の関係式       D=i2+1  を満足し、  ただしiは1より大きい整数である、ことを特徴とす る請求項2記載の制御 装置。 4 ディジタル制御式表示装置の区別ができる輝度の4 つ以上のレベルを持つ 像の視覚を作る方法であって、 ON/OFF指令ビットの数Dから各々成る1 組の輝度設 定波形を定め、数、Dは下記の関係式を満足し、      D= na−1       D=mb−1         a≠b  ただし、a,b,n,mおよびDはゼロより大きな整 数であり、前記各D輝 度設定波形の積分がDビット倍 に等しい積分周期を上回る異なる平均値を作る 前記決定段階と、   寸法D×Dの方形の位相−配置マトリックスを決定する段階と、   少なくとも4つの異なる移相値を持つ位相−配置マ トリックスのマトリッ クス・セルを充填する段階と、  2つ以上の輝度設定波形に対応する波形を持 つ2つ 以上の輝度設定信号を作り、作られた信号は位相配置 マトリックスの 移相値に従って移動される前記信号を 作る段階とから成ることを特徴とする方 法。 5 値Dはさらに下記の関係式を満足し、      D=i2+1  ただしiは1より大きい値である、ことを特徴とする 請求項4記載の方法。 6 位相配置マトリックスの少なくとも2つのマトリッ クス・セルが同一の位 格移動値を含み、また同一の値 を含むマトリックス・セルが同一の値を含まな い少な くとも1つのマトリックス・セルによって相互に隔置 される、ことを 特徴とする請求項4記載の方法。 7 少なくとも4つのピクセルの方形の表示区域を定め る段階と、   第1輝度レベルに対して斜めに隣接する対のピクセ ルに指令する段階と、   異なる輝度レベルに対して水平に隣接するピクセル に指令する段階とを含 むことを特徴とする点描法。 8 ピクセルが少なくとも6つの異なる輝度レベルまで 指令されることを特徴 とする請求項7記載の方法。 9 ピクセルが少なくとも16の異なる輝度レベルまで指 令されることを特徴 とする請求項7記載の方法。 10寸法Dがプラム数であることを特徴とする請求項2 記載の装置。
JP2507065A 1989-04-10 1990-04-06 ディジタル指令による表示装置上に高品位グレースケール・シェーディングの視覚を作る方法および装置 Pending JPH04507149A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US335,622 1989-04-10
US07/335,622 US5185602A (en) 1989-04-10 1989-04-10 Method and apparatus for producing perception of high quality grayscale shading on digitally commanded displays

Publications (1)

Publication Number Publication Date
JPH04507149A true JPH04507149A (ja) 1992-12-10

Family

ID=23312561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2507065A Pending JPH04507149A (ja) 1989-04-10 1990-04-06 ディジタル指令による表示装置上に高品位グレースケール・シェーディングの視覚を作る方法および装置

Country Status (6)

Country Link
US (4) US5185602A (ja)
EP (1) EP0466835B1 (ja)
JP (1) JPH04507149A (ja)
AT (1) ATE139858T1 (ja)
DE (1) DE69027599T2 (ja)
WO (1) WO1990012388A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021525387A (ja) * 2018-05-24 2021-09-24 コンパウンド フォトニクス リミティド ディスプレイの動作特性を改善するためのシステムおよび方法

Families Citing this family (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339092A (en) * 1989-11-06 1994-08-16 Honeywell Inc Beam former for matrix display
JP3137367B2 (ja) * 1990-08-09 2001-02-19 株式会社東芝 カラーパネル表示制御システム及びコンピュータシステム
FR2671656B1 (fr) * 1991-01-11 1993-03-26 Commissariat Energie Atomique Procede d'affichage sur un ecran matriciel d'images comportant q niveaux de gris.
US5347294A (en) * 1991-04-17 1994-09-13 Casio Computer Co., Ltd. Image display apparatus
JPH06318060A (ja) * 1991-07-31 1994-11-15 Toshiba Corp 表示制御装置
KR940002290B1 (ko) * 1991-09-28 1994-03-21 삼성전관 주식회사 평판형 화상 표시장치
JP3349527B2 (ja) * 1991-10-01 2002-11-25 株式会社日立製作所 液晶中間調表示装置
WO1993013513A1 (en) * 1991-12-24 1993-07-08 Cirrus Logic, Inc. Process for producing shaded images on display screens
US5751265A (en) * 1991-12-24 1998-05-12 Cirrus Logic, Inc. Apparatus and method for producing shaded images on display screens
US5714974A (en) * 1992-02-14 1998-02-03 Industrial Technology Research Laboratories Dithering method and circuit using dithering matrix rotation
WO1993020549A1 (en) * 1992-04-07 1993-10-14 Cirrus Logic, Inc. Process for producing shaded color images on display screens
GB9211427D0 (en) * 1992-05-29 1992-07-15 Crystalens Ltd Liquid crystal lens circuit
ATE261168T1 (de) * 1992-10-15 2004-03-15 Texas Instruments Inc Anzeigevorrichtung
JP3107260B2 (ja) * 1993-03-02 2000-11-06 株式会社富士通ゼネラル カラー表示装置
DE69405808T2 (de) * 1993-05-05 1998-03-26 Philips Electronics Nv Verfahren und Vorrichtung für die Erzeugung von Grautönen für eine Flüssigkristall-Anzeigevorrichtung mit passiver Matrix
US5537128A (en) * 1993-08-04 1996-07-16 Cirrus Logic, Inc. Shared memory for split-panel LCD display systems
US6208325B1 (en) 1993-10-01 2001-03-27 Cirrus Logic, Inc. Image rotation for video displays
US6215459B1 (en) 1993-10-01 2001-04-10 Cirrus Logic, Inc. Dual display video controller
WO2004097776A1 (ja) * 1993-10-08 2004-11-11 Itsuo Sasaki 多階調表示装置および多階調表示方法
US5909512A (en) * 1993-11-18 1999-06-01 Canon Kabushiki Kaisha Method and apparatus to reduce scintillation in dithered display systems
US5796378A (en) * 1994-03-29 1998-08-18 Casio Computer Co., Ltd. Birifringence control type liquid crystal display device and apparatus and method of driving the same
JP3844013B2 (ja) * 1994-04-12 2006-11-08 テキサス インスツルメンツ インコーポレイテツド ディスプレイ装置
US5703621A (en) * 1994-04-28 1997-12-30 Xerox Corporation Universal display that presents all image types with high image fidelity
US5608864A (en) * 1994-04-29 1997-03-04 Cirrus Logic, Inc. Variable pixel depth and format for video windows
US5805126A (en) * 1994-05-05 1998-09-08 Neomagic Corporation Display system with highly linear, flicker-free gray scales using high framecounts
US5497172A (en) * 1994-06-13 1996-03-05 Texas Instruments Incorporated Pulse width modulation for spatial light modulator with split reset addressing
US5625373A (en) * 1994-07-14 1997-04-29 Honeywell Inc. Flat panel convergence circuit
JPH0836371A (ja) * 1994-07-22 1996-02-06 Toshiba Corp 表示制御装置
AUPM738894A0 (en) * 1994-08-11 1994-09-01 Dr Sala & Associates Pty Ltd Dotagraph - improved display system
US5691745A (en) * 1995-01-06 1997-11-25 Microsoft Corporation Low power pixel-based visual display device having dynamically changeable number of grayscale shades
JP3354741B2 (ja) * 1995-04-17 2002-12-09 富士通株式会社 中間調表示方法及び中間調表示装置
US5859649A (en) * 1995-05-15 1999-01-12 Motorola, Inc. Data processing system having display controller with bursting direct memory access
US5900886A (en) * 1995-05-26 1999-05-04 National Semiconductor Corporation Display controller capable of accessing an external memory for gray scale modulation data
US5821910A (en) * 1995-05-26 1998-10-13 National Semiconductor Corporation Clock generation circuit for a display controller having a fine tuneable frame rate
US6184854B1 (en) 1995-07-10 2001-02-06 Robert Hotto Weighted frame rate control with dynamically variable driver bias voltage for producing high quality grayscale shading on matrix displays
US5767828A (en) * 1995-07-20 1998-06-16 The Regents Of The University Of Colorado Method and apparatus for displaying grey-scale or color images from binary images
US5959598A (en) 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
US5777590A (en) * 1995-08-25 1998-07-07 S3, Incorporated Grayscale shading for liquid crystal display panels
US5872554A (en) * 1995-10-16 1999-02-16 Inventec Corporation Method and apparatus for non-blinking displaying of grayscale image on monochrome LCD screen
US5818405A (en) * 1995-11-15 1998-10-06 Cirrus Logic, Inc. Method and apparatus for reducing flicker in shaded displays
US5892496A (en) * 1995-12-21 1999-04-06 Advanced Micro Devices, Inc. Method and apparatus for displaying grayscale data on a monochrome graphic display
KR970064285A (ko) * 1996-02-29 1997-09-12 김광호 3차원 영상 표시 장치
KR100400221B1 (ko) * 1996-03-30 2003-12-24 삼성전자주식회사 3차원영상표시용액정표시장치
US5668569A (en) * 1996-04-05 1997-09-16 Rainbow Displays Inc. Tiled, flat-panel displays with luminance-correcting capability
US5731802A (en) * 1996-04-22 1998-03-24 Silicon Light Machines Time-interleaved bit-plane, pulse-width-modulation digital display system
JP3596716B2 (ja) * 1996-06-07 2004-12-02 株式会社東芝 アクティブマトリクス型表示装置の調整方法
US6040812A (en) * 1996-06-19 2000-03-21 Xerox Corporation Active matrix display with integrated drive circuitry
JPH1078768A (ja) * 1996-09-04 1998-03-24 Alps Electric Co Ltd 階調表示制御装置
JP3417246B2 (ja) * 1996-09-25 2003-06-16 日本電気株式会社 階調表示方法
JPH10124000A (ja) * 1996-10-22 1998-05-15 Pioneer Electron Corp 自発光表示器の駆動装置
JP2962245B2 (ja) * 1996-10-23 1999-10-12 日本電気株式会社 表示装置の階調表示方法
US6046716A (en) 1996-12-19 2000-04-04 Colorado Microdisplay, Inc. Display system having electrode modulation to alter a state of an electro-optic layer
US6078303A (en) * 1996-12-19 2000-06-20 Colorado Microdisplay, Inc. Display system having electrode modulation to alter a state of an electro-optic layer
US5920298A (en) * 1996-12-19 1999-07-06 Colorado Microdisplay, Inc. Display system having common electrode modulation
JPH10240202A (ja) * 1996-12-24 1998-09-11 Sanyo Electric Co Ltd Lcd表示装置
US6088016A (en) * 1996-12-30 2000-07-11 S3 Incorporated Dithering method and apparatus using ramp probability logic
US6160541A (en) * 1997-01-21 2000-12-12 Lear Automotive Dearborn Inc. Power consumption control for a visual screen display by utilizing a total number of pixels to be energized in the image to determine an order of pixel energization in a manner that conserves power
JP3560756B2 (ja) * 1997-02-13 2004-09-02 アルプス電気株式会社 表示装置の駆動方法
US6388647B2 (en) * 1997-03-05 2002-05-14 Ati Technologies, Inc. Increasing the number of colors output by a passive liquid crystal display
US6295041B1 (en) * 1997-03-05 2001-09-25 Ati Technologies, Inc. Increasing the number of colors output by an active liquid crystal display
US6211859B1 (en) 1997-03-10 2001-04-03 Chips & Technologies, Llc Method for reducing pulsing on liquid crystal displays
US6034663A (en) * 1997-03-10 2000-03-07 Chips & Technologies, Llc Method for providing grey scale images to the visible limit on liquid crystal displays
US5929656A (en) * 1997-05-16 1999-07-27 Motorola, Inc. Method and apparatus for driving a capacitive display device
US5841413A (en) * 1997-06-13 1998-11-24 Matsushita Electric Industrial Co., Ltd. Method and apparatus for moving pixel distortion removal for a plasma display panel using minimum MPD distance code
US6064359A (en) * 1997-07-09 2000-05-16 Seiko Epson Corporation Frame rate modulation for liquid crystal display (LCD)
US6081252A (en) * 1997-07-11 2000-06-27 National Semiconductor Corporation Dispersion-based technique for performing spacial dithering for a digital display system
US6175355B1 (en) * 1997-07-11 2001-01-16 National Semiconductor Corporation Dispersion-based technique for modulating pixels of a digital display panel
JP3516840B2 (ja) * 1997-07-24 2004-04-05 アルプス電気株式会社 表示装置およびその駆動方法
US6252578B1 (en) 1997-10-07 2001-06-26 Intel Corporation Method for reducing flicker when displaying processed digital data on video displays having a low refresh rate
US6008794A (en) * 1998-02-10 1999-12-28 S3 Incorporated Flat-panel display controller with improved dithering and frame rate control
US6097368A (en) * 1998-03-31 2000-08-01 Matsushita Electric Industrial Company, Ltd. Motion pixel distortion reduction for a digital display device using pulse number equalization
US6100863A (en) * 1998-03-31 2000-08-08 Matsushita Electric Industrial Co., Ltd. Motion pixel distortion reduction for digital display devices using dynamic programming coding
GB9809200D0 (en) * 1998-04-29 1998-07-01 Sharp Kk Light modulating devices
US6091386A (en) * 1998-06-23 2000-07-18 Neomagic Corp. Extended frame-rate acceleration with gray-scaling for multi-virtual-segment flat-panel displays
US6198469B1 (en) * 1998-07-01 2001-03-06 Ignatius B. Tjandrasuwita “Frame-rate modulation method and apparatus to generate flexible grayscale shading for super twisted nematic displays using stored brightness-level waveforms”
US6188385B1 (en) 1998-10-07 2001-02-13 Microsoft Corporation Method and apparatus for displaying images such as text
US6288698B1 (en) 1998-10-07 2001-09-11 S3 Graphics Co., Ltd. Apparatus and method for gray-scale and brightness display control
US6307566B1 (en) 1998-10-07 2001-10-23 Microsoft Corporation Methods and apparatus for performing image rendering and rasterization operations
US6236390B1 (en) 1998-10-07 2001-05-22 Microsoft Corporation Methods and apparatus for positioning displayed characters
US6597360B1 (en) 1998-10-07 2003-07-22 Microsoft Corporation Automatic optimization of the position of stems of text characters
US6356278B1 (en) 1998-10-07 2002-03-12 Microsoft Corporation Methods and systems for asymmeteric supersampling rasterization of image data
US6278434B1 (en) 1998-10-07 2001-08-21 Microsoft Corporation Non-square scaling of image data to be mapped to pixel sub-components
US6225973B1 (en) 1998-10-07 2001-05-01 Microsoft Corporation Mapping samples of foreground/background color image data to pixel sub-components
WO2000042564A2 (en) * 1999-01-12 2000-07-20 Microsoft Corporation Filtering image data to obtain samples mapped to pixel sub-components of a display device
US6973210B1 (en) 1999-01-12 2005-12-06 Microsoft Corporation Filtering image data to obtain samples mapped to pixel sub-components of a display device
US6393145B2 (en) 1999-01-12 2002-05-21 Microsoft Corporation Methods apparatus and data structures for enhancing the resolution of images to be rendered on patterned display devices
US6674436B1 (en) 1999-02-01 2004-01-06 Microsoft Corporation Methods and apparatus for improving the quality of displayed images through the use of display device and display condition information
US7134091B2 (en) * 1999-02-01 2006-11-07 Microsoft Corporation Quality of displayed images with user preference information
DE60019403T2 (de) * 1999-02-01 2005-09-08 Microsoft Corp., Redmond Komprimierung von bilddaten in verbindung mit zweidimensionalen anordnungen von bildpunkt-teilkomponenten
US6750875B1 (en) 1999-02-01 2004-06-15 Microsoft Corporation Compression of image data associated with two-dimensional arrays of pixel sub-components
KR100430100B1 (ko) * 1999-03-06 2004-05-03 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
US6342896B1 (en) 1999-03-19 2002-01-29 Microsoft Corporation Methods and apparatus for efficiently implementing and modifying foreground and background color selections
US6342890B1 (en) 1999-03-19 2002-01-29 Microsoft Corporation Methods, apparatus, and data structures for accessing sub-pixel data having left side bearing information
JP2000352952A (ja) * 1999-04-05 2000-12-19 Canon Inc 画像形成装置
US6339426B1 (en) 1999-04-29 2002-01-15 Microsoft Corporation Methods, apparatus and data structures for overscaling or oversampling character feature information in a system for rendering text on horizontally striped displays
US7515161B1 (en) 1999-05-17 2009-04-07 Texas Instruments Incorporated Method for reducing temporal artifacts in digital video boundary dispersion for mitigating PWM temporal contouring artifacts in digital displays spoke light recapture in sequential color imaging systems
US6282327B1 (en) 1999-07-30 2001-08-28 Microsoft Corporation Maintaining advance widths of existing characters that have been resolution enhanced
US6226017B1 (en) 1999-07-30 2001-05-01 Microsoft Corporation Methods and apparatus for improving read/modify/write operations
US6738526B1 (en) 1999-07-30 2004-05-18 Microsoft Corporation Method and apparatus for filtering and caching data representing images
US6115092A (en) * 1999-09-15 2000-09-05 Rainbow Displays, Inc. Compensation for edge effects and cell gap variation in tiled flat-panel, liquid crystal displays
KR100440108B1 (ko) 2000-01-14 2004-07-14 마츠시타 덴끼 산교 가부시키가이샤 신호 처리 장치
WO2001062499A1 (fr) * 2000-02-25 2001-08-30 Matsushita Electric Industrial Co., Ltd. Tete a jet d'encre et dispositif d'enregistrement a jet d'encre
US7159041B2 (en) * 2000-03-07 2007-01-02 Microsoft Corporation Method and system for defining and controlling algorithmic elements in a graphics display system
US6816284B1 (en) * 2000-04-07 2004-11-09 Color Aix Perts Gmbh Multispectral color reproduction system with nonlinear coding
US6466190B1 (en) * 2000-06-19 2002-10-15 Koninklijke Philips Electronics N.V. Flexible color modulation tables of ratios for generating color modulation patterns
US7088370B1 (en) 2000-09-28 2006-08-08 Rockwell Automation Technologies, Inc. Raster engine with programmable matrix controlled grayscale dithering
US7027061B1 (en) * 2000-09-28 2006-04-11 Rockwell Automation Technologies, Inc. Raster engine with multiple color depth digital display interface
US20020180727A1 (en) * 2000-11-22 2002-12-05 Guckenberger Ronald James Shadow buffer control module method and software construct for adjusting per pixel raster images attributes to screen space and projector features for digital warp, intensity transforms, color matching, soft-edge blending, and filtering for multiple projectors and laser projectors
JP2002196728A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd 単純マトリクス型液晶表示パネルの駆動方法及び液晶表示装置
JP3525926B2 (ja) * 2001-02-07 2004-05-10 セイコーエプソン株式会社 表示駆動回路、半導体集積回路、表示パネル及び表示駆動方法
JP3899886B2 (ja) * 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置
US6714206B1 (en) 2001-12-10 2004-03-30 Silicon Image Method and system for spatial-temporal dithering for displays with overlapping pixels
DE10160750A1 (de) * 2001-12-11 2003-06-12 Wabco Gmbh & Co Ohg Verfahren zum Austausch von Daten zwischen einem Zugfahrzeug und einem damit verbundenen Anhängefahrzeug
US7298386B1 (en) * 2002-05-14 2007-11-20 Colorlink, Inc. Sequential color display system and method
EP1365384A1 (en) * 2002-05-23 2003-11-26 STMicroelectronics S.r.l. Driving method for flat panel display devices
US20080024482A1 (en) * 2002-06-13 2008-01-31 E Ink Corporation Methods for driving electro-optic displays
JP3988575B2 (ja) * 2002-08-09 2007-10-10 株式会社デンソー フルカラー表示装置
EP1388818B1 (en) * 2002-08-10 2011-06-22 Samsung Electronics Co., Ltd. Method and apparatus for rendering image signal
US6781737B2 (en) * 2002-08-13 2004-08-24 Thomson Licensing S.A. Pulse width modulated display with hybrid coding
KR101015029B1 (ko) 2002-08-13 2011-02-16 톰슨 라이센싱 하이브리드 코딩에 의한 펄스 폭 변조 디스플레이
JP2006527407A (ja) * 2003-06-12 2006-11-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 省エネルギー・パッシブ・マトリクス・ディスプレイ装置および駆動方法
US7352373B2 (en) * 2003-09-30 2008-04-01 Sharp Laboratories Of America, Inc. Systems and methods for multi-dimensional dither structure creation and application
US8049691B2 (en) * 2003-09-30 2011-11-01 Sharp Laboratories Of America, Inc. System for displaying images on a display
US7432895B2 (en) * 2003-10-02 2008-10-07 Industrial Technology Research Institute Drive for active matrix cholesteric liquid crystal display
US7209151B2 (en) * 2003-12-16 2007-04-24 Aimtron Technology Corp. Display controller for producing multi-gradation images
US7439965B2 (en) * 2004-03-05 2008-10-21 Anderson Daryl E Method for driving display device
TWI241489B (en) * 2004-06-16 2005-10-11 High Tech Comp Corp Multimedia data management method and capture/storage device
EP1650736A1 (en) * 2004-10-25 2006-04-26 Barco NV Backlight modulation for display
US8022909B2 (en) * 2004-12-08 2011-09-20 Via Technologies, Inc. System, method, and apparatus for generating grayscales in an LCD panel
US9082347B2 (en) * 2005-01-19 2015-07-14 Intel Corporation Illumination modulation technique for microdisplays
US8290765B2 (en) * 2005-03-16 2012-10-16 Research In Motion Limited Handheld electronic device with reduced keyboard and associated method of providing improved disambiguation
US7496416B2 (en) * 2005-08-01 2009-02-24 Luxology, Llc Input/output curve editor
US20080068396A1 (en) * 2006-09-19 2008-03-20 Tvia, Inc. Gamma Uniformity Correction Method and System
US20080068293A1 (en) * 2006-09-19 2008-03-20 Tvia, Inc. Display Uniformity Correction Method and System
US20080068404A1 (en) * 2006-09-19 2008-03-20 Tvia, Inc. Frame Rate Controller Method and System
TWI374417B (en) * 2006-12-22 2012-10-11 Ind Tech Res Inst Passive matrix color bistable liquid crystal display system and method for driving the same
KR101465220B1 (ko) * 2007-11-29 2014-11-26 엘지디스플레이 주식회사 이중시역 표시장치 및 이의 화상구현 방법
KR100963058B1 (ko) * 2008-05-09 2010-06-14 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 구동방법
TWI514359B (zh) 2013-08-28 2015-12-21 Novatek Microelectronics Corp 液晶顯示器及其影像遞色補償方法
US10467964B2 (en) 2015-09-29 2019-11-05 Apple Inc. Device and method for emission driving of a variable refresh rate display
CN105719610B (zh) * 2016-03-23 2019-08-06 北京航空航天大学 用于时域调制型液晶微显示器的幅值调制方法及装置
US10366674B1 (en) 2016-12-27 2019-07-30 Facebook Technologies, Llc Display calibration in electronic displays

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3716658A (en) * 1967-06-13 1973-02-13 M Rackman Liquid-crystal television display system
US3735182A (en) * 1972-07-12 1973-05-22 Ibm Gray scale gas panel
US4100579A (en) * 1974-09-24 1978-07-11 Hughes Aircraft Company AC Operated flat panel liquid crystal display
US3937878A (en) * 1975-01-21 1976-02-10 Bell Telephone Laboratories, Incorporated Animated dithered display systems
US4385293A (en) * 1979-12-10 1983-05-24 United Technologies Corporation Gray shade operation of a large AC plasma display panel
DE3026392C2 (de) * 1980-02-26 1985-08-22 Sharp K.K., Osaka Anzeigevorrichtung mit einem elektrolumineszenten Dünnschichtelement zur Bilddarstellung
AT379732B (de) * 1980-03-07 1986-02-25 Distropat Ag Sohle
FR2493012B1 (fr) * 1980-10-27 1987-04-17 Commissariat Energie Atomique Procede de commande d'une caracteristique optique d'un materiau
US4427978A (en) * 1981-08-31 1984-01-24 Marshall Williams Multiplexed liquid crystal display having a gray scale image
US4706077A (en) * 1981-09-08 1987-11-10 Xerox Corporation Halftoning implementation for interactive image editing
FR2524679B1 (fr) * 1982-04-01 1990-07-06 Suwa Seikosha Kk Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active
JPS58220183A (ja) * 1982-06-16 1983-12-21 キヤノン株式会社 中間調表示方法
JPS58220181A (ja) * 1982-06-16 1983-12-21 キヤノン株式会社 中間調表示方法
JPS58220182A (ja) * 1982-06-16 1983-12-21 キヤノン株式会社 中間調表示方法
US4559535A (en) * 1982-07-12 1985-12-17 Sigmatron Nova, Inc. System for displaying information with multiple shades of a color on a thin-film EL matrix display panel
US4516118A (en) * 1982-08-30 1985-05-07 Sperry Corporation Pulse width modulation conversion circuit for controlling a color display monitor
US4486785A (en) * 1982-09-30 1984-12-04 International Business Machines Corporation Enhancement of video images by selective introduction of gray-scale pels
JPS59125176A (ja) * 1982-12-30 1984-07-19 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン ビデオイメ−ジのシエ−ジング効果の補正装置
CH666560A5 (de) * 1983-03-01 1988-07-29 Tadeusz Bobak Anzeigevorrichtung.
JPS59204887A (ja) * 1983-05-10 1984-11-20 セイコーエプソン株式会社 表示パネル駆動方法
JPS59221183A (ja) * 1983-05-31 1984-12-12 Seiko Epson Corp 液晶表示式受像装置の駆動方式
US4709995A (en) * 1984-08-18 1987-12-01 Canon Kabushiki Kaisha Ferroelectric display panel and driving method therefor to achieve gray scale
US4775891A (en) * 1984-08-31 1988-10-04 Casio Computer Co., Ltd. Image display using liquid crystal display panel
EP0193728B1 (en) * 1985-03-08 1992-08-19 Ascii Corporation Display control system
JPS61213896A (ja) * 1985-03-19 1986-09-22 株式会社 アスキ− デイスプレイコントロ−ラ
US4654721A (en) * 1985-04-12 1987-03-31 International Business Machines Corporation System for reproducing multi-level digital images on a bi-level printer of fixed dot size
US4827255A (en) * 1985-05-31 1989-05-02 Ascii Corporation Display control system which produces varying patterns to reduce flickering
US4816816A (en) * 1985-06-17 1989-03-28 Casio Computer Co., Ltd. Liquid-crystal display apparatus
US4860246A (en) * 1985-08-07 1989-08-22 Seiko Epson Corporation Emulation device for driving a LCD with a CRT display
KR910001848B1 (ko) * 1986-02-06 1991-03-28 세이꼬 엡슨 가부시끼가이샤 화상 표시 장치
JPH0754377B2 (ja) * 1986-02-07 1995-06-07 シチズン時計株式会社 液晶駆動方式
JP2511869B2 (ja) * 1986-03-18 1996-07-03 シチズン時計株式会社 液晶表示装置
JPS6334593A (ja) * 1986-07-30 1988-02-15 ホシデン株式会社 多階調表示方法
GB8622714D0 (en) * 1986-09-20 1986-10-29 Emi Plc Thorn Display device
GB2198869B (en) * 1986-12-19 1990-08-15 Philips Electronic Associated Matrix display devices
US4742346A (en) * 1986-12-19 1988-05-03 Rca Corporation System for applying grey scale codes to the pixels of a display device
GB2204174B (en) * 1987-04-23 1991-03-13 Seiko Instr Inc Electro-optical modulator
JP2612863B2 (ja) * 1987-08-31 1997-05-21 シャープ株式会社 表示装置の駆動方法
US4840460A (en) * 1987-11-13 1989-06-20 Honeywell Inc. Apparatus and method for providing a gray scale capability in a liquid crystal display unit
JP2784005B2 (ja) * 1988-03-05 1998-08-06 シャープ株式会社 表示装置の階調表示方式
US4921334A (en) * 1988-07-18 1990-05-01 General Electric Company Matrix liquid crystal display with extended gray scale
US4956638A (en) * 1988-09-16 1990-09-11 International Business Machines Corporation Display using ordered dither
US5068649A (en) * 1988-10-14 1991-11-26 Compaq Computer Corporation Method and apparatus for displaying different shades of gray on a liquid crystal display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021525387A (ja) * 2018-05-24 2021-09-24 コンパウンド フォトニクス リミティド ディスプレイの動作特性を改善するためのシステムおよび方法
US11455975B2 (en) 2018-05-24 2022-09-27 Snap Inc. Systems and method for improving operating characteristics of displays
US11893966B2 (en) 2018-05-24 2024-02-06 Snap Inc. Systems and methods for improving operating characteristics of displays

Also Published As

Publication number Publication date
US5122783A (en) 1992-06-16
US5293159A (en) 1994-03-08
DE69027599T2 (de) 1997-01-09
US5313224A (en) 1994-05-17
US5185602A (en) 1993-02-09
EP0466835A4 (en) 1992-11-19
EP0466835B1 (en) 1996-06-26
EP0466835A1 (en) 1992-01-22
ATE139858T1 (de) 1996-07-15
WO1990012388A1 (en) 1990-10-18
DE69027599D1 (de) 1996-08-01

Similar Documents

Publication Publication Date Title
JPH04507149A (ja) ディジタル指令による表示装置上に高品位グレースケール・シェーディングの視覚を作る方法および装置
US6222512B1 (en) Intraframe time-division multiplexing type display device and a method of displaying gray-scales in an intraframe time-division multiplexing type display device
US5298915A (en) System and method for producing a palette of many colors on a display screen having digitally-commanded pixels
US5583530A (en) Liquid crystal display method and apparatus capable of making multi-level tone display
US4625290A (en) Apparatus and method for producing a three-dimensional display on a video display device
WO2011162040A1 (ja) 画像表示装置および画像表示方法
US5252959A (en) Method and apparatus for controlling a multigradation display
JP2000206924A (ja) 時系列走査型ディスプレイ
JPH1069252A (ja) アドレスジェネレータ、表示装置および空間光モジュレータ
JPH0320780A (ja) 表示装置の駆動方法
WO2011002757A1 (en) Dual modulation using concurrent portions of luminance patterns in temporal fields
US6147792A (en) Light modulating devices
WO1995027970A1 (en) Display device
CN108572489A (zh) 液晶光栅和液晶光栅驱动方法及3d显示器
EP2589227A2 (en) Multi-view display system and method therefor
WO2005036889A1 (en) Multi-plane display for displaying overlapping images
CN101772800A (zh) 液晶显示装置及其驱动方法、以及驱动电路
KR101561465B1 (ko) 디스플레이 장치 및 방법
EP0384403B1 (en) A method for controlling a multi-gradation display and a multi-gradation display device
JP4819262B2 (ja) 液晶表示装置の駆動方法および駆動装置
EP1516305A2 (en) Line scanning in a display
JPH05232905A (ja) 薄膜トランジスタ液晶ディスプレイの駆動方法
EP1231589A1 (en) Stereoscopic plasma display
JPH0311393A (ja) カラー表示装置の駆動方法
JP2875257B2 (ja) 液晶表示装置の制御回路および駆動方法