JPH1078768A - 階調表示制御装置 - Google Patents
階調表示制御装置Info
- Publication number
- JPH1078768A JPH1078768A JP8253837A JP25383796A JPH1078768A JP H1078768 A JPH1078768 A JP H1078768A JP 8253837 A JP8253837 A JP 8253837A JP 25383796 A JP25383796 A JP 25383796A JP H1078768 A JPH1078768 A JP H1078768A
- Authority
- JP
- Japan
- Prior art keywords
- data
- blinking
- gradation
- blinking data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 階調表示におけるフリッカを軽減する。
【解決手段】 階調レベルに対応して表示部の画素群Ｐ
００〜Ｐ３３を点滅させる点滅デ−タを格納した点滅デ
−タ格納手段７と、前記点滅デ−タ格納手段７に格納さ
れた点滅デ−タを書き込むとともに書き込まれた前記点
滅デ−タを所定の配列で表示部に出力する点滅デ−タ発
生手段１と、前記点滅デ−タ発生手段１に書き込まれた
前記点滅デ−タを前記画素群Ｐ００〜Ｐ３３に配列する
順序を決める点滅デ−タ配列手段３とからなり、前記点
滅デ−タ発生手段１に書き込まれた前記点滅デ−タを書
き換え可能とした。
００〜Ｐ３３を点滅させる点滅デ−タを格納した点滅デ
−タ格納手段７と、前記点滅デ−タ格納手段７に格納さ
れた点滅デ−タを書き込むとともに書き込まれた前記点
滅デ−タを所定の配列で表示部に出力する点滅デ−タ発
生手段１と、前記点滅デ−タ発生手段１に書き込まれた
前記点滅デ−タを前記画素群Ｐ００〜Ｐ３３に配列する
順序を決める点滅デ−タ配列手段３とからなり、前記点
滅デ−タ発生手段１に書き込まれた前記点滅デ−タを書
き換え可能とした。
Description
【０００１】
【発明の属する技術分野】本発明は例えば２値レベル表
示の液晶表示装置等を階調表示する階調表示制御装置に
関する。
示の液晶表示装置等を階調表示する階調表示制御装置に
関する。
【０００２】
【従来の技術】液晶表示装置の階調表示方法として一般
にフレーム間引き法が知られている。これは、複数の画
素、例えば、４＊４＝１６の画素を１グル−プとし、複
数のグル−プにわたって配列された各画素群を階調のレ
ベルに対応させてフレ−ム毎に点滅するようにしたもの
である。
にフレーム間引き法が知られている。これは、複数の画
素、例えば、４＊４＝１６の画素を１グル−プとし、複
数のグル−プにわたって配列された各画素群を階調のレ
ベルに対応させてフレ−ム毎に点滅するようにしたもの
である。
【０００３】このようなフレ−ム間引き法による多階調
表示方式は特開平１−２２５９９７に開示されている。
この階調表示方式では図１０に示すように、行列状に配
列された画面上の画素をＸ方向（横方向）に４個、Ｙ方
向（縦方向）に４個、計１６個の画素を１グル−プとし
て区分し、グル−プ内の各画素に対応して画素群Ｐ００
〜Ｐ３３を設定している。そして、この画素群Ｐ００〜
Ｐ３３に対して階調に対応した点灯、非点灯の点滅信号
をフレ−ム毎に与えて１６フレ−ムで１６階調を表現す
る１画面を構成するようにしている。
表示方式は特開平１−２２５９９７に開示されている。
この階調表示方式では図１０に示すように、行列状に配
列された画面上の画素をＸ方向（横方向）に４個、Ｙ方
向（縦方向）に４個、計１６個の画素を１グル−プとし
て区分し、グル−プ内の各画素に対応して画素群Ｐ００
〜Ｐ３３を設定している。そして、この画素群Ｐ００〜
Ｐ３３に対して階調に対応した点灯、非点灯の点滅信号
をフレ−ム毎に与えて１６フレ−ムで１６階調を表現す
る１画面を構成するようにしている。
【０００４】各画素群Ｐ００〜Ｐ３３に対する点灯、非
点灯の点滅回数は階調に応じて変わり、１６階調の例で
は、画面が白となる階調Ｋ０では１６フレ−ムのうち各
画素群Ｐ００〜Ｐ３３が点灯する回数が０であり、これ
をデュ−ティ０／１６で表し、また、画面が黒となる階
調ＫＦでは、１６フレ−ムのうち各画素群Ｐ００〜Ｐ３
３が点灯する回数は１６回、すなわち全フレ−ムで点灯
し、これをデュ−ティ１６／１６で表すようにしてい
る。中間階調であるＫ１〜ＫＥでは、デュ−ティは２／
１６〜１５／１６となる。
点灯の点滅回数は階調に応じて変わり、１６階調の例で
は、画面が白となる階調Ｋ０では１６フレ−ムのうち各
画素群Ｐ００〜Ｐ３３が点灯する回数が０であり、これ
をデュ−ティ０／１６で表し、また、画面が黒となる階
調ＫＦでは、１６フレ−ムのうち各画素群Ｐ００〜Ｐ３
３が点灯する回数は１６回、すなわち全フレ−ムで点灯
し、これをデュ−ティ１６／１６で表すようにしてい
る。中間階調であるＫ１〜ＫＥでは、デュ−ティは２／
１６〜１５／１６となる。
【０００５】図１１は、例えば階調Ｋ１における各画素
群Ｐ００〜Ｐ３３の各フレ−ムにおける表示状態を表す
図であり、ここで、ハイレベル（デ−タ値“１”）はそ
の画素群が点灯状態となることを表し、ロ−レベル（デ
−タ値“０”）は非点灯状態であることを表す。これに
よれば、階調Ｋ１すなわちデュ−ティ２／１６の場合
は、画素群Ｐ００は、第１フレ−ムＦ０と第９フレ−ム
Ｆ８で点灯し、画素群Ｐ０１は、第５フレ−ムＦ４と第
１３フレ−ムＦＣで点灯することを示している。以下、
他の画素群も図１１に示した通り２回ずつ点灯するよう
になっている。そして、これを１グル−プの全画素につ
いてフレ−ム毎に見ると、第１フレ−ムＦ０では、図１
２（１）に示すように画素群Ｐ００，Ｐ２２が点灯し、
第２フレ−ムでは図１２（２）に示すように画素群Ｐ０
２，Ｐ２０が点灯し、以下同様に第３フレ−ムＦ２と第
４フレ−ムＦ３では図１２（３）、（４）に示すように
画素群Ｐ１１、Ｐ３３と、Ｐ１３、Ｐ３１で点灯するよ
うになっている。なお、階調Ｋ２の場合、階調Ｋ３の場
合について各画素のフレ−ム毎に見た点灯状態を図１
３、１４に示しその説明を省略する。
群Ｐ００〜Ｐ３３の各フレ−ムにおける表示状態を表す
図であり、ここで、ハイレベル（デ−タ値“１”）はそ
の画素群が点灯状態となることを表し、ロ−レベル（デ
−タ値“０”）は非点灯状態であることを表す。これに
よれば、階調Ｋ１すなわちデュ−ティ２／１６の場合
は、画素群Ｐ００は、第１フレ−ムＦ０と第９フレ−ム
Ｆ８で点灯し、画素群Ｐ０１は、第５フレ−ムＦ４と第
１３フレ−ムＦＣで点灯することを示している。以下、
他の画素群も図１１に示した通り２回ずつ点灯するよう
になっている。そして、これを１グル−プの全画素につ
いてフレ−ム毎に見ると、第１フレ−ムＦ０では、図１
２（１）に示すように画素群Ｐ００，Ｐ２２が点灯し、
第２フレ−ムでは図１２（２）に示すように画素群Ｐ０
２，Ｐ２０が点灯し、以下同様に第３フレ−ムＦ２と第
４フレ−ムＦ３では図１２（３）、（４）に示すように
画素群Ｐ１１、Ｐ３３と、Ｐ１３、Ｐ３１で点灯するよ
うになっている。なお、階調Ｋ２の場合、階調Ｋ３の場
合について各画素のフレ−ム毎に見た点灯状態を図１
３、１４に示しその説明を省略する。
【０００６】そして、いずれの画素群がいずれのフレ−
ムで点灯するか否かの点滅状態は、予め階調表示制御装
置内の記憶手段（例えばレジスタ）に各階調に対応して
予め書き込まれたデ−タに基づいており、階調表示制御
装置はこのデ−タを読み出して表示装置を点滅させるよ
うにしている。
ムで点灯するか否かの点滅状態は、予め階調表示制御装
置内の記憶手段（例えばレジスタ）に各階調に対応して
予め書き込まれたデ−タに基づいており、階調表示制御
装置はこのデ−タを読み出して表示装置を点滅させるよ
うにしている。
【０００７】
【発明が解決しようとする課題】このように区分された
各グル−プの各画素群Ｐ００〜Ｐ３３は、フレ−ム毎に
ランダムに選択されて点滅することによって画面上のフ
リッカが防止されるように考慮されている。また、各階
調の画素群Ｐ００〜Ｐ３３の点滅状態を合成すれば区分
された各グル−プにおいて完全に輝度変化が均一化され
るように考慮されている。しかし、フリッカは画面上の
画素の点滅の早さによっても感じ方が変わり、また、点
灯、非点灯する画素のグル−プ内における領域的な偏り
方によっても変わってくる。そのため、例えば、ある特
定の階調でフリッカが発生するとこれを軽減することが
出来なかった。そこで本発明ではフリッカが一旦発生し
た場合に、これを容易に軽減する事が出来る階調表示制
御装置を提供することを目的とする。
各グル−プの各画素群Ｐ００〜Ｐ３３は、フレ−ム毎に
ランダムに選択されて点滅することによって画面上のフ
リッカが防止されるように考慮されている。また、各階
調の画素群Ｐ００〜Ｐ３３の点滅状態を合成すれば区分
された各グル−プにおいて完全に輝度変化が均一化され
るように考慮されている。しかし、フリッカは画面上の
画素の点滅の早さによっても感じ方が変わり、また、点
灯、非点灯する画素のグル−プ内における領域的な偏り
方によっても変わってくる。そのため、例えば、ある特
定の階調でフリッカが発生するとこれを軽減することが
出来なかった。そこで本発明ではフリッカが一旦発生し
た場合に、これを容易に軽減する事が出来る階調表示制
御装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】以上の課題を解決するた
めに本発明における階調表示制御装置は、階調レベルに
対応して表示部の画素群を点滅させる点滅デ−タを格納
した点滅デ−タ格納手段と、前記点滅デ−タ格納手段に
格納された点滅デ−タを書き込むとともに書き込まれた
前記点滅デ−タを所定の配列で表示部に出力する点滅デ
−タ発生手段と、前記点滅デ−タ発生手段に書き込まれ
た前記点滅デ−タを前記画素群に配列する順序を決める
点滅デ−タ配列手段とからなり、前記点滅デ−タ発生手
段に書き込まれた前記点滅デ−タを書き換え可能とし
た。
めに本発明における階調表示制御装置は、階調レベルに
対応して表示部の画素群を点滅させる点滅デ−タを格納
した点滅デ−タ格納手段と、前記点滅デ−タ格納手段に
格納された点滅デ−タを書き込むとともに書き込まれた
前記点滅デ−タを所定の配列で表示部に出力する点滅デ
−タ発生手段と、前記点滅デ−タ発生手段に書き込まれ
た前記点滅デ−タを前記画素群に配列する順序を決める
点滅デ−タ配列手段とからなり、前記点滅デ−タ発生手
段に書き込まれた前記点滅デ−タを書き換え可能とし
た。
【０００９】また、前記点滅デ−タ配列手段は垂直同期
カウンタと、水平同期カウンタと、クロックカウンタ
と、前記垂直同期カウンタの出力に前記水平同期カウン
タの出力および前記クロックカウンタの出力を加算する
加算器と、前記加算器の出力によって前記点滅デ−タ発
生手段に書き込まれた前記点滅デ−タをランダムに配列
するデコ−ダとで構成した。
カウンタと、水平同期カウンタと、クロックカウンタ
と、前記垂直同期カウンタの出力に前記水平同期カウン
タの出力および前記クロックカウンタの出力を加算する
加算器と、前記加算器の出力によって前記点滅デ−タ発
生手段に書き込まれた前記点滅デ−タをランダムに配列
するデコ−ダとで構成した。
【００１０】さらに、前記垂直同期カウンタの出力に前
記水平同期カウンタの出力および前記クロックカウンタ
の出力を加算する加算順序を可変にした。
記水平同期カウンタの出力および前記クロックカウンタ
の出力を加算する加算順序を可変にした。
【００１１】さらにまた、前記水平同期カウンタおよび
前記クロックカウンタと前記加算器との間に切り換え回
路を設け、前記切り替え回路で前記加算順序を可変にし
た。
前記クロックカウンタと前記加算器との間に切り換え回
路を設け、前記切り替え回路で前記加算順序を可変にし
た。
【００１２】
【発明の実施の形態】以下図１〜図９を用いて本発明の
実施の形態を説明する。図１は本発明の階調表示制御装
置の主要部のブロック図、図２は本発明における点滅デ
−タの書き込みを説明するブロック図、図３は本発明に
おける点滅デ−タの説明図、図４は点滅デ−タの書き換
えの流れの説明図、図５、図６は本発明におけるデコ−
ダの説明図、図７は本発明における加算器の動作説明
図、図８、図９は本発明におけるフレ−ム毎の点滅デ−
タの配列状況を説明する図である。
実施の形態を説明する。図１は本発明の階調表示制御装
置の主要部のブロック図、図２は本発明における点滅デ
−タの書き込みを説明するブロック図、図３は本発明に
おける点滅デ−タの説明図、図４は点滅デ−タの書き換
えの流れの説明図、図５、図６は本発明におけるデコ−
ダの説明図、図７は本発明における加算器の動作説明
図、図８、図９は本発明におけるフレ−ム毎の点滅デ−
タの配列状況を説明する図である。
【００１３】図１は、前記従来の図１２に示した画素群
Ｐ００〜Ｐ３３に対して階調に対応した点灯、非点灯の
点滅デ−タをフレ−ム毎に与えて、１６フレ−ムで１６
階調表示を行う階調表示制御装置の主要部のブロック図
であり、各画素群を階調レベルに対応して点灯、非点灯
するための点滅デ−タを書き込むとともに、この書き込
まれた点滅デ−タを図示しない表示部に出力する点滅デ
−タ発生手段１と、図示しないビデオメモリからの画像
デ−タに対応して点滅デ−タ発生手段１に書き込まれた
点滅デ−タを階調レベルで選択する階調選択手段２と、
点滅デ−タ発生手段１に書き込まれた点滅デ−タを表示
部の各画素群に配列する順序を決定する点滅デ−タ配列
手段３とから構成されている。
Ｐ００〜Ｐ３３に対して階調に対応した点灯、非点灯の
点滅デ−タをフレ−ム毎に与えて、１６フレ−ムで１６
階調表示を行う階調表示制御装置の主要部のブロック図
であり、各画素群を階調レベルに対応して点灯、非点灯
するための点滅デ−タを書き込むとともに、この書き込
まれた点滅デ−タを図示しない表示部に出力する点滅デ
−タ発生手段１と、図示しないビデオメモリからの画像
デ−タに対応して点滅デ−タ発生手段１に書き込まれた
点滅デ−タを階調レベルで選択する階調選択手段２と、
点滅デ−タ発生手段１に書き込まれた点滅デ−タを表示
部の各画素群に配列する順序を決定する点滅デ−タ配列
手段３とから構成されている。
【００１４】点滅デ−タ発生手段１は１５個の１６ビッ
トレジスタ１００〜１１４と、これらのレジスタ１００
〜１１４の出力の和をとるＯＲ回路４と、ＯＲ回路４の
出力を４ビット毎に図示しない表示部に送るシフトパラ
レルレジスタ５とで構成されている。そして、レジスタ
１００〜１１４に書き込まれる点滅デ−タは、図２に示
すように、あらかじめ階調レベル（ＫＦ〜Ｋ１）毎にＲ
ＡＭ７格納されている。ＲＡＭ７に格納されている点滅
デ−タは表示装置の電源ＯＮ時にＣＰＵ６によって読み
出されてレジスタ１００〜１１４に書き込まれる。ま
た、この点滅デ−タは書き換え出来るようになっており
これについては後述する。
トレジスタ１００〜１１４と、これらのレジスタ１００
〜１１４の出力の和をとるＯＲ回路４と、ＯＲ回路４の
出力を４ビット毎に図示しない表示部に送るシフトパラ
レルレジスタ５とで構成されている。そして、レジスタ
１００〜１１４に書き込まれる点滅デ−タは、図２に示
すように、あらかじめ階調レベル（ＫＦ〜Ｋ１）毎にＲ
ＡＭ７格納されている。ＲＡＭ７に格納されている点滅
デ−タは表示装置の電源ＯＮ時にＣＰＵ６によって読み
出されてレジスタ１００〜１１４に書き込まれる。ま
た、この点滅デ−タは書き換え出来るようになっており
これについては後述する。
【００１５】この点滅デ−タは１６階調に対応して１６
ビットで構成されており、例えば、図３に示すように、
階調レベルＫＦではビットＮＯ．０〜ＮＯ．Ｆまでの全
てのデ−タ値が“１”となり、また、階調レベルＫ１で
はビットＮＯ．０とＮＯ．８のデ−タ値が“１”で、そ
の他のビットＮＯ．のデ−タ値が“０”となるように格
納されている。
ビットで構成されており、例えば、図３に示すように、
階調レベルＫＦではビットＮＯ．０〜ＮＯ．Ｆまでの全
てのデ−タ値が“１”となり、また、階調レベルＫ１で
はビットＮＯ．０とＮＯ．８のデ−タ値が“１”で、そ
の他のビットＮＯ．のデ−タ値が“０”となるように格
納されている。
【００１６】そして、図３からわかるように、点滅デ−
タは階調のレベルに対応してデュ−ティが変わってい
る。すなわち、階調レベルＫ１ではデュ−ティが２／１
６のようになり、以下、階調レベルがＫＦではデュ−テ
ィが１６／１６となる。１６ビットからなるこの点滅デ
−タはビットＮＯ．順にデ−タ値（“１”または
“０”）が並んでおり、点滅デ−タが書き換えられると
この並びが異なることになる。ただし、階調レベルが同
じであれば書き換えられてもデュ−ティ即ちデ−タ値
“１”の数は同じである。
タは階調のレベルに対応してデュ−ティが変わってい
る。すなわち、階調レベルＫ１ではデュ−ティが２／１
６のようになり、以下、階調レベルがＫＦではデュ−テ
ィが１６／１６となる。１６ビットからなるこの点滅デ
−タはビットＮＯ．順にデ−タ値（“１”または
“０”）が並んでおり、点滅デ−タが書き換えられると
この並びが異なることになる。ただし、階調レベルが同
じであれば書き換えられてもデュ−ティ即ちデ−タ値
“１”の数は同じである。
【００１７】図１のレジスタ１００〜１１４に点滅デ−
タが書き込まれた例として、図３に示した点滅デ−タを
ビットＮＯ．順に記載した。即ち、階調レベルＫＦ
（黒）の場合はビットＮＯ．０からＦまでの１６ビット
のすべてのデ−タ値が“１”としてレジスタ１００に書
き込まれ、階調レベルＫＥの場合はビットＮＯ．１のみ
のデ−タ値が“０”としてレジスタ１０１に書き込ま
れ、階調レベルがＫ１（一番薄い中間階調）の場合はビ
ットＮＯ．が０と８のデ−タ値が“１”で、残りのビッ
トＮＯ．ではデ−タ値が“０”となるようにレジスタ１
１４に書き込まれる。同様に他の中間調である階調レベ
ルＫＤ〜Ｋ２の点滅デ−タがレジスタ１０２〜１１３に
書き込まれている（図１も参照）。なお、階調レベルが
Ｋ０（白色）の場合はすべてのデ−タ値が“０”である
のでレジスタは使用する必要がなく、従って、レジスタ
は１００〜１１４までの１５個で構成されている。
タが書き込まれた例として、図３に示した点滅デ−タを
ビットＮＯ．順に記載した。即ち、階調レベルＫＦ
（黒）の場合はビットＮＯ．０からＦまでの１６ビット
のすべてのデ−タ値が“１”としてレジスタ１００に書
き込まれ、階調レベルＫＥの場合はビットＮＯ．１のみ
のデ−タ値が“０”としてレジスタ１０１に書き込ま
れ、階調レベルがＫ１（一番薄い中間階調）の場合はビ
ットＮＯ．が０と８のデ−タ値が“１”で、残りのビッ
トＮＯ．ではデ−タ値が“０”となるようにレジスタ１
１４に書き込まれる。同様に他の中間調である階調レベ
ルＫＤ〜Ｋ２の点滅デ−タがレジスタ１０２〜１１３に
書き込まれている（図１も参照）。なお、階調レベルが
Ｋ０（白色）の場合はすべてのデ−タ値が“０”である
のでレジスタは使用する必要がなく、従って、レジスタ
は１００〜１１４までの１５個で構成されている。
【００１８】ここで、レジスタ１００から１１４に書き
込まれた点滅デ−タの書き換えについて説明する。この
書き換えはフリッカが発生したときに行うものであり、
図４の流れに従って処理される。即ち、フリッカが発生
したとき、点滅デ−タ書き換えの命令がＣＰＵ６にださ
れると、先ずＳＴＥＰ１で、ＣＰＵ６はＲＡＭ７から各
階調の点滅デ−タを読み込む。次に、ＣＰＵ６はＳＴＥ
Ｐ２で読み込んだ点滅デ−タのビットＮＯ．間のデ−タ
値の移動（交換）を行う。この場合、デ−タ値の移動は
乱数発生器等を用いてデ−タ値“０”が格納された任意
のビットＮＯ．とデ−タ値“１”が格納された任意のビ
ットＮＯ．とを選択して階調レベル毎に行う。次に、Ｓ
ＴＥＰ３において、ＣＰＵ６はデ−タ値の移動を行った
新しい点滅デ−タをＲＡＭ７に格納するとともにすでに
レジスタ１００〜１１４に書き込まれている従前の点滅
デ−タを新しい点滅デ−タに書き換える。そして、新し
い点滅デ−タに書き換えられた後のフリッカの有無を確
認し、フリッカが発生していればＳＴＥＰ４でＣＰＵ６
に対してＳＴＥＰ２の実行命令を出し、フリッカがなく
なるまでＳＴＥＰ２〜ＳＴＥＰ４を繰り返す。これらの
処理は予めＣＰＵ６に組み込まれたプログラムによって
実行されるようになっている。
込まれた点滅デ−タの書き換えについて説明する。この
書き換えはフリッカが発生したときに行うものであり、
図４の流れに従って処理される。即ち、フリッカが発生
したとき、点滅デ−タ書き換えの命令がＣＰＵ６にださ
れると、先ずＳＴＥＰ１で、ＣＰＵ６はＲＡＭ７から各
階調の点滅デ−タを読み込む。次に、ＣＰＵ６はＳＴＥ
Ｐ２で読み込んだ点滅デ−タのビットＮＯ．間のデ−タ
値の移動（交換）を行う。この場合、デ−タ値の移動は
乱数発生器等を用いてデ−タ値“０”が格納された任意
のビットＮＯ．とデ−タ値“１”が格納された任意のビ
ットＮＯ．とを選択して階調レベル毎に行う。次に、Ｓ
ＴＥＰ３において、ＣＰＵ６はデ−タ値の移動を行った
新しい点滅デ−タをＲＡＭ７に格納するとともにすでに
レジスタ１００〜１１４に書き込まれている従前の点滅
デ−タを新しい点滅デ−タに書き換える。そして、新し
い点滅デ−タに書き換えられた後のフリッカの有無を確
認し、フリッカが発生していればＳＴＥＰ４でＣＰＵ６
に対してＳＴＥＰ２の実行命令を出し、フリッカがなく
なるまでＳＴＥＰ２〜ＳＴＥＰ４を繰り返す。これらの
処理は予めＣＰＵ６に組み込まれたプログラムによって
実行されるようになっている。
【００１９】階調選択手段２は８ビットのバファレジス
タ８と２＊４ビットのシフトレジスタ９と４−１６デコ
−ダ１０とから構成され、図示しないビデオメモリに書
き込まれている画素毎の画像デ−タを、図示しないタイ
ミング回路からのクロックパルスに同期してこのバッフ
ァレジスタ８に読み込む。この画像デ−タは１６階調を
表示するために１画素当たり４ビットで構成されてい
る。例えば、その画素が階調レベルＫＦである場合はデ
−タ値が“１、１、１、１”、階調レベルがＫ０である
場合はデ−タ値が“０、０、０、０”のようになってお
り、２画素分８ビットずつバッファレジスタ８に読み込
まれ、シフトレジスタ９を介してデコ−ダ１０に入力さ
れる。
タ８と２＊４ビットのシフトレジスタ９と４−１６デコ
−ダ１０とから構成され、図示しないビデオメモリに書
き込まれている画素毎の画像デ−タを、図示しないタイ
ミング回路からのクロックパルスに同期してこのバッフ
ァレジスタ８に読み込む。この画像デ−タは１６階調を
表示するために１画素当たり４ビットで構成されてい
る。例えば、その画素が階調レベルＫＦである場合はデ
−タ値が“１、１、１、１”、階調レベルがＫ０である
場合はデ−タ値が“０、０、０、０”のようになってお
り、２画素分８ビットずつバッファレジスタ８に読み込
まれ、シフトレジスタ９を介してデコ−ダ１０に入力さ
れる。
【００２０】デコ−ダ１０は図５に示すように１画素毎
の４ビットの画像デ−タに基づき１６段階の階調レベル
ＫＦ〜Ｋ０に対応する信号を出力線ｋＦ〜ｋ０のいずれ
かに出力する。例えば、画像デ−タのデ−タ値が“１、
１、１、１”の場合は階調レベルＫＦを示す信号を出力
線ｋＦに出力し、画像デ−タのデ−タ値が“１、１、
１、０”の場合は階調レベルＫＥを示す信号を出力線ｋ
Ｅに出力し、以下同様に、画像デ−タが“０、０、０、
１”の場合は階調レベルＫ１を示すｋ１に、画像デ−タ
が“０、０、０、０”の場合は階調レベルＫ０を示すｋ
０にそれぞれ信号を出力する。そして、デコ−ダ１０の
出力によって、点滅デ−タ発生手段１のレジスタ１００
〜１１４のいずれかが選択される。
の４ビットの画像デ−タに基づき１６段階の階調レベル
ＫＦ〜Ｋ０に対応する信号を出力線ｋＦ〜ｋ０のいずれ
かに出力する。例えば、画像デ−タのデ−タ値が“１、
１、１、１”の場合は階調レベルＫＦを示す信号を出力
線ｋＦに出力し、画像デ−タのデ−タ値が“１、１、
１、０”の場合は階調レベルＫＥを示す信号を出力線ｋ
Ｅに出力し、以下同様に、画像デ−タが“０、０、０、
１”の場合は階調レベルＫ１を示すｋ１に、画像デ−タ
が“０、０、０、０”の場合は階調レベルＫ０を示すｋ
０にそれぞれ信号を出力する。そして、デコ−ダ１０の
出力によって、点滅デ−タ発生手段１のレジスタ１００
〜１１４のいずれかが選択される。
【００２１】点滅デ−タ配列手段３は、点滅デ−タ発生
手段１の各レジスタ１００〜１１４に書き込まれている
図３に示す点滅デ−タの各デ−タ値（“１”または
“０”）を図示しない表示部上のどの画素群（Ｐ００〜
Ｐ３３）に割り当てて点滅させるかを決めるものであ
り、垂直同期信号が入力される４ビットカウンタ（以
下、垂直同期カウンタという）１１、水平同期信号が入
力される２ビットカウンタ（以下、水平同期カウンタと
いう）１２、クロックパルスが入力される２ビットカウ
ンタ（以下、クロックカウンタという）１３、切り替え
回路１４、加算器１５、デコ−ダ１６とから構成されて
いる。そして、図示しないタイミング回路からの垂直同
期信号ＦＲＭと水平同期信号ＬＯＡＤとクロックパルス
ＣＰがそれぞれ垂直同期カウンタ１１、水平同期カウン
タ１２、クロックカウンタ１３に入力される。そして、
垂直同期カウンタ１１の出力Ｆ０〜Ｆ３は４ビット加算
器１５の一方の入力端子Ｐ０〜Ｐ３に入力さ、水平同期
カウンタ１２、クロックカウンタ１３の出力Ｌ０、Ｌ
１、Ｃ０、Ｃ１は切り替え回路１４を介して加算機１５
の他方の入力端子Ｑ０〜Ｑ３に入力される。この４ビッ
ト加算器１５では垂直同期カウンタ１１の出力に水平同
期カウンタ１２、クロックカウンタ１３の出力を加算す
る。
手段１の各レジスタ１００〜１１４に書き込まれている
図３に示す点滅デ−タの各デ−タ値（“１”または
“０”）を図示しない表示部上のどの画素群（Ｐ００〜
Ｐ３３）に割り当てて点滅させるかを決めるものであ
り、垂直同期信号が入力される４ビットカウンタ（以
下、垂直同期カウンタという）１１、水平同期信号が入
力される２ビットカウンタ（以下、水平同期カウンタと
いう）１２、クロックパルスが入力される２ビットカウ
ンタ（以下、クロックカウンタという）１３、切り替え
回路１４、加算器１５、デコ−ダ１６とから構成されて
いる。そして、図示しないタイミング回路からの垂直同
期信号ＦＲＭと水平同期信号ＬＯＡＤとクロックパルス
ＣＰがそれぞれ垂直同期カウンタ１１、水平同期カウン
タ１２、クロックカウンタ１３に入力される。そして、
垂直同期カウンタ１１の出力Ｆ０〜Ｆ３は４ビット加算
器１５の一方の入力端子Ｐ０〜Ｐ３に入力さ、水平同期
カウンタ１２、クロックカウンタ１３の出力Ｌ０、Ｌ
１、Ｃ０、Ｃ１は切り替え回路１４を介して加算機１５
の他方の入力端子Ｑ０〜Ｑ３に入力される。この４ビッ
ト加算器１５では垂直同期カウンタ１１の出力に水平同
期カウンタ１２、クロックカウンタ１３の出力を加算す
る。
【００２２】加算器１５は一方の入力端子Ｐ０〜Ｐ３に
入力されたデ−タ値に、他方の入力端子Ｑ０〜Ｑ３に入
力されたデ−タ値がそれぞれ対応して加算され、出力Ｓ
０〜Ｓ３を得るが、切り替え回路１４は垂直同期カウン
タ１１の出力に水平同期カウンタ１２、クロックカウン
タ１３の出力を加算する場合の組み合わせを変えるため
のものである。
入力されたデ−タ値に、他方の入力端子Ｑ０〜Ｑ３に入
力されたデ−タ値がそれぞれ対応して加算され、出力Ｓ
０〜Ｓ３を得るが、切り替え回路１４は垂直同期カウン
タ１１の出力に水平同期カウンタ１２、クロックカウン
タ１３の出力を加算する場合の組み合わせを変えるため
のものである。
【００２３】この実施の形態での加算の方法は、垂直同
期カウンタ１１の出力Ｆ０、Ｆ１、Ｆ２、Ｆ３に水平同
期カウンタ１２の出力Ｌ０、クロックカウンタ１３の出
力Ｃ１、水平同期カウンタ１２の出力Ｌ１、クロックカ
ウンタ１３の出力Ｃ０をそれぞれ加算するようにしてい
る。そして、４ビット加算器１５の出力としてＳ３＝Ｆ
３＋Ｌ０、Ｓ２＝Ｆ２＋Ｃ１、Ｓ１＝Ｆ１＋Ｌ１、Ｓ０
＝Ｆ０＋Ｃ０を求めるようにしている。従って、４ビッ
ト加算器１５からの４ビットの出力デ−タ値は図示しな
いタイミング回路からの垂直同期信号ＦＲＭ，水平同期
信号ＬＯＡＤ、クロックパルスの組み合わせによってラ
ンダムなパタ−ンとなって表れる。なお、水平同期カウ
ンタ１２、クロックカウンタ１３の出力Ｌ０、Ｌ１、Ｃ
０、Ｃ１と４ビット加算器１５の入力端子Ｑ０〜Ｑ３と
の接続は切り替え回路１４で容易に変更することができ
る。そして、この接続を変更した場合は４ビット加算器
１５の出力デ−タ値は異なったパタ−ンとなって表れ
る。
期カウンタ１１の出力Ｆ０、Ｆ１、Ｆ２、Ｆ３に水平同
期カウンタ１２の出力Ｌ０、クロックカウンタ１３の出
力Ｃ１、水平同期カウンタ１２の出力Ｌ１、クロックカ
ウンタ１３の出力Ｃ０をそれぞれ加算するようにしてい
る。そして、４ビット加算器１５の出力としてＳ３＝Ｆ
３＋Ｌ０、Ｓ２＝Ｆ２＋Ｃ１、Ｓ１＝Ｆ１＋Ｌ１、Ｓ０
＝Ｆ０＋Ｃ０を求めるようにしている。従って、４ビッ
ト加算器１５からの４ビットの出力デ−タ値は図示しな
いタイミング回路からの垂直同期信号ＦＲＭ，水平同期
信号ＬＯＡＤ、クロックパルスの組み合わせによってラ
ンダムなパタ−ンとなって表れる。なお、水平同期カウ
ンタ１２、クロックカウンタ１３の出力Ｌ０、Ｌ１、Ｃ
０、Ｃ１と４ビット加算器１５の入力端子Ｑ０〜Ｑ３と
の接続は切り替え回路１４で容易に変更することができ
る。そして、この接続を変更した場合は４ビット加算器
１５の出力デ−タ値は異なったパタ−ンとなって表れ
る。
【００２４】加算器１５の出力はデコ−ダ１６に入力さ
れ、図６に示すように１６のデコ−ド出力０〜Ｆが得ら
れる。このデコ−ド出力０〜Ｆは、クロックパルスＣＰ
の入力に同期していずれかに出力され、点滅デ−タ発生
手段１のレジスタ１００〜１１５に書き込まれた点滅デ
−タのビットＮＯ．を指定するようになっている。ここ
で、垂直同期信号を４ビットの垂直同期カウンタ１１に
入力する理由は１６フレ−ムで１６階調を表す１画面を
構成するためであり、例えば、第一フレ−ムＦ０の場合
は垂直同期カウンタ１１の出力は“０、０、０、０”で
あり、このときの水平同期カウンタ１２、クロックカウ
ンタ１３の出力との加算値はクロックパルスＣＰの入力
に同期して図７に示すデ−タとして現れる。このデ−タ
はデコ−ダ１６に入力され、デコ−ダ１６の出力には図
６に従って、クロックパルスＣＰに同期して順に０、
２、８、Ａ、４、６、Ｃ、Ｅ、１、３、９、Ｂ、５、
７、Ｄ、Ｆ、に出力が表れる。フレ−ムが変わればこの
順序が異なってくる。
れ、図６に示すように１６のデコ−ド出力０〜Ｆが得ら
れる。このデコ−ド出力０〜Ｆは、クロックパルスＣＰ
の入力に同期していずれかに出力され、点滅デ−タ発生
手段１のレジスタ１００〜１１５に書き込まれた点滅デ
−タのビットＮＯ．を指定するようになっている。ここ
で、垂直同期信号を４ビットの垂直同期カウンタ１１に
入力する理由は１６フレ−ムで１６階調を表す１画面を
構成するためであり、例えば、第一フレ−ムＦ０の場合
は垂直同期カウンタ１１の出力は“０、０、０、０”で
あり、このときの水平同期カウンタ１２、クロックカウ
ンタ１３の出力との加算値はクロックパルスＣＰの入力
に同期して図７に示すデ−タとして現れる。このデ−タ
はデコ−ダ１６に入力され、デコ−ダ１６の出力には図
６に従って、クロックパルスＣＰに同期して順に０、
２、８、Ａ、４、６、Ｃ、Ｅ、１、３、９、Ｂ、５、
７、Ｄ、Ｆ、に出力が表れる。フレ−ムが変わればこの
順序が異なってくる。
【００２５】このデコ−ダ１６の出力は点滅デ−タ発生
手段１のレジスタ１００〜１１４に書き込まれている点
滅デ−タのビットＮＯ．を指定するものであり、点滅デ
−タ選択部２によって選択されたレジスタに書き込まれ
ている点滅デ−タがクロックパルスＣＰに同期して上記
のデコ−ダ１６の出力順に読み出され、ＯＲ回路４、シ
フトパラレルレジスタ５を経て図示しない表示部に送ら
れ、１６画素からなる１グル−プの画素群Ｐ００〜Ｐ３
３を順に点滅するようになっている。第二のフレ−ム以
下でも同様な動作を繰り返すがデコ−ダ１６から出力さ
れるビットＮＯ．の順序はフレ−ム毎に異なりフリッカ
を防止するようにしている。
手段１のレジスタ１００〜１１４に書き込まれている点
滅デ−タのビットＮＯ．を指定するものであり、点滅デ
−タ選択部２によって選択されたレジスタに書き込まれ
ている点滅デ−タがクロックパルスＣＰに同期して上記
のデコ−ダ１６の出力順に読み出され、ＯＲ回路４、シ
フトパラレルレジスタ５を経て図示しない表示部に送ら
れ、１６画素からなる１グル−プの画素群Ｐ００〜Ｐ３
３を順に点滅するようになっている。第二のフレ−ム以
下でも同様な動作を繰り返すがデコ−ダ１６から出力さ
れるビットＮＯ．の順序はフレ−ム毎に異なりフリッカ
を防止するようにしている。
【００２６】この様子を示したのが図８であり、１６の
フレ−ムＦ０〜ＦＦの各々で画素群Ｐ００〜Ｐ３３に割
り当てられる点滅デ−タのビットＮＯ．が異なっている
ことがわかる。さらに、図９は４＊４＝１６画素の１グ
ル−プの画素群Ｐ００〜Ｐ３３の点滅状況を階調レベル
Ｋ３についてフレ−ム毎に示したものである。階調レベ
ルＫ３に対応する点滅デ−タはこの実施の形態では図３
の階調レベルＫ３に示すように、ビットＮＯ．順に
“１、０、０、０、１、０、０、０、１、０、０、０、
１、０、０、０”となっており、この点滅デ−タは図１
の点滅デ−タ格納部１のレジスタ１１２に書き込まれて
いる。そして、第１フレ−ムＦ０ではこの点滅デ−タを
０、２、８、Ａ、４、６、Ｃ、Ｅ、１、３、９、Ｂ、
５、７、Ｄ、ＦのビットＮＯ．順に読み出し、そして、
画素群Ｐ００〜Ｐ３３に順に割り当てるようにしてい
る。その結果、図９のＦ０に示すように画素群Ｐ００、
Ｐ０２、Ｐ１０、Ｐ１２が点灯する。ここでデ−タ値
“１”は点灯、デ−タ値“０”は非点灯である。以下、
同様に第２フレ−ムＦ１〜第１６フレ−ムＦＦの各々の
画素群について点滅状態を示す。
フレ−ムＦ０〜ＦＦの各々で画素群Ｐ００〜Ｐ３３に割
り当てられる点滅デ−タのビットＮＯ．が異なっている
ことがわかる。さらに、図９は４＊４＝１６画素の１グ
ル−プの画素群Ｐ００〜Ｐ３３の点滅状況を階調レベル
Ｋ３についてフレ−ム毎に示したものである。階調レベ
ルＫ３に対応する点滅デ−タはこの実施の形態では図３
の階調レベルＫ３に示すように、ビットＮＯ．順に
“１、０、０、０、１、０、０、０、１、０、０、０、
１、０、０、０”となっており、この点滅デ−タは図１
の点滅デ−タ格納部１のレジスタ１１２に書き込まれて
いる。そして、第１フレ−ムＦ０ではこの点滅デ−タを
０、２、８、Ａ、４、６、Ｃ、Ｅ、１、３、９、Ｂ、
５、７、Ｄ、ＦのビットＮＯ．順に読み出し、そして、
画素群Ｐ００〜Ｐ３３に順に割り当てるようにしてい
る。その結果、図９のＦ０に示すように画素群Ｐ００、
Ｐ０２、Ｐ１０、Ｐ１２が点灯する。ここでデ−タ値
“１”は点灯、デ−タ値“０”は非点灯である。以下、
同様に第２フレ−ムＦ１〜第１６フレ−ムＦＦの各々の
画素群について点滅状態を示す。
【００２７】そして、例えば、階調レベルＫ３に於いて
フリッカが発生した場合に、点滅デ−タ配列手段３の切
り替え回路１４によって２ビットカウンタ１２、１３の
出力Ｌ０、Ｌ１、Ｃ０、Ｃ１と加算器１５の入力端子Ｑ
０〜Ｑ３との接続を変更すればデコ−ダ１６からのビッ
トＮＯ．の出力順序が変わり、画素群Ｐ００〜Ｐ３３に
割り当てられる点滅デ−タのデ−タ値（“１”または
“０”）の位置が変わる。これによって、フリッカの少
ない表示状態を探すことができる。
フリッカが発生した場合に、点滅デ−タ配列手段３の切
り替え回路１４によって２ビットカウンタ１２、１３の
出力Ｌ０、Ｌ１、Ｃ０、Ｃ１と加算器１５の入力端子Ｑ
０〜Ｑ３との接続を変更すればデコ−ダ１６からのビッ
トＮＯ．の出力順序が変わり、画素群Ｐ００〜Ｐ３３に
割り当てられる点滅デ−タのデ−タ値（“１”または
“０”）の位置が変わる。これによって、フリッカの少
ない表示状態を探すことができる。
【００２８】また同様に、フリッカが発生した場合に、
ＣＰＵ６に点滅デ−タの書き換えを命令し新しく書き換
えられた点滅デ−タを点滅デ−タ発生手段１のレジスタ
１００〜１１４に書き込む。この結果、レジスタ１００
〜１１４に書き込まれた新しい点滅デ−タはビットＮ
Ｏ．に対してデ−タ値が異なり、画素群Ｐ００〜Ｐ３３
に割り当てられる点滅デ−タのデ−タ値の位置が変わ
る。これによって、フリッカの少ない表示状態にするこ
とができる。
ＣＰＵ６に点滅デ−タの書き換えを命令し新しく書き換
えられた点滅デ−タを点滅デ−タ発生手段１のレジスタ
１００〜１１４に書き込む。この結果、レジスタ１００
〜１１４に書き込まれた新しい点滅デ−タはビットＮ
Ｏ．に対してデ−タ値が異なり、画素群Ｐ００〜Ｐ３３
に割り当てられる点滅デ−タのデ−タ値の位置が変わ
る。これによって、フリッカの少ない表示状態にするこ
とができる。
【００２９】以上までの説明では黒白の１６階調を表示
する場合について述べたが、カラ−液晶表示装置をＲ
（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（白）の４色で代表し
て表示する場合は、本発明の階調表示制御装置の構成は
より簡素になる。この場合、階調レベルＫ１〜Ｋ８の点
滅デ−タによってＲが表現され、階調レベルＫ９〜ＫＥ
の点滅デ−タでＢが表現され、階調レベルＫＦの点滅デ
−タによってＧが表現されることが実験的に確かめられ
ている。従って、図３に示す階調レベルＫ０〜ＫＦの中
から代表的にＫ０、Ｋ５、ＫＣ、ＫＦを選び、点滅デ−
タ発生手段１のレジスタを３個で構成し、階調レベルＫ
５、ＫＣ、ＫＦの点滅デ−タをこの３個のレジスタに書
き込んでおけばよい。また、４色表示に対応して図示し
ないビデオメモリに格納される画像デ−タは２ビットと
なり、さらに、ビット数の減少に応じて階調選択手段２
の構成は簡単にすることができる。
する場合について述べたが、カラ−液晶表示装置をＲ
（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（白）の４色で代表し
て表示する場合は、本発明の階調表示制御装置の構成は
より簡素になる。この場合、階調レベルＫ１〜Ｋ８の点
滅デ−タによってＲが表現され、階調レベルＫ９〜ＫＥ
の点滅デ−タでＢが表現され、階調レベルＫＦの点滅デ
−タによってＧが表現されることが実験的に確かめられ
ている。従って、図３に示す階調レベルＫ０〜ＫＦの中
から代表的にＫ０、Ｋ５、ＫＣ、ＫＦを選び、点滅デ−
タ発生手段１のレジスタを３個で構成し、階調レベルＫ
５、ＫＣ、ＫＦの点滅デ−タをこの３個のレジスタに書
き込んでおけばよい。また、４色表示に対応して図示し
ないビデオメモリに格納される画像デ−タは２ビットと
なり、さらに、ビット数の減少に応じて階調選択手段２
の構成は簡単にすることができる。
【００３０】そして、Ｒ、Ｇ、Ｂ、Ｗの４色選択で表示
した場合は、フリッカの有無は色によって容易に確認出
来る。従ってフリッカが発生した階調レベルの特定も容
易となり、図４のフロ−チャ−トのＳＴＥＰ１〜ＳＴＥ
Ｐ４ではフリッカの発生した特定の階調レベルの点滅デ
−ダのみを書き換えればよく、書き換えの処理が簡単に
なる。
した場合は、フリッカの有無は色によって容易に確認出
来る。従ってフリッカが発生した階調レベルの特定も容
易となり、図４のフロ−チャ−トのＳＴＥＰ１〜ＳＴＥ
Ｐ４ではフリッカの発生した特定の階調レベルの点滅デ
−ダのみを書き換えればよく、書き換えの処理が簡単に
なる。
【００３１】
【発明の効果】以上のように、本発明による階調表示制
御装置は、点滅デ−タ発生手段に書き込まれた点滅デ−
タを書き換え可能としたので、表示部の画素にフリッカ
が発生した場合に書き換えられた新しい点滅デ−タによ
って表示部の画素を点滅する事が出来フリッカの軽減が
可能となる。
御装置は、点滅デ−タ発生手段に書き込まれた点滅デ−
タを書き換え可能としたので、表示部の画素にフリッカ
が発生した場合に書き換えられた新しい点滅デ−タによ
って表示部の画素を点滅する事が出来フリッカの軽減が
可能となる。
【００３２】また、前記点滅デ−タ配列手段は垂直同期
カウンタと、水平同期カウンタと、クロックカウンタ
と、加算器と、デコ−ダとを用いて点滅デ−タ発生手段
に書き込まれた点滅デ−タを配列するようにしたので、
ランダムに配列することができ、フリッカの発生がし難
い表示が可能となる。
カウンタと、水平同期カウンタと、クロックカウンタ
と、加算器と、デコ−ダとを用いて点滅デ−タ発生手段
に書き込まれた点滅デ−タを配列するようにしたので、
ランダムに配列することができ、フリッカの発生がし難
い表示が可能となる。
【００３３】さらに、垂直同期カウンタの出力に水平同
期カウンタの出力およびクロックカウンタの出力を加算
する加算順序を可変にしたのでフリッカが発生しても加
算順序を変えることでフリッカの軽減が可能となる。
期カウンタの出力およびクロックカウンタの出力を加算
する加算順序を可変にしたのでフリッカが発生しても加
算順序を変えることでフリッカの軽減が可能となる。
【００３４】さらにまた、水平同期カウンタおよびクロ
ックカウンタと加算器との間に切り換え回路を設けたの
で、この切り替え回路で簡単に加算順序を変更する事が
できる。
ックカウンタと加算器との間に切り換え回路を設けたの
で、この切り替え回路で簡単に加算順序を変更する事が
できる。
【図１】本発明の階調表示制御装置の主要部のブロック
図である。
図である。
【図２】本発明における点滅デ−タの格納状態を説明す
るブロック図である。
るブロック図である。
【図３】本発明における点滅デ−タの説明図である。
【図４】本発明における点滅デ−タの書き換えの流れの
説明図である。
説明図である。
【図５】本発明におけるデコ−ダの説明図である。
【図６】本発明におけるデコ−ダの説明図である。
【図７】本発明における加算器の動作説明図である。
【図８】本発明におけるフレ−ム毎の点滅デ−タの配列
状況を説明する図である。
状況を説明する図である。
【図９】本発明におけるフレ−ム毎の点滅デ−タの配列
状況を説明する図である。
状況を説明する図である。
【図１０】表示部の画素群の説明図である。
【図１１】従来のフレ−ム毎の点滅デ−タの配列状況の
説明図である。
説明図である。
【図１２】従来のフレ−ム毎の点滅デ−タの配列状況の
説明図である。
説明図である。
【図１３】従来のフレ−ム毎の点滅デ−タの配列状況の
説明図である。
説明図である。
【図１４】従来のフレ−ム毎の点滅デ−タの配列状況の
説明図である。
説明図である。
１ 点滅デ−タ発生手段 ２ 階調選択手段 ３ 点滅デ−タ配列手段 ４ ＯＲ回路 ５ シフトパラレルレジスタ ６ ＣＰＵ ７ ＲＡＭ ８ バファレジスタ ９ シフトレジスタ １０．１６ デコ−ダ １１ ４ビットカウンタ １２．１３ ２ビットカウンタ １４ 切り替え回路 １５ 加算器 １００．〜１１５ レジスタ Ｐ００．〜Ｐ３３ 画素群
Claims (4)
- 【請求項１】 階調レベルに対応して表示部の画素群を
点滅させる点滅デ−タを格納した点滅デ−タ格納手段
と、前記点滅デ−タ格納手段に格納された点滅デ−タを
書き込むとともに書き込まれた前記点滅デ−タを所定の
配列で表示部に出力する点滅デ−タ発生手段と、前記点
滅デ−タ発生手段に書き込まれた前記点滅デ−タを前記
画素群に配列する順序を決める点滅デ−タ配列手段とか
らなり、前記点滅デ−タ発生手段に書き込まれた前記点
滅デ−タを書き換え可能としたことを特徴とする階調表
示制御装置。 - 【請求項２】 前記点滅デ−タ配列手段は垂直同期カウ
ンタと、水平同期カウンタと、クロックカウンタと、前
記垂直同期カウンタの出力に前記水平同期カウンタの出
力および前記クロックカウンタの出力を加算する加算器
と、前記加算器の出力によって前記点滅デ−タ発生手段
に書き込まれた前記点滅デ−タをランダムに配列するデ
コ−ダとからなることを特徴とする請求項１記載の階調
表示制御装置。 - 【請求項３】 前記垂直同期カウンタの出力に前記水平
同期カウンタの出力および前記クロックカウンタの出力
を加算する加算順序を可変にしたことを特徴とする請求
項２記載の階調表示制御装置。 - 【請求項４】 前記水平同期カウンタおよび前記クロッ
クカウンタと前記加算器との間に切り換え回路を設け、
前記切り替え回路で前記加算順序を可変にしたことを特
徴とする請求項３記載の階調表示制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8253837A JPH1078768A (ja) | 1996-09-04 | 1996-09-04 | 階調表示制御装置 |
| US08/916,852 US6121952A (en) | 1996-09-04 | 1997-08-22 | Gray scale display control device |
| TW086112257A TW334555B (en) | 1996-09-04 | 1997-08-26 | Gradation display control device |
| KR1019970045744A KR100263578B1 (ko) | 1996-09-04 | 1997-09-04 | 계조표시제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8253837A JPH1078768A (ja) | 1996-09-04 | 1996-09-04 | 階調表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1078768A true JPH1078768A (ja) | 1998-03-24 |
Family
ID=17256830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8253837A Pending JPH1078768A (ja) | 1996-09-04 | 1996-09-04 | 階調表示制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6121952A (ja) |
| JP (1) | JPH1078768A (ja) |
| KR (1) | KR100263578B1 (ja) |
| TW (1) | TW334555B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4797129B2 (ja) * | 2000-06-16 | 2011-10-19 | 株式会社 日立ディスプレイズ | アクティブマトリクス型表示装置 |
| US6795068B1 (en) * | 2000-07-21 | 2004-09-21 | Sony Computer Entertainment Inc. | Prop input device and method for mapping an object from a two-dimensional camera image to a three-dimensional space for controlling action in a game program |
| JP2003084736A (ja) * | 2001-06-25 | 2003-03-19 | Nec Corp | 液晶表示装置 |
| AU2003253164A1 (en) * | 2002-09-16 | 2004-04-30 | Koninklijke Philips Electronics N.V. | Active matrix display with variable duty cycle |
| WO2005039167A2 (en) * | 2003-10-17 | 2005-04-28 | Leapfrog Enterprises, Inc. | Frame rate control systems and methods |
| US8022909B2 (en) * | 2004-12-08 | 2011-09-20 | Via Technologies, Inc. | System, method, and apparatus for generating grayscales in an LCD panel |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153568A (en) * | 1988-07-21 | 1992-10-06 | Proxima Corporation | Liquid crystal display panel system and method of using same |
| US5185602A (en) * | 1989-04-10 | 1993-02-09 | Cirrus Logic, Inc. | Method and apparatus for producing perception of high quality grayscale shading on digitally commanded displays |
| US5298915A (en) * | 1989-04-10 | 1994-03-29 | Cirrus Logic, Inc. | System and method for producing a palette of many colors on a display screen having digitally-commanded pixels |
-
1996
- 1996-09-04 JP JP8253837A patent/JPH1078768A/ja active Pending
-
1997
- 1997-08-22 US US08/916,852 patent/US6121952A/en not_active Expired - Fee Related
- 1997-08-26 TW TW086112257A patent/TW334555B/zh active
- 1997-09-04 KR KR1019970045744A patent/KR100263578B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980024334A (ko) | 1998-07-06 |
| TW334555B (en) | 1998-06-21 |
| US6121952A (en) | 2000-09-19 |
| KR100263578B1 (ko) | 2000-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2853998B2 (ja) | 表示装置、および表示装置の動作方法 | |
| US6175355B1 (en) | Dispersion-based technique for modulating pixels of a digital display panel | |
| JP2667204B2 (ja) | 階調表示装置 | |
| JP2769345B2 (ja) | 表示制御装置 | |
| US20010045924A1 (en) | Method and apparatus for driving a plasma display panel | |
| JPH1078768A (ja) | 階調表示制御装置 | |
| JP2804686B2 (ja) | 画像情報処理方法及び画像情報処理装置 | |
| US7429968B2 (en) | Method for driving an image displaying apparatus | |
| JPH09258688A (ja) | ディスプレイ装置 | |
| JP4008178B2 (ja) | 階調表示方法 | |
| KR930005377B1 (ko) | 액정 표시장치 및 방법 | |
| JP3631471B2 (ja) | 液晶表示制御装置 | |
| JP4592880B2 (ja) | 立体視用画像生成装置、立体視映像表示装置、及び立体視用画像生成方法 | |
| JPH10116055A (ja) | 表示装置 | |
| US6081252A (en) | Dispersion-based technique for performing spacial dithering for a digital display system | |
| JP2003076341A (ja) | シーケンシャル・カラー・ディスプレイ装置 | |
| JPH0281091A (ja) | 階調表示制御回路 | |
| JP3172450B2 (ja) | 画像情報処理装置 | |
| JPH06161400A (ja) | 階調表示方式 | |
| JPH10254385A (ja) | Ｌｅｄドットマトリクス表示装置及びその階調表示方法 | |
| JPH06110427A (ja) | 画像情報処理方法及び画像情報処理装置 | |
| JP2001343934A (ja) | 階調表現可能な表示装置及び表示方法 | |
| JP3234422B2 (ja) | 疑似階調処理装置 | |
| JP2002091375A (ja) | プラズマディスプレイパネルの階調表示処理方法 | |
| JP2000148070A (ja) | 階調表示方法および階調表示装置 |