JP3631471B2 - 液晶表示制御装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示制御装置に関する。
【０００２】
【従来の技術】
単独画素では２値表示（オン状態の表示とオフ状態の表示）しかできないマトリクス型の液晶表示パネル（ＬＣＤパネル）において階調表示を行う方法として、フレーム変調方式の階調表示方法が知られている。このフレーム変調方式では、時間軸方向でオン表示とオフ表示を組み合わせることで、擬似的に階調表示を可能としている。例えば、１６階調の画像を表示する場合には、１６フレームを１周期とし、階調レベルに応じてオン状態及びオフ状態のフレームを規定することで、１６フレームの平均値として所望の階調が得られる。
【０００３】
このように、フレーム変調方式では、複数のフレームを１周期として表示を行うため、階調レベル数が増加すると、フリッカー等が目立ちやすくなり、表示品質が悪化する。そのため、例えば１６階調の画像を表示する場合には、水平方向４画素、垂直方向４画素の合計４×４＝１６画素を用いて表示パターンを作成し、表示品質の悪化を抑制するようにしている。
【０００４】
ここで、上述したような表示パターンを記憶するために必要な記憶容量について考える。１６階調の画像を表示する場合には、各階調レベル毎に１６画素で構成された表示パターンを１６フレーム分用いる必要がある。したがって、１６（表示パターンの画素数）×１６（フレーム数）×１６（階調レベル数）＝４０９６ビット分の記憶容量が必要となる。メモリを内蔵したマイクロコンピュータによって表示制御を行う場合、内蔵されるメモリの容量が少ないため、表示パターンを記憶するための容量をできるだけ少なくすることが好ましい。
【０００５】
また、フレーム変調方式では、各階調レベルにおける表示パターンについて必ずしも最適化されているとは言えず、そのために表示品質が悪化するという問題もあった。
【０００６】
【発明が解決しようとする課題】
このように、従来は、表示パターンを記憶するための容量が多くなるといった問題があった。
【０００７】
本発明は、上記従来の課題に対してなされたものであり、表示パターンを記憶するための容量を低減することが可能な液晶表示制御装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明に係る液晶表示制御装置は、オン状態の画素とオフ状態の画素を複数のフレーム及び複数の画素に分散させることで、液晶表示パネル上に総階調レベル数がＮの画像を表示するように構成された液晶表示制御装置であって、複数の基本画素それぞれにオン状態及びオフ状態の一方を設定した２値表示パターンを、複数の基本フレームそれぞれについて設定することで得られたパターン情報を、階調レベル毎に記憶した記憶部と、前記記憶部に記憶されたパターン情報のなかから、指定された階調レベルに対応したパターン情報を選択する選択部と、を備え、前記基本フレームの数及び前記基本画素の数は対応する階調レベルに応じて決められており、各階調レベルについて前記基本フレームの数と前記基本画素の数は等しいことを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【００１１】
（実施形態１）
以下、単独画素では２値表示しかできないマトリクス型の液晶表示パネルに、１６階調の画像を表示する場合を想定して説明する。なお、１６階調の画像を表示する場合、すべての画素がオフ状態である場合（第０階調レベル）からすべての画素がオン状態である場合（第１６階調レベル）まで合計１７の階調レベルが存在し得るが、第１５階調レベル（１５の画素がオン状態である場合）は用いず、階調レベルの合計数が１６になるようにしている。
【００１２】
図１は、本実施形態に係る液晶表示制御装置の構成例を示したブロック図である。本液晶表示制御装置は、制御部１１、各階調レベルの２値表示パターン（以下、単に表示パターンと言う場合もある）が記憶された記憶部（ルックアップテーブル）１２、指示された階調レベルに応じたパターン情報（表示パターンの集合）を選択する選択部１３によって構成されており、これらの構成要素は単一のＩＣチップに内蔵されている。
【００１３】
本実施形態では、表示パターンを構成するための画素（基本画素）の数を階調レベルに応じて変えている。また、表示パターンの数（基本フレームの数）も階調レベルに応じて変えている。例えば、基本画素数が４の場合、基本フレームの繰り返し周期も４となるため、基本フレーム数も４となる。具体的には、図２に示すように、第１、第３、第５、第７、第９、第１１及び第１３階調レベル（以下、第１タイプという）については（図２（ａ）参照）、４×４＝１６画素で基本画素群を構成し、基本フレームの数を１６としている。また、第２、第６、第１０及び第１４階調レベル（以下、第２タイプという）については（図２（ｂ）参照）、４×２＝８画素で基本画素群を構成し、基本フレームの数を８としている。また、第４及び第１２階調レベル（以下、第３タイプという）については（図２（ｃ）参照）、２×２＝４画素で基本画素群を構成し、基本フレームの数を４としている。さらに、第８階調レベル（以下、第４タイプという）については（図２（ｄ）参照）、２×１＝２画素で基本画素群を構成し、基本フレームの数を２としている。なお、図２において、各画素内に示した（ｉ，ｊ）は、基本画素群におけるＸ方向及びＹ方向の画素位置である。
【００１４】
図３は、上述した第１〜第４タイプにおける各基本画素群の配置を示したものである。図３（ａ）は第１タイプについて、図３（ｂ）は第２タイプについて、図３（ｃ）は第３タイプについて、図３（ｄ）は第４タイプについて、それぞれ示している。
【００１５】
図４は、一例として、第７階調レベルについて設定される各基本フレームの表示パターンを示したものである。図４に示すように、各基本フレームいずれも７個の画素がオン状態となっている。また、基本画素群に含まれるいずれの画素も、１６フレームのうち７フレームでオン状態となっている。
【００１６】
ここで、上述したような手法を採用した場合の総記憶容量について考える。第１タイプについては、１６（表示パターンの画素数）×１６（フレーム数）×７（階調レベル数）＝１７９２ビット分の記憶容量となる。第２タイプについては、８（表示パターンの画素数）×８（フレーム数）×４（階調レベル数）＝２５６ビット分の記憶容量となる。第３タイプについては、４（表示パターンの画素数）×４（フレーム数）×２（階調レベル数）＝３２ビット分の記憶容量となる。第４タイプについては、２（表示パターンの画素数）×２（フレーム数）×１（階調レベル数）＝４ビット分の記憶容量となる。したがって、記憶容量の合計は、１７９２＋２５６＋３２＋４＝２０８４ビットとなり、従来の記憶容量（４０９６ビット）の半分近くに低減される。
【００１７】
また、第８階調レベルを中心にして、（８−ｃ）で表される階調レベルと（８＋ｃ）で表される階調レベルとの間では、パターン情報を共通化することが可能である。すなわち、第（８−ｃ）階調レベルの各表示パターンは、第（８＋ｃ）階調レベルの対応する表示パターンを反転させる（オン表示画素をオフ表示画素に、オフ表示画素をオン表示画素にする）ことで得ることが可能である。したがって、パターン情報を共通化することで、記憶容量をさらに低減することも可能である。具体的には、第１タイプについては、第７と第９階調レベル、第５と第１１階調レベル、第３と第１３階調レベルをそれぞれ共通化することで、１０２４ビット分の記憶容量となる。また、第２タイプについては、第６と第１０階調レベル、第２と第１４階調レベルをそれぞれ共通化することで、１２８ビット分の記憶容量となる。第３タイプについては、第４と第１２階調レベルを共通化することで、１６ビット分の記憶容量となる。したがって、記憶容量の合計は、１０２４＋１２８＋１６＋４＝１１７２ビットとなり、記憶容量が大幅に低減される。
【００１８】
図５は、本実施形態に係る液晶表示制御装置の具体的な構成及び動作を説明するための図である。
【００１９】
２１ａ〜２１ｄは表示パターンを記憶する記憶部（ルックアップテーブル）に対応するものであり、２１ａは第１、第３、第５、第７、第９、第１１及び第１３階調レベル（第１タイプ）の表示パターンを記憶する部分、２１ｂは第２、第６、第１０及び第１４階調レベル（第２タイプ）を記憶する部分、２１ｃは第４及び第１２階調レベル（第３タイプ）を記憶する部分、第８階調レベル（第４タイプ）を記憶する部分である。２２は選択部に対応し、記憶部２１ａ〜２１ｄからの表示パターンを選択するものである。２３ａ〜２３ｃは演算部、２４はカウンタである。
【００２０】
４ビットのカウンタ２４には、フレームパルスが入力され、４ビットのカウント値ｋ［３：０］が出力される。
【００２１】
演算部２３ａには４ビットのカウント値ｋ［３：０］及び現画素のＹ座標値の下位２ビットを表すデータｊ［１：０］が入力し、演算部２３ａでの演算結果（４×ｋ＋ｊ）はアドレスデータとして記憶部２１ａに出力される。記憶部２１ａからは、指定されたアドレスに記憶されている４ビットデータが出力される。
【００２２】
演算部２３ｂにはカウント値の下位３ビットｋ［２：０］及びＹ座標値の下位１ビットｊ［０］が入力し、演算部２３ｂでの演算結果（２×ｋ［２：０］＋ｊ［０］）はアドレスデータとして記憶部２１ｂに出力される。記憶部２１ｂからは、指定されたアドレスに記憶されている４ビットデータが出力される。
【００２３】
演算部２３ｃにはカウント値の下位２ビットｋ［１：０］及びＹ座標値の下位１ビットｊ［０］が入力し、演算部２３ｃでの演算結果（２×ｋ［１：０］＋ｊ［０］）はアドレスデータとして記憶部２１ｃに出力される。記憶部２１ｃからは、指定されたアドレスに記憶されている２ビットデータが４ビットデータに変換されて出力される。
【００２４】
記憶部２１ｄには、アドレスデータとしてカウント値の下位１ビットｋ［０］が入力し、記憶部２１ｄからは、指定されたアドレスに記憶されている２ビットデータが４ビットデータに変換されて出力される。
【００２５】
上述した動作により、選択部２２には記憶部２１ａ〜２１ｄに記憶されている各階調レベルＬのデータが入力する。図５では、例えば第１タイプの第１階調レベルのデータはＴ１（ｆｏｒ Ｌ＝１）、第２タイプの第２階調レベルのデータはＴ２（ｆｏｒ Ｌ＝２）として示している。
【００２６】
また、選択部２２には、外部から３原色（Ｒ、Ｇ、Ｂ）の各階調レベルを表す４ビットデータ（Ｒの階調レベルＬ（Ｒ）、Ｇの階調レベルＬ（Ｇ）、Ｂの階調レベルＬ（Ｂ））が入力するとともに、現画素のＸ座標値の下位２ビットｉ［１：０］が入力する。これらのデータに基づき、選択部２２からは、各原色の１ビットの出力データ（Ｒｏｕｔ、Ｇｏｕｔ、Ｂｏｕｔ）が順次出力される。すなわち、階調レベルが第１タイプ〜第４タイプに属する場合（第１〜第１４階調の場合）には、記憶部２１ａ〜２１ｄからのデータのいずれか一つが選択され、Ｘ座標値の下位２ビットｉ［１：０］に応じて、選択されたデータが順次出力される。また、階調レベルが第０階調の場合にはオフ表示状態のデータ（論理値０）が、階調レベルが第１６階調の場合にはオン表示状態のデータ（論理値１）が、それぞれ出力されることになる。
【００２７】
以上のように、本実施形態によれば、階調レベルに応じて基本フレームの数及び基本画素の数を設定しているので、表示パターンを記憶するための容量を大幅に削減することができる。したがって、特にメモリを内蔵したマイクロコンピュータによって液晶表示パネルの表示制御を行う場合等、メモリ容量が少ない場合に効果的である。
【００２８】
なお、上述した実施形態では、総階調レベル数Ｎが１６（Ｎ＝１６）の画像を表示する場合を想定して説明したが、総階調レベル数Ｎは限定されるものではない。特に、（Ｎ／ａ）×ｂ（ただし、ａ及びＮ／ａは２以上の整数、ｂは０より大きくａより小さい整数）で表される階調レベルが存在する場合には、そのような階調レベルについては基本フレーム及び基本画素の数を共にａにできるため、記憶容量を効果的に低減することができる。また、総階調レベル数Ｎがｎ^２ （ただし、ｎは２以上の整数）で表される場合、基本画素群の構成をｎ×ｎ（Ｘ方向ｎ画素、Ｙ方向ｎ画素）にできるため、表示品質の劣化が少ない階調表示が得られる。ただし、ｎ^２ が奇数の場合には、総階調レベル数Ｎは、Ｎ＝ｎ^２ ＋１（ただし、ｎ^２ が奇数の場合）であることが好ましい。さらに、パターン情報を共通化する場合には、一般に、ｃを０より大きく＜Ｎ／２より小さい整数として、ｃで表される階調レベルとＮ−ｃで表される階調レベルとで、パターン情報を共通化することが好ましい。
【００２９】
（実施形態２）
次に、各階調レベルにおいて最適な表示パターンを得るための方法について説明する。なお、第１の実施形態で説明した事項と重複する事項については、説明は省略する。
【００３０】
図６は、第１、第３、第５、第７、第９、第１１及び第１３階調レベル（第１タイプ）について、基本画素群を配列した状態を示したものである。ある画素（中心画素、例えば図６の円内の画素（０，０））の輝度を考えると、中心画素の輝度は、中心画素自身の輝度の他に、さらに周囲の画素の輝度の影響が付加されたものとなる。画素（ｉ，ｊ）において、画素（ｉ，ｊ）自身の輝度をｇ１［ｊ］［ｉ］とし、周囲の画素の輝度の影響を付加した画素（ｉ，ｊ）の実際の輝度をｇ２［ｊ］［ｉ］とすると、ｇ２［ｊ］［ｉ］は以下のように表すことができる。
【００３１】

ただし、
Ｋｃ（ｒ２／ｒ１）＝（ｒ２／ｒ１）^ｒ （１．５≦ｒ≦２．５）
である。
【００３２】
ｒ１は点灯画素が球体であると仮定した場合の半径、ｒ２は点灯画素からの距離であり、ｒの値は理論的には２となる。また、Ｃ（ｉ）は、”ｉ ｍｏｄ ４” を意味するものであり、例えば Ｃ（１） ＝ Ｃ（５） ＝ Ｃ（−３） となる。また、”ｓｑｒｔ”は、スクエアルートを意味する。
【００３３】
また、ある画素のあるフレームでの輝度は、その前のフレームの影響も受ける。例えば、図７に示すように、ある画素が連続的に点灯すると、ある画素の輝度はしだいに上昇する。そこで、ある画素のあるフレームでの輝度をｇ１（ｊ，ｉ）とし、次のフレームでの輝度をｇ１（ｊ，ｉ）ｎｅｘｔとすると、
ｇ１（ｊ，ｉ）ｎｅｘｔ ＝ ｇ１（ｊ，ｉ）＊（１−Ｋｒ）＋Ｋｒ＊Ｐｓ（ｊ，ｉ） （式２）
と表すことができる。ただし、０．０５≦Ｋｒ≦０．２であり、一般的には、Ｋｒ＝０．１ である。また、Ｐｓ（ｊ，ｉ）は、画素が点灯している場合には１、点灯していない場合には０となる。
【００３４】
以下、上述した事項を考慮して、最適な表示パターンを得るための具体的な方法を、図８に示したフローチャートを参照して説明する。なお、ここでは、図４に示すような第７階調レベルの表示パターンを求める場合を例に説明する。
【００３５】
ステップＳ１では、初期設定を行う。すなわち、基本フレーム数＝１６、基本画素群の画素数＝１６、基本画素群における点灯画素数＝７を設定する。さらに、第１フレームの基本画素群において最初に点灯する画素を仮に設定する。ここでは、ｇ１（０，０）＝１ （点灯状態）、他の画素について ｇ１（ｊ，ｉ）＝０ （非点灯状態）とする。
【００３６】
ステップＳ２では、現在選択されている基本フレームの基本画素群のなかで、その時点における最も暗い画素を点灯画素として求める。まず、式１に基づき、現在の基本画素群に含まれる１６個全ての基本画素について、ｇ２（ｊ，ｉ） （ただし、０≦ｉ≦３、０≦ｊ≦３）の値を計算によって求める。続いて、それらのなかで最も暗い画素を（Ｊｍｉｎ， Ｉｍｉｎ）として決定する。
【００３７】
ステップＳ３では、ステップＳ２で求められた画素（Ｊｍｉｎ， Ｉｍｉｎ）を点灯した状態を設定する。そして、式２に基づき、
ｇ１（Ｊｍｉｎ， Ｉｍｉｎ）ｎｅｘｔ ＝ ｇ１（Ｊｍｉｎ， Ｉｍｉｎ）＋Ｋｒ＊Ｐｓ（Ｊｍｉｎ， Ｉｍｉｎ）
を設定する。
【００３８】
ステップＳ４では、ステップＳ２及びＳ３が所定回数（７回）実行されたか否かが判断される。すなわち、現在選択されている基本画素群について、７個の点灯画素が全て求められたか否かが判断される。点灯画素の全てについてはまだ求められていないと判断された場合には、ステップ２に戻って、次に点灯すべき画素を求める。７個の点灯画素が全て求められていると判断された場合には、ステップＳ５において、求められた７個の点灯画素のパターンを仮の表示パターンとして決定する。
【００３９】
ステップＳ６では、次の基本フレームの設定を行う。すなわち、式２に基づいて、
ｇ１（ｊ，ｉ）ｎｅｘｔ ＝ ｇ１（ｊ，ｉ）＊（１−Ｋｒ）
の値を基本画素群に含まれる１６個全ての基本画素について求める。
【００４０】
ステップＳ７では、すべての基本フレーム（１６個のフレーム）について、求められた仮の表示パターンが安定であるか否かが判断される。具体的には、各基本フレームについて、最後に決定された表示パターンとその前（１６フレーム前）に決定された表示パターンとを比較し、それらの誤差が一定値以下である場合には、１６フレーム全てについて表示パターン（仮の表示パターン）が安定であると見なす。ステップＳ７において、表示パターンが安定でないと判断された場合には、ステップ２に戻り、次のフレームについて動作を実行する。
【００４１】
ステップＳ７において、表示パターンが安定であると判断された場合には、ステップ８において、求められた１６フレーム分の仮の表示パターンを最終的な表示パターンとして決定する。決定された最終的な表示パターンは、液晶表示制御装置内の記憶部に記憶される。
【００４２】
上述した動作を図４を参照して説明すると、まず第０フレーム〜第１５フレームそれぞれについて、表示パターン（７画素が点灯状態の表示パターン）が仮に決定される。その後、次の第０フレーム〜第１５フレームについて同様の動作が行われる。すなわち、それまでに仮に決定された各表示パターンの影響を考慮して、第０フレーム〜第１５フレームの各表示パターンが順次更新され、更新された表示パターンが仮の表示パターンとして順次決定される。したがって、各フレームにおいて仮の表示パターンが決定された段階では、第０フレーム〜第１５フレーム全てについて、７画素が点灯状態の表示パターンが得られている。したがって、各フレームにおいて仮の表示パターンが決定された段階毎に、ステップＳ７の判断が行われることになる。
【００４３】
以上のように、本実施形態によれば、その時点における最も暗い画素を求めて点灯するとういう原則に基づいて、最適な表示パターンを決定するようにしている。オン状態の画素（点灯画素）とオフ状態の画素（非点灯画素）を時間的及び空間的に分散させて階調表示を行う場合、点灯画素ができるだけ分散されている方が、人間の眼の特性上、良好な画像が認識される。本実施形態の手法を用いることで、点灯画素を時間的及び空間的に効果的に分散させることができ、最適化された表示パターンを得ることができる。また、各フレームの表示パターンが安定するまで繰り返し動作が実行されるので、極めて精度よく表示パターンを決定することができる。
【００４４】
なお、上述した実施形態では、総階調レベル数Ｎが１６の場合について、第７階調レベルの表示パターンを求める例について説明したが、その他の階調レベルについても同様の手法を適用することができる。また、総階調レベル数Ｎは１６に限らず、例えば第１の実施形態で記載したような総階調レベル数についても、本実施形態の手法は同様に適用可能である。
【００４５】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【００４６】
【発明の効果】
本発明によれば、表示パターンを記憶するための容量を低減することが可能となる。したがって、優れた液晶表示制御装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る液晶表示制御装置の構成例を示したブロック図。
【図２】本発明の実施形態に係り、基本画素群の一例を示した図。
【図３】本発明の実施形態に係り、基本画素群の配列状態の一例を示した図。
【図４】本発明の実施形態に係り、表示パターンの一例を示した図。
【図５】本実施形態に係る液晶表示制御装置の具体的な構成及び動作を説明するための図。
【図６】本発明の実施形態に係り、基本画素群の配列状態の一例を示した図。
【図７】本発明の実施形態に係り、画素の輝度の変化の一例を示した図。
【図８】本発明の実施形態に係り、最適な表示パターンを得るための方法の一例を示したフローチャート。
【符号の説明】
１１…制御部
１２、２１ａ、２１ｂ、２１ｃ、２１ｄ…記憶部
１３、２２…選択部
２３ａ、２３ｂ、２３ｃ…演算部
２４…カウンタ

Claims (5)

1. オン状態の画素とオフ状態の画素を複数のフレーム及び複数の画素に分散させることで、液晶表示パネル上に総階調レベル数がＮの画像を表示するように構成された液晶表示制御装置であって、
   複数の基本画素それぞれにオン状態及びオフ状態の一方を設定した２値表示パターンを、複数の基本フレームそれぞれについて設定することで得られたパターン情報を、階調レベル毎に記憶した記憶部と、
   前記記憶部に記憶されたパターン情報のなかから、指定された階調レベルに対応したパターン情報を選択する選択部と、
   を備え、
   前記基本フレームの数及び前記基本画素の数は対応する階調レベルに応じて決められており、各階調レベルについて前記基本フレームの数と前記基本画素の数は等しい
   ことを特徴とする液晶表示制御装置。
2. （Ｎ／ａ）×ｂ（ただし、ａ及びＮ／ａは２以上の整数、ｂは０より大きくａより小さい整数）で表される階調レベルについては、前記基本フレームの数及び前記基本画素の数はａである
   ことを特徴とする請求項１に記載の液晶表示制御装置。
3. （Ｎ／ａ）×ｂで表すことのできない階調レベルについては、前記基本フレームの数及び前記基本画素の数はＮである
   ことを特徴とする請求項２に記載の液晶表示制御装置。
4. 前記総階調レベル数Ｎは、ｎを２以上の整数として、Ｎ＝ｎ² （ただし、ｎ² が偶数の場合）又はＮ＝ｎ² ＋１（ただし、ｎ² が奇数の場合）で表される
   ことを特徴とする請求項１乃至３のいずれかに記載の液晶表示制御装置。
5. ｃ（ただし、ｃは０より大きくＮ／２より小さい整数）で表される階調レベルとＮ−ｃで表される階調レベルとで、前記パターン情報が共通化されている
   ことを特徴とする請求項１乃至４のいずれかに記載の液晶表示制御装置。

Images