JPH0447707A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPH0447707A JPH0447707A JP2157912A JP15791290A JPH0447707A JP H0447707 A JPH0447707 A JP H0447707A JP 2157912 A JP2157912 A JP 2157912A JP 15791290 A JP15791290 A JP 15791290A JP H0447707 A JPH0447707 A JP H0447707A
- Authority
- JP
- Japan
- Prior art keywords
- shot
- circuit
- output
- signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000644 propagated effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、論理回路によるワンショット発生回路に関
し、各クロックサイクル毎に連続してワンショットを発
生させることができるワンショット発生回路に関するも
のである。
し、各クロックサイクル毎に連続してワンショットを発
生させることができるワンショット発生回路に関するも
のである。
［従来の技術］
第５図は従来のワンショット発生回路のブロック図であ
る。図において、（２１） 、 （２２）はフリップフ
ロップ、（３）はＮＡＮＤゲート、（１７）はリセット
端子、（１８）はワンショット条件入力端子、（１９）
はクロック入力端子、（２０）はワンショット出力端子
である。
る。図において、（２１） 、 （２２）はフリップフ
ロップ、（３）はＮＡＮＤゲート、（１７）はリセット
端子、（１８）はワンショット条件入力端子、（１９）
はクロック入力端子、（２０）はワンショット出力端子
である。
従来のワンショット発生回路は、動作エツジの異なる２
つのフリップフロップと論理ゲートにより、クロックの
半サイクル幅のワンショット出力を発生させていた。す
なわち、第５図に示す例のようにフリップフロップ（２
１） 、 （２２）の出力である信号ｊｉａ １．Ｒ，
３をＮＡＮＤゲート（３）テゲートすルコとでワンショ
ットを出力したり停止させたりする。
つのフリップフロップと論理ゲートにより、クロックの
半サイクル幅のワンショット出力を発生させていた。す
なわち、第５図に示す例のようにフリップフロップ（２
１） 、 （２２）の出力である信号ｊｉａ １．Ｒ，
３をＮＡＮＤゲート（３）テゲートすルコとでワンショ
ットを出力したり停止させたりする。
次に動作を説明する。リセット端子（１７）にＬを入力
すると回路が初期化され、フリップフロップ（２］）、
（２２）の出力である信号ｊｉｂ １．１２はそれぞれ
り、Ｈとなっており、リセット解除後もＮＡＮＤゲート
（３）の出力、すなわちワンショット出力端子（２０）
はＨとなっている。
すると回路が初期化され、フリップフロップ（２］）、
（２２）の出力である信号ｊｉｂ １．１２はそれぞれ
り、Ｈとなっており、リセット解除後もＮＡＮＤゲート
（３）の出力、すなわちワンショット出力端子（２０）
はＨとなっている。
次いでクロック入力端子（１９）にクロックを供給し、
ワンショット条件入力端子（１８）にＬを人力すると、
フリップフロップ（２１）の動作エツジでワンショット
条件をラッチし、ＮＡＮＤゲート（３）の人力が全てＨ
となりワンショット出力端子（２０）がＬとなる。一方
フリップフロップ（２２）は、フリップフロップ（２１
）の出力である信号ＪＺ２をフリップフロップ（２１）
と相反する動作エツジでラッチするため、ワンショット
出力端子（２０）がＬになった半クロツクサイクル後に
フリップフロップ（２２）の出力である信号１３がＬに
なり、ワシヨット出力端子（２０）がＨとなりワシヨッ
ト動作を終了する。
ワンショット条件入力端子（１８）にＬを人力すると、
フリップフロップ（２１）の動作エツジでワンショット
条件をラッチし、ＮＡＮＤゲート（３）の人力が全てＨ
となりワンショット出力端子（２０）がＬとなる。一方
フリップフロップ（２２）は、フリップフロップ（２１
）の出力である信号ＪＺ２をフリップフロップ（２１）
と相反する動作エツジでラッチするため、ワンショット
出力端子（２０）がＬになった半クロツクサイクル後に
フリップフロップ（２２）の出力である信号１３がＬに
なり、ワシヨット出力端子（２０）がＨとなりワシヨッ
ト動作を終了する。
しかし、次のワンショット動作を行わせるためには、フ
リップフロップ（２１） 、 （２２）の出力である信
号１１．１３をり、Ｈとしなければならないのでリセッ
トを行うかワンショット条件入力端子（１８）にＨを人
力し１クロツクサイクルを使用し、フリップフロップ（
２１） 、 （２２）の状態をセットしなければならな
い。すなわちリセットを使用しない場合、１回のワンシ
ョット動作にクロックの２サイクルが必要となる。この
動作の順序をタイミングチャートとして第６図に示す。
リップフロップ（２１） 、 （２２）の出力である信
号１１．１３をり、Ｈとしなければならないのでリセッ
トを行うかワンショット条件入力端子（１８）にＨを人
力し１クロツクサイクルを使用し、フリップフロップ（
２１） 、 （２２）の状態をセットしなければならな
い。すなわちリセットを使用しない場合、１回のワンシ
ョット動作にクロックの２サイクルが必要となる。この
動作の順序をタイミングチャートとして第６図に示す。
［発明が解決しようとする課題］
従来のワンショット発生論理回路は、以上のよＣ１）
うに構成されているのでワンショット条件を連続したク
ロックサイクルで人力しても連続したワンショット出力
を得られなかった。、このため連続したワンショット出
力を得るためには、２倍のクロック周波数を必要とする
問題点があった。
ロックサイクルで人力しても連続したワンショット出力
を得られなかった。、このため連続したワンショット出
力を得るためには、２倍のクロック周波数を必要とする
問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、クロック周波数を変えずに連続したワンシ
ョット出力がてきる論理回路を得ることを目的とする。
れたもので、クロック周波数を変えずに連続したワンシ
ョット出力がてきる論理回路を得ることを目的とする。
［課題を解決するための手段］
この発明に係るワンショット発生の論理回路は、基本と
なるワンショット回路を２回路組み合せ、一方が動作を
行っている時は、もう一方を初期化する。この動作を交
互に行わせ、連続したワンショット出力を取り出せるよ
うにしたものである。
なるワンショット回路を２回路組み合せ、一方が動作を
行っている時は、もう一方を初期化する。この動作を交
互に行わせ、連続したワンショット出力を取り出せるよ
うにしたものである。
［作用］
この発明においては、２回路有る基本となるワンショッ
ト回路のワンショット発生出力を互いの初期化に用いる
ことで一力がワンショット動作を（Ａｌ 終ｒした時点で他方が動作可能な状態に初期化され、ワ
ンショット条件が人力されていると動作可能な回路でワ
ンショットを発生する。
ト回路のワンショット発生出力を互いの初期化に用いる
ことで一力がワンショット動作を（Ａｌ 終ｒした時点で他方が動作可能な状態に初期化され、ワ
ンショット条件が人力されていると動作可能な回路でワ
ンショットを発生する。
［実施例］
以下、この発明による論理回路の一実施例を図について
説明する。第１図はワンショット発生論理回路のブロッ
ク図である。図において、（３）（１７）〜（２０）は
第５図の従来例に示したものと同等であるので説明を省
略する。（１） 、 （２） 、 （４） 、 （５）
。
説明する。第１図はワンショット発生論理回路のブロッ
ク図である。図において、（３）（１７）〜（２０）は
第５図の従来例に示したものと同等であるので説明を省
略する。（１） 、 （２） 、 （４） 、 （５）
。
（ＩＩ） 、 （１２）はＤタイプフリップフロップ、
（６）はＮＡＮＤゲート、（７） 、 （８） 、 （
１０） 、 （１３） はＡＮＤゲート、（９） 、
（１４）はＯＲゲート、（１５） 、 （１６）は回路
部分である。リセット端子（１７）に人力される信号ｊ
ｌ１４は回路初期化用で、クロック入力端子（１９）に
入力される信号ｆｉ１６はワンショット発生タイミング
制御を行う。回路部分（１５）、（１６）は、従来のワ
ンショット論理回路に相当する回路で信号ｆｉ ４．Ｊ
Ｚ ９は各々ワンショットを発生する。
（６）はＮＡＮＤゲート、（７） 、 （８） 、 （
１０） 、 （１３） はＡＮＤゲート、（９） 、
（１４）はＯＲゲート、（１５） 、 （１６）は回路
部分である。リセット端子（１７）に人力される信号ｊ
ｌ１４は回路初期化用で、クロック入力端子（１９）に
入力される信号ｆｉ１６はワンショット発生タイミング
制御を行う。回路部分（１５）、（１６）は、従来のワ
ンショット論理回路に相当する回路で信号ｆｉ ４．Ｊ
Ｚ ９は各々ワンショットを発生する。
信号ｆｉ ４．ｕ ９は、各々へＮＤゲート（７） 、
（８）を介して、信号ｆ１．４は回路部分（１６）を
、信号１１９は回路部分（１５）を初期化する。ＯＲゲ
ート（９）は、信号立１４でリセット後ワンショット発
生動作を回路部分（１５）より始まるため回路部分（１
６）に伝達するワンショット条件を制御する。Ｄタイプ
フリップフロップ（１１） 、 （１２）とＡＮＤゲー
ト（１３）、ＯＲゲート（１４）は、Ｌ区間の連続した
ワンショット条件が人された場合、ワンショット出力を
１回だけにするための制御用回路である。
（８）を介して、信号ｆ１．４は回路部分（１６）を
、信号１１９は回路部分（１５）を初期化する。ＯＲゲ
ート（９）は、信号立１４でリセット後ワンショット発
生動作を回路部分（１５）より始まるため回路部分（１
６）に伝達するワンショット条件を制御する。Ｄタイプ
フリップフロップ（１１） 、 （１２）とＡＮＤゲー
ト（１３）、ＯＲゲート（１４）は、Ｌ区間の連続した
ワンショット条件が人された場合、ワンショット出力を
１回だけにするための制御用回路である。
次の動作について説明する。
リセット端子（１７）にＬを人力すると、Ｄタイプフリ
ップフロップ（１） 、 （２） 、 （４） 、 （
５）のＯ出力はＨに固定されワンショット出力の信号１
１０はＨとなり回路の初期化が行われる。この後、リセ
ット端子（１７）にＨを人力するとリセットは解除され
クロック入力端子（１９）と、ワンショット条件入力端
子（１８）によって動作を始める。リセット解除後ワン
ショット条件入力端子（１８）がＨであった場合、ＯＲ
ゲート（１４） 、 （９）の出力はＨであり、Ｄタイ
プフリップフロップ（１）の出力である信号Ｌ２、Ｄタ
イプフリップフロップ（４）の出力である信号ｕ７は変
化せず初期状態を保つ。また、Ｄタイプフリップフロッ
プ（ＩＩ）、（１２）も人力データがＨであるため初期
状態を保つ。
ップフロップ（１） 、 （２） 、 （４） 、 （
５）のＯ出力はＨに固定されワンショット出力の信号１
１０はＨとなり回路の初期化が行われる。この後、リセ
ット端子（１７）にＨを人力するとリセットは解除され
クロック入力端子（１９）と、ワンショット条件入力端
子（１８）によって動作を始める。リセット解除後ワン
ショット条件入力端子（１８）がＨであった場合、ＯＲ
ゲート（１４） 、 （９）の出力はＨであり、Ｄタイ
プフリップフロップ（１）の出力である信号Ｌ２、Ｄタ
イプフリップフロップ（４）の出力である信号ｕ７は変
化せず初期状態を保つ。また、Ｄタイプフリップフロッ
プ（ＩＩ）、（１２）も人力データがＨであるため初期
状態を保つ。
次にワンショット条件入力端子（１８）に第２図に示す
クロックとの関係もつ信号を人力する。Ｄタイプフリッ
プフロップ（１１）、（＋２）の出力である信号１１１
．Ｊｌａ＋２はＨであるため、ＡＮＤゲート（１３）（
７）出力である信号ＪＺＩ３はしてあるからＯＲゲート
（１４）の出力はワンショット条件端子（１８）の信号
２１５の値いか伝搬し、回路部分（１５）がクロックの
立ち上がりエツジでＬをラッチしワンショット動作を始
める。この時Ｄタイプフリップフロップ（２）の出力で
ある信号ｕ３はＨであるためＯＲゲート（９）の出力は
Ｈとなっているので回路部分（１６）はワンショット動
作を行わない。すなわち、（ｆＡ号Ｌ３の作用により回
路動作は回路部分（１５）より始まる。
クロックとの関係もつ信号を人力する。Ｄタイプフリッ
プフロップ（１１）、（＋２）の出力である信号１１１
．Ｊｌａ＋２はＨであるため、ＡＮＤゲート（１３）（
７）出力である信号ＪＺＩ３はしてあるからＯＲゲート
（１４）の出力はワンショット条件端子（１８）の信号
２１５の値いか伝搬し、回路部分（１５）がクロックの
立ち上がりエツジでＬをラッチしワンショット動作を始
める。この時Ｄタイプフリップフロップ（２）の出力で
ある信号ｕ３はＨであるためＯＲゲート（９）の出力は
Ｈとなっているので回路部分（１６）はワンショット動
作を行わない。すなわち、（ｆＡ号Ｌ３の作用により回
路動作は回路部分（１５）より始まる。
ＯＲゲート（１４）から伝搬したワンショット条件のし
は、Ｄタイプフリップフロップ（１）がクロック人力の
信号ｆｉ１６の立ち上がりエツジでラッチしＤタイプフ
リップフロップ（１）の出力である信号ｆＬ１はＨとな
る。この時Ｄタイプフリップフロップ（２）の出力であ
る信号ｕ３、リセット入力の信号ｆｌＩ４はＨであるの
でＮＡＮＤゲート（３）の入力は全てＨになり、その出
力である信号ｆ！、４がＬどなってＡＮＤゲート（１０
）の出力である信号辺ｌＯ１すなわちワンショット出力
端子（２０）がＬどなる。次にクロックが立ち下がると
Ｄタイプフリップフロップ（２）はＤタイプフリップフ
ロップ（１）の出力である信号立２のＬをラッチし、Ｄ
タイプフリップフロップ（２）の出力である信号立３は
Ｌどなって、ＮへＮＤゲート（３）の出力である信号に
４はＨとなる。この動作でワンショット出力端子（２０
）はクロックの立ち」−がりエツジでＬとなり立ち下が
りエツジでＨとなるワンショットを出力する。
は、Ｄタイプフリップフロップ（１）がクロック人力の
信号ｆｉ１６の立ち上がりエツジでラッチしＤタイプフ
リップフロップ（１）の出力である信号ｆＬ１はＨとな
る。この時Ｄタイプフリップフロップ（２）の出力であ
る信号ｕ３、リセット入力の信号ｆｌＩ４はＨであるの
でＮＡＮＤゲート（３）の入力は全てＨになり、その出
力である信号ｆ！、４がＬどなってＡＮＤゲート（１０
）の出力である信号辺ｌＯ１すなわちワンショット出力
端子（２０）がＬどなる。次にクロックが立ち下がると
Ｄタイプフリップフロップ（２）はＤタイプフリップフ
ロップ（１）の出力である信号立２のＬをラッチし、Ｄ
タイプフリップフロップ（２）の出力である信号立３は
Ｌどなって、ＮへＮＤゲート（３）の出力である信号に
４はＨとなる。この動作でワンショット出力端子（２０
）はクロックの立ち」−がりエツジでＬとなり立ち下が
りエツジでＨとなるワンショットを出力する。
次に連続した周期で第２図のようにワンショット条件が
人力されるとＤタイプフリップフロップ（２）の出力で
ある信号ｕ３はＬになっているのでワンショット条件は
ＯＲゲート（９）を介して回路部分（１６）のＤタイプ
フリップフロップ（４）にクロッ（Ｌ） りの立ち上がりでラッチされ、−上記回路部分（１５）
と同じ動作でワンショットを発生する。この時ワンショ
ット発生内部信号ｆ１．９はＡＮＤゲート（７）を介し
てＤタイプフリップフロップ（１）をリセットし、それ
により回路部分（１５）を初期化する。同様にワンショ
ット条件が連続して人力されると回路部分（１５）がワ
ンショット動作を行い、回路部分（１６）を初期化する
。このように２つの回路を交互に動作させることにより
連続したワンショット出力が可能となる。
人力されるとＤタイプフリップフロップ（２）の出力で
ある信号ｕ３はＬになっているのでワンショット条件は
ＯＲゲート（９）を介して回路部分（１６）のＤタイプ
フリップフロップ（４）にクロッ（Ｌ） りの立ち上がりでラッチされ、−上記回路部分（１５）
と同じ動作でワンショットを発生する。この時ワンショ
ット発生内部信号ｆ１．９はＡＮＤゲート（７）を介し
てＤタイプフリップフロップ（１）をリセットし、それ
により回路部分（１５）を初期化する。同様にワンショ
ット条件が連続して人力されると回路部分（１５）がワ
ンショット動作を行い、回路部分（１６）を初期化する
。このように２つの回路を交互に動作させることにより
連続したワンショット出力が可能となる。
Ｄタイプフリップフロップ（＋１）、（１２）とＡＮＤ
ゲート（３）は第３図に示すようなし区間の長いワンシ
ョット条件が人力された場合に、ワンショット条件をク
ロックの立ち上がり、立ち下がりエツジでサンプリング
し両方共にしてあった場合ＯＲゲート（１４）の人力を
Ｈにすることで内部に伝搬するワンショット条件をＨに
固定しワンショット動作を一回だけ行うようにする。
ゲート（３）は第３図に示すようなし区間の長いワンシ
ョット条件が人力された場合に、ワンショット条件をク
ロックの立ち上がり、立ち下がりエツジでサンプリング
し両方共にしてあった場合ＯＲゲート（１４）の人力を
Ｈにすることで内部に伝搬するワンショット条件をＨに
固定しワンショット動作を一回だけ行うようにする。
以トの動作を第４図のタイムチャートに示す。
なお、上記実施例では、ワンショット出力をりロックの
立ち上がり一立ち下がりの間で出力しているがこれは全
てのＤタイプフリップフロップの動作エツジを反転する
ことでワンシ三（ットの出力タイミングを立ち下がり一
立ち上がり間にすることができる。またワンショット出
力はＬパルスとな）ているがＡＮＤゲート（３）をＮＡ
ＮＤゲートにすることでＨパルスとすることが可能であ
る。
立ち上がり一立ち下がりの間で出力しているがこれは全
てのＤタイプフリップフロップの動作エツジを反転する
ことでワンシ三（ットの出力タイミングを立ち下がり一
立ち上がり間にすることができる。またワンショット出
力はＬパルスとな）ているがＡＮＤゲート（３）をＮＡ
ＮＤゲートにすることでＨパルスとすることが可能であ
る。
［発明の効果］
以上のようにこの発明によれば連続したワンショット出
力を従来の １／２の周波数で得られる効果かある。
力を従来の １／２の周波数で得られる効果かある。
第１図はこの発明に係る論理回路の一実施例によるワン
ショット発生論理回路の回路図、第２図、第３図は第１
図の回路においてクロックとワンショット条件との関係
を示すタイミングチャート。第４図は第１図の回路の各
部信号を示すタイミングチャート。第５図は従来のワン
ショット発生論理回路を示す回路図、第６図は第５図の
回路の各部信号を示すタイミングチャートである。 （ｌＯ） 図において（１） 、 （２）、、 （４） 、 （５
） 、 （１１＞ 、 （１２）はＤタイプフリップフ
ロップ、（９） 、 （１４）はＯＲゲート、（７）
、 （８） 、 （１０） 、 （１：ｌ）はＡＮＤゲ
ート、（３）、（Ｉｉ）はＮＡＮＤゲート、（１５）
、 （１６）は回路部分、（１７）はリセット端子、（
１８）はワンショット条件入力端子、（１９）はクロッ
ク入力端ｒ、（２０）はワンショット出力端子である。 なお、図中、同一符号は同一、又は相当部分を示す。
ショット発生論理回路の回路図、第２図、第３図は第１
図の回路においてクロックとワンショット条件との関係
を示すタイミングチャート。第４図は第１図の回路の各
部信号を示すタイミングチャート。第５図は従来のワン
ショット発生論理回路を示す回路図、第６図は第５図の
回路の各部信号を示すタイミングチャートである。 （ｌＯ） 図において（１） 、 （２）、、 （４） 、 （５
） 、 （１１＞ 、 （１２）はＤタイプフリップフ
ロップ、（９） 、 （１４）はＯＲゲート、（７）
、 （８） 、 （１０） 、 （１：ｌ）はＡＮＤゲ
ート、（３）、（Ｉｉ）はＮＡＮＤゲート、（１５）
、 （１６）は回路部分、（１７）はリセット端子、（
１８）はワンショット条件入力端子、（１９）はクロッ
ク入力端ｒ、（２０）はワンショット出力端子である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- ワンショットを発生させるためのワンショット条件入力
端子と、ワンショットの幅、発生タイミングを制御する
ためのクロック入力端子と、ワンショット発生後、回路
を初期化する機能を備えたワンショット発生回路を備え
たことを特徴とする論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2157912A JPH0447707A (ja) | 1990-06-14 | 1990-06-14 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2157912A JPH0447707A (ja) | 1990-06-14 | 1990-06-14 | 論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0447707A true JPH0447707A (ja) | 1992-02-17 |
Family
ID=15660171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2157912A Pending JPH0447707A (ja) | 1990-06-14 | 1990-06-14 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0447707A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736605A (en) * | 1995-06-14 | 1998-04-07 | Mitsubishi Chemical Mkv Company | Vinyl chloride resin composition |
-
1990
- 1990-06-14 JP JP2157912A patent/JPH0447707A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736605A (en) * | 1995-06-14 | 1998-04-07 | Mitsubishi Chemical Mkv Company | Vinyl chloride resin composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0447707A (ja) | 論理回路 | |
| JPS6179318A (ja) | フリツプフロツプ回路 | |
| JPS62262511A (ja) | Ｄタイプ・フリツプフロツプ | |
| JPH01114112A (ja) | 消費電力低減回路 | |
| JPS61147324A (ja) | クロツク制御回路 | |
| JPH035946Y2 (ja) | ||
| JP2693798B2 (ja) | 制御信号発生回路 | |
| JPS6359212A (ja) | ラツチ回路 | |
| JPS5936034Y2 (ja) | Ｔ型フリップフロップ回路 | |
| JPH0429248B2 (ja) | ||
| SU1599969A1 (ru) | Однофазный D-триггер | |
| KR0115033Y1 (ko) | 이중 펄스폭 변조회로 | |
| JP3382329B2 (ja) | 奇数カウンタ回路 | |
| SU798829A1 (ru) | Устройство дл сложени | |
| JP2752513B2 (ja) | シーケンサ回路 | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPH0483414A (ja) | ラッチ回路 | |
| JP2763709B2 (ja) | ビット・ダイビット変換回路 | |
| JPH02214325A (ja) | フリップフロップ回路 | |
| JPH0746775B2 (ja) | 駆動回路 | |
| JPH01261913A (ja) | パルス整形回路 | |
| JPS605622A (ja) | クロツク信号発生装置 | |
| JPS62192815A (ja) | クロツク切替回路 | |
| JPH0143489B2 (ja) | ||
| JPH02135914A (ja) | 微分回路 |