JPH0447432A - 数値制御装置 - Google Patents

数値制御装置

Info

Publication number
JPH0447432A
JPH0447432A JP15283390A JP15283390A JPH0447432A JP H0447432 A JPH0447432 A JP H0447432A JP 15283390 A JP15283390 A JP 15283390A JP 15283390 A JP15283390 A JP 15283390A JP H0447432 A JPH0447432 A JP H0447432A
Authority
JP
Japan
Prior art keywords
card
status information
function
writing
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15283390A
Other languages
English (en)
Inventor
Junichi Mito
三戸 純一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15283390A priority Critical patent/JPH0447432A/ja
Publication of JPH0447432A publication Critical patent/JPH0447432A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Numerical Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、複数枚の機能カードにより構成され、各機
能カードにはステータス情報を記憶する不揮発性メモリ
を有する数値制御装置に関するものである。
[従来の技術] 第5図は従来の数値制御装置を示すブロック図である。
図中、 (1)はCP U (IA)およびE P R
OM (IBIを有する主CPUカード、 (2)はC
P U (2A)、EP ROM (2B+およびイン
タフェース(以下1/Fという) (2C1を有し、後
出する操作ボード(4)との通信を行なう入出カプロセ
ッサカード、 (3)は(P U (3Al、E P 
ROM F3B)およびI/F (3C)を有する操作
ボードCPUカード、 (4)は操作ボード(PUカー
ド(3)に接続された操作ボード、 (50;CP U
 (5Al、E P ROM (5B18ヨびI/F 
(5C1を子し、サーボ増幅器の制御を行なうマシン・
コントロール・プロセッサカード、 (6)はCP U
 (6A)、このカードの構成情報を設定するスイッチ
(以)設定素子という)(6B)およびI/F (6C
)を有する号−ポ増幅器カード、 (7)はサーボ増幅
器カード(6)に接続されたモータ、 (8)は設定素
子(8A)を有するメモリカード、 (9)は設定素子
(9A)およびI/F (9B)を有し工作機械側の機
械強電盤(1o)と入出力制御を行なうマシン入出力カ
ード、(111は設定素子(IIA)およびI/F(I
IB)を有し、二次メモリを構成するマイクロフロッピ
ディスク(12)およびIC(集積回路)カード(13
)が接続された二次メモリカード、(I4)は設定素子
(14AlおよびI/Ff14B)を有し本体から離れ
ている機械強電盤(15)に用いられるリモート入出力
カード、(16)はCPU(16A)、設定素子(16
BlおよびI/F(16C1を有し、リモート入出力カ
ード(14)に接続され機械強電盤(15)を直接制御
するリモート入出カプロセッサカードであり、入出カプ
ロセッサカード(2)と(6)の間、およびリモート入
出力カード(14)とリモート入出カプロセッサカード
(16)の間は、それぞれシリアル伝送回路で接続され
ている。
従来の数値制御装置は上記のように構成され、電源が投
入されると、主CPUカード(1)が入出カプロセッサ
カード(2) 、マシン・コントロール・プロセッサカ
ード(5)、メモリカード(8)、マシン入出力カード
C9)、二次メモリカード(11)およびリモート入出
力カード(14)に対し、順次アクセスして、それぞれ
のカードが実装されているかを確認するソフトウェア(
以下S/Wという)処理を実行する。
その際に、入出カプロセッサカード(2)やマシン・コ
ントロール・プロセッサカード(5)は、それぞれCP
 U (2A) (5A)を持っているため、これら(
7) CP U (2A) (5A+が動作するS/W
が格納されりEP ROM (2B+ (5B+があり
、その中に書き込まれているカードの状態を示すステー
タス情報を、2ボ一トRAM(図示しない)を介して主
CPUカード(11に渡し、主CPUカード(1)はそ
の内容により、カードのステータス情報を知る。
また、メモリカード(8)、マシン入出力カード(9)
、二次メモリカード(11)、リモート入出力カード(
14)等については、各カード上に実装されてイル設定
素子(8A) (9AJ (IIA) (14A)ノ状
態を主CPUカード(1)が読み込むことにより、カー
ドのステータス情報を知る。
上記S/W処理を実行後、主CPUカード(1)は数値
制御装置本来のS/W処理に移行する。
また、上記の外に、例えば特開平1−130203号公
報で提案されたものもある。これはNVRA M (N
on−Volatile RAM)のような、不揮発性
メモリを各カードに実装し、ステータス情報を格納する
ものであり、各カードごとのNVRAMの書込みは、個
別に手作業で行なわれ、システムとしてのステータス情
報は含まれない。すなわち、ステータス情報としては、
次のようなものを想定している。
■ カードのハードウェアバージョン情報■ カード上
に実装されているEPROMのS/Wバージョン情報 ■ ハードウェア、ソフトウェアの機能情報■ システ
ム構成の運転時に発生したアラーム情報 ■ アラームの発生した時刻情報 し発明が解決しようとする課題〕 上記のような従来の数値制御装置では、各カードのステ
ータス情報を知る手段として、スイッチ等の設定素子(
6B) (8Al (9A) (IIAI (14A)
 (16B+により設定された情報を読み込む手段、E
PROM(IB)〜f3B) f5B)内に実行プログ
ラムと共に書き込まれているステータス情報を読み出す
手段、NVRAMにステータス情報を書き込んでこれを
読み出す手段等が用いられているため、次のような問圧
点がある。
(ア)スイッチ等の設定では、ステータス情報は人為的
に行なわれるため、設定ミスが発生する。また、設定情
報量が十分ではない。
[(IEPROM内にCPUが実際に動作するためのプ
ログラムとカードのステータス情報を混在させる場合は
、カードのステータス情報が変わる度に、EFROMの
内容を変更しなければならず作業効率が悪い。
(’)INVRAMへのステータス情報の格納では、各
カードごとの書き込みは個別に手作業で行なわれ、シス
テムとしてのステータス情報は含まれず、システム全体
として個々の機能カードを管理できない。
この発明は上記問題点を解決するためになされたもので
、各カードのステータス情報が十分確保でき、簡単に更
新ができ、かつ個々のカードのステータス情報に、シス
テム全体の認識情報を付与できるようにした数値制御装
置を提供することを目的とする。
[課題を解決するための手段] この発明に係る数値制御装置は、不揮発性メモリが実装
された複数枚の機能カードを設け、この機能カードの所
定のものに、機種ごとの機能カードのステータス情報の
すべてが書き込まれた゛二次メモリと、書き込みを指示
する操作ボードとを接続し、操作ボードからの指示によ
り、二次メモリに書き込まれたステータス情報を機能カ
ードの不揮発性メモリに書き込むようにしたものである
また、この発明の別の発明に係る数値制御装置は、不揮
発性メモリが実装された複数枚の第1機能カードと、こ
れに接続された第2機能カードを設け、第1または第2
機能カードの所定のものに二次メモリと操作ボードとを
接続し、操作ボードからの指示により、書込み指示命令
および二次メモリ内のステータス情報を第2機能カード
に送信し、このステータス情報を第2機能カード側でそ
の不揮発性メモリに書き込むようにしたものである。
[作 用] この発明においては、二次メモリに書き込まれた各機能
カードのステータス情報を、機能カードの不揮発性メモ
リに書き込むようにしたため、人為的操作は不要で、か
つステータス情報は多い。
また、不揮発性メモリには数値制御装置システムとして
の認識情報が書き込まれる。
また、この発明の別の発明においては、第1機能カード
に接続された第2機能カードの不揮発性メモリに対して
は、第1機能カードから書込み指示命令および二次メモ
リ内のステータス情報を送信し、第2機能カード側でそ
の不揮発性メモリに書き込むようにしたため、第2機能
カード上の不揮発性メモリにもステータス情報が設定さ
れる。
[実施例] 第1図〜第3図はこの発明の一実施例を示す図で、第1
図はブロック図、第2図は二次メモリの情報配列図、第
3図は動作を示すフローチャートであり、従来装置と同
様の部分は同一符号で示す。
第1図中、(Ic) (201f3D) (501(6
D) (8Bl (9G+[11C+ (14C1(1
601はNVRAMである。
第2図中、 (12a)は機種ごとの機能カードリスト
、 (12blは機能カード個別のステータス情報であ
り、ICカード(13)も同様に構成されている。
次に、この実施例の動作を第3図を参照して説明する。
このフローチャートのプログラムは主CPUカード(1
)のN V RA?vT (Ic)に格納されている。
まず、数値制御装置として組み立てられた後、オペレー
タは電源を投入し、ステップ(21)で操作ボード(4
)上からステータス情報書込みモードを選択する。主c
puカード(11のCP U (LA)は、その指示を
受け、ステップ(22)でステータス情報の書込みかを
判断し、書込み指示であれば、ステ操作ボード(4)の
画面上に表示する。ステップ(25)でオペレータは画
面表示された情報と実際のカードの状態を確認し、操作
ボード(4)から書込み実行指示をする。ステップ(2
6)でCP U (IA)は書込み実行指示を確認する
と、ステップ(27)で各カード上の不揮発性メモリに
二次メモリ(121[13)のステータス情報を書き込
む。ステップ(28)で全カード正常書込みが完了した
かを判断し、正常書込み完了すれば、ステップ(29)
でこれを操作ボード(4)の画面に表示する。カード中
に欠品等があって正常書込みができないときは、ステッ
プ(30)で画面にアラーム表示をして、書込み不可の
カードを画面に表示する。なお、ステップ(27)は書
込み手段に担当する。
次に、この発明の別の発明の一実施例として、数値制御
装置本体から離れた操作ボードCPU(3)、サーボ増
幅器(6)およびリモート人8カプロセッサカードf1
6)(7) N V RA M (3D) (6D) 
[160)へのステータス情報書込み動作について、第
4図を参照、して説明する。
ステップ(41)で本体側では、NVRAM書込みモー
ドが指示され、カード中にリモート側にあるカードの指
定があると、リモート側へNVRAMへの書込み指示命
令および書込みデータを送信する。ステップ(42)で
リモート側のCP U (3A) [6A)(16A+
は、本体側から送信された書込み指示命令を確認すると
、ステップ(43)でNVRAMへの書込みを実行し、
ステップ(44)でNVRAMからの読出しを実行し、
正常書込みを確認する。そして、ステップ(45)で本
体側への応答を送信し、読出しデータを送信する。一方
、本体側では、ステップ(46)でリモート側からの応
答を待つ。すなわち、タイマにより応答時間を計測し、
この時間が予定時間を超過したら、タイムアウトエラー
を操作ボード(4)の画面に表示する。ステップ(47
)でリモート側からの応答信号を確認すると、書込みデ
ータと読出しデータが一致するかを確認する。
ステップ(48)でエラーすなわちデータの不一致の有
無を判断し、エラーがあればステップ(41)へ戻り、
上記動作を繰り返す。エラーがなければ通常処理に復帰
する。なお、ステップ(41)は書込み送信手段に相当
し、ステップ(43)は書込み手段に相当する。
このようにして、書込み実行後、再度読出しを実行し、
全カードのNVRAMの書込みが正常実行されると、C
P U (IAIは操作ボード(4)の画面に正常書込
み終了を表示して、処理は終了する。
書込み完了した後は、数値制御装置システムとして構成
される各機能カードのステータス情報を確認して動作す
るように設定される。
通常運転では、各カードのステータス情報が正常なこと
を確認して動作するため、例えば他機種の機能カードと
交換されて実装された場合も、ステータス情報を検知し
、アラーム表示をする。したがって、同一の機能カード
でも、NVRAM内のステータス情報により、システム
の違いが認識可能なため、安全なものとなる。
また、出荷時点におけるシステム認識情報と、出荷後の
カード交換による再書込みされたシステム認識情報を、
NVRAM上で区分し、 S/W管理することにより、
各カードの追跡調査を容易にすることが可能である。
上記実施例では、不揮発性メモリとしてNVRAMを用
いるものとしたが、電気的に消去・書込みが可能なEE
FROMを用いてもよい。
また、二次メモリとしてマイクロフロッピディスク(1
2)およびICカード(I3)を使用するものとしたが
、ハードディスク、光ディスク等を用いてもよい。
[発明の効果] 以上説明したとおりこの発明では、二次メモリに書き込
まれた各機能カードのステータス情報を、機能カードの
不揮発性メモリに書き込むようにしたので、人為的操作
は不要で、カードごとのステータス情報量が多く、ステ
ータス情報の統一化を図ることができ、カードごとのス
テータス情報の管理が容易にできる効果がある。また、
各カードを流用し、数値制御装置の各機種に使い分ける
場合も、数値制御装置システムとして、カードごとのス
テータス情報を管理できるため、出荷後の不良解析およ
び現品管理が容易にできる効果がある。
また、この発明の別の発明では、第1機能カードに接続
された第2機能カードの不揮発性メモリに対しては、第
1機能カードから書込み指示命令および二次メモリ内の
ステータス情報を送信し、第2機能カード側でその不揮
発性メモリに書き込むようにしたので、数値制御装置本
体から分離した第2機能カード上の不揮発性メモリにも
ステータス情報を書込むことができる効果がある。
【図面の簡単な説明】
第1図〜第3図はこの発明による数値制御装置の一実施
例を示す図で、第1図はブロック図、第2図は二次メモ
リの情報配列図、第3図は動作を示すフローチャート、
第4図はこの発明の別の発明による数値制御装置の一実
施例を示す図で、動作を示すフローチャー1−1第5図
は従来の数値制御装置を示すブロック図である。 図中、 (1) (21f5) [8) (9) (1
1) (141は機能カードまたは第1機能カードで、
 (1)は主CPUカード、 (2)は入出カプロセッ
サカード、 (5)はマシン・コントロール・プロセッ
サカード、 (8)はメモリカード、 (9)はマシン
入出力カード、+Illは二次メモリカード、(14)
はリモート入出力カード、[3) [6) T16)は
第2機能カードで、 (3)は操作ボードCPUカード
、 (6)はサーボ増幅器カード(16)はリモート入
出カプロセッサカード、(lC)F2O) (3D) 
(50) (601(8B1 (9C) (IIC) 
(14cl (160) ハネ揮発性メモリ(NVRA
%T)、 (4)は操作ボード、(12)は二次メモリ
(マイクロフロッピディスク) 、  (13)は二次
メモリ (ICカード) 、 (27)は書込み手段、
(41)は書込み送信手段、(43)は書込み手段であ
る。 なお、図中同一符号は同一部分を示す。 第 11!1 3 操作水−トcpun−ト” 4、神子1ホード 5  マシンコントDルア°Dセ、すカード6:サーホ
゛j重情1泳カード 11 二次メモリカード 12:マイフロ70・Iビナイスフ 13・ICI′J−ド 第 図 第 図 終了 第 図 43;τ込み1牧

Claims (2)

    【特許請求の範囲】
  1. (1)不揮発性メモリが実装された複数枚の機能カード
    を有し、この機能カードの所定のものに、機種ごとの上
    記機能カードのステータス情報のすべてが書き込まれた
    二次メモリと、書込みを指示する操作ボードとを接続し
    、この操作ボードからの指示により上記二次メモリに書
    き込まれた上記ステータス情報を上記機能カードの不揮
    発性メモリに書き込む書込み手段を備えてなる数値制御
    装置。
  2. (2)不揮発性メモリが実装された複数枚の第一機能カ
    ードと、この第一機能カードの所定のものに接続され不
    揮発性メモリが実装された第2機能カードとを有し、上
    記第1または第2機能カードの所定のものに、機種ごと
    の上記機能カードのステータス情報のすべてが書き込ま
    れた二次メモリと、書込みを指示する操作ボードとを接
    続し、この操作ボードからの指示により書込み指示命令
    および上記二次メモリに書き込まれた上記ステータス情
    報を上記第2機能カードに送信する書込み送信手段と、
    この書込み送信手段の出力により上記ステータス情報を
    上記第2機能カード側で、その不揮発性メモリに書き込
    む書込み手段とを備えてなる数値制御装置。
JP15283390A 1990-06-13 1990-06-13 数値制御装置 Pending JPH0447432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15283390A JPH0447432A (ja) 1990-06-13 1990-06-13 数値制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15283390A JPH0447432A (ja) 1990-06-13 1990-06-13 数値制御装置

Publications (1)

Publication Number Publication Date
JPH0447432A true JPH0447432A (ja) 1992-02-17

Family

ID=15549130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15283390A Pending JPH0447432A (ja) 1990-06-13 1990-06-13 数値制御装置

Country Status (1)

Country Link
JP (1) JPH0447432A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997000469A1 (fr) * 1995-06-19 1997-01-03 Fanuc Ltd Controleur numerique

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997000469A1 (fr) * 1995-06-19 1997-01-03 Fanuc Ltd Controleur numerique
US5940292A (en) * 1995-06-19 1999-08-17 Fanuc Ltd Numerical control device including a thin type display unit and a printed circuit board connected to the reverse side thereof

Similar Documents

Publication Publication Date Title
KR100448932B1 (ko) 플래시 롬 라이터 장치 및 그 제어 방법
JP2003241730A (ja) 表示装置
JPH0447432A (ja) 数値制御装置
WO1991016678A1 (fr) Procede de remise a zero d'un module adaptateur suite a une panne et syteme d'ordinateur executant ledit procede
JP2001014017A (ja) Nc工作機械用プログラム制御装置
JP2002297207A (ja) バックアップ処理装置
JP3497223B2 (ja) 光源装置
JPH05324305A (ja) プログラム変更方法
JP3547208B2 (ja) マルチプロセッサシステム及びその構成方法
EP1521169A2 (en) Method and apparatus for increasing storage capacity in a disk array system
JPH08161160A (ja) 光ディスク再生装置のファームウエア更新方法
JP2001056704A (ja) プログラム式表示装置
JP2000235463A (ja) リムーバブルメディア書込装置及び記録媒体
JP3008816B2 (ja) プログラマブルコントローラのシステムプログラム格納方法
CN117785554A (zh) 设备掉电数据保持方法、系统、设备和可读存储介质
JPH0520050A (ja) 情報記憶装置
JP2897797B2 (ja) 自動販売機の生産時期管理装置
JP2001306112A (ja) プログラマブルコントローラ
CN114253763A (zh) 储存设备及其控制系统
JPS60169906A (ja) プログラマブルコントロ−ラ
JPH05159079A (ja) 半導体集積回路装置
JPH03211619A (ja) データ処理装置
JPH10232703A (ja) プログラマブルコントローラ
JPH09218829A (ja) 外部記憶装置用書き込み試験方法及びそれを適用した情報処理システム
JP3496436B2 (ja) プログラマブルコントローラ