JPH0440871B2 - - Google Patents
Info
- Publication number
- JPH0440871B2 JPH0440871B2 JP56138576A JP13857681A JPH0440871B2 JP H0440871 B2 JPH0440871 B2 JP H0440871B2 JP 56138576 A JP56138576 A JP 56138576A JP 13857681 A JP13857681 A JP 13857681A JP H0440871 B2 JPH0440871 B2 JP H0440871B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- voltage
- elements
- current
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004907 flux Effects 0.000 claims description 9
- 230000001965 increasing effect Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
本発明は超電導素子、特にジヨセフソン素子を
使つた論理回路に関する。
使つた論理回路に関する。
ジヨセフソン素子を使つた論理回路は大きく交
流電源駆動回路と直流電源駆動回路に分類され
る。交流電源駆動回路は電力を供給するために複
雑な交流電力供給システムが必要であり、そのた
め複雑な実装系が必要である。直流電源駆動回路
の実装系は交流電源駆動回路の場合よりも簡単で
あり、従来のシリコン技術の場合の実装系とも良
く調和する。以下に従来技術による直流電源駆動
回路を説明する。第１図は従来技術による直流電
源駆動回路の例である。負荷抵抗１０２を並列に
接続したジヨセフソン素子１０１の一端を接地
し、他端を出力端子１０７に接続する。直流電流
源１０３より流れる直流電流gはジヨセフソン
素子１０１、負荷抵抗１０２に供給される。コン
トロール配線１０４は該ジヨセフソン素子１０１
の近傍に置かれ、端子１０５，１０６を介して流
れるコントロール電流cにより発生する磁束が
ジヨセフソン素子１０１と鎖交する様にする。ジ
ヨセフソン素子１０１に流れうる最大の超電導電
流はジヨセフソン素子１０１に鎖交する磁束によ
り制御される。第２図はジヨセフソン素子１０１
に磁束が鎖交していない場合、すなわちコントロ
ール電流が流れていない場合で最大の超電導電流
は多い場合であり、第３図はジヨセフソン素子１
０１に磁束が鎖交している場合、すなわちコント
ロール電流が流れている場合で最大の超電導電流
が少ない場合のジヨセフソン素子１０１の電圧、
電流特性である。ジヨセフソン素子は超電導状態
の２つの状態に止まれるが、電圧状態にあるジヨ
セフソン素子に流れる電流を少くしていくと突然
超電導状態に復帰する現象は良く知られている。
ジヨセフソン素子が電圧状態に止まれるためのジ
ヨセフソン素子に流れる最小の電流を最小電流
ｎｉｏ、その電流に対応する電圧を最小電圧Vnioと呼
ぶ。最小電圧Vnioは近似的に(1)式で表わされる。
流電源駆動回路と直流電源駆動回路に分類され
る。交流電源駆動回路は電力を供給するために複
雑な交流電力供給システムが必要であり、そのた
め複雑な実装系が必要である。直流電源駆動回路
の実装系は交流電源駆動回路の場合よりも簡単で
あり、従来のシリコン技術の場合の実装系とも良
く調和する。以下に従来技術による直流電源駆動
回路を説明する。第１図は従来技術による直流電
源駆動回路の例である。負荷抵抗１０２を並列に
接続したジヨセフソン素子１０１の一端を接地
し、他端を出力端子１０７に接続する。直流電流
源１０３より流れる直流電流gはジヨセフソン
素子１０１、負荷抵抗１０２に供給される。コン
トロール配線１０４は該ジヨセフソン素子１０１
の近傍に置かれ、端子１０５，１０６を介して流
れるコントロール電流cにより発生する磁束が
ジヨセフソン素子１０１と鎖交する様にする。ジ
ヨセフソン素子１０１に流れうる最大の超電導電
流はジヨセフソン素子１０１に鎖交する磁束によ
り制御される。第２図はジヨセフソン素子１０１
に磁束が鎖交していない場合、すなわちコントロ
ール電流が流れていない場合で最大の超電導電流
は多い場合であり、第３図はジヨセフソン素子１
０１に磁束が鎖交している場合、すなわちコント
ロール電流が流れている場合で最大の超電導電流
が少ない場合のジヨセフソン素子１０１の電圧、
電流特性である。ジヨセフソン素子は超電導状態
の２つの状態に止まれるが、電圧状態にあるジヨ
セフソン素子に流れる電流を少くしていくと突然
超電導状態に復帰する現象は良く知られている。
ジヨセフソン素子が電圧状態に止まれるためのジ
ヨセフソン素子に流れる最小の電流を最小電流
ｎｉｏ、その電流に対応する電圧を最小電圧Vnioと呼
ぶ。最小電圧Vnioは近似的に(1)式で表わされる。
〓：プランク定数を2πで割つたもの
ｅ：電子電荷n
：ジヨセフソン素子に流れうる最大の超電導
電流 Cj：ジヨセフソン素子の接合容量 (1)式から明らかな様にジヨセフソン素子に流れ
うる最大の超電流電流nが多いほど最小電圧
Vnioは大きい。そのため第２図では最小電圧Vnio
は大きく、第３図では最小電圧Vnioは小さい。第
１図に示す回路の動作点は第２図、第３図中の負
荷抵抗１０２の負荷直線R1とジヨセフソン素子
１０１の電圧、電流曲線の交点で表わされる。コ
ントロール電流が流れない場合の動作点は第２図
のＡ点で表わされ、ジヨセフソン素子１０１は超
電導状態にあるため出力端子１０７の電位は接地
レベルすなわち0Vである。コントロール電流が
流れる場合の動作点は第３図のＢ点で表わされ、
ジヨセフソン素子１０１は電圧状態にあるために
出力端子１０７の電位は0Vでない、Ｂ点に相当
した有限の電圧が現われる。回路動作から明らか
な様にＢ点に相当する電圧が第１図に示す回路の
信号振幅電圧VAである。この様な回路動作をさ
せるためには第２図で明らかな様に、コントロー
ル電流が流れない場合にはジヨセフソン素子１０
１は電圧状態に止まれない様に、すなわち信号振
幅電圧VAを最小電圧Vnioより小さくしなければ
ならない。安定にジヨセフソン素子を製造できる
のは超電流密度が1000〜2000A／cm2が上限とされ
ており、この範囲では第１図に示す回路の信号振
幅電圧は0.5mV以下でしかない。そのため第１図
に示す回路はノイズは設計マージンが少いと云う
欠点がある。また信号振幅電圧が小さいため抵抗
１０２の抵抗値を大きくすると抵抗１０２に流れ
る電流が小さく、次段の回路を十分に駆動できな
い。例えば超電導電流密度が2000A／cm2の場合は
信号振幅電圧は0.5mVであり、抵抗１０２の抵抗
値を10Ωとすれば抵抗１０２に流れる電流は
50μA程度の少い電流でしかない。また抵抗１０
２に電流を多く流す様に設計すると、抵抗１０２
の抵抗値を小さくしなければならない。例えば超
電導電流密度が2000A／cm2の場合の信号振幅電圧
は0.5mVであり、抵抗１０２に流す電流を1mA
にしようとすると抵抗１０２の抵抗値は0.5Ωに
なる。この場合インダクタンス性の負荷を駆動し
た場合の遅延時間が遅くなる。例えば50PHのイ
ンダクタンス性の負荷を駆動するとそのために
100PSの遅延を生ずる。ジヨセフソン素子を使つ
た高速回路系では負荷抵抗や伝送線路のインピー
ダンスは10〜20Ωが良いとされているが、第１図
に示す回路は以上の説明より、伝送線路とマツチ
ングが悪いことは明らかである。
電流 Cj：ジヨセフソン素子の接合容量 (1)式から明らかな様にジヨセフソン素子に流れ
うる最大の超電流電流nが多いほど最小電圧
Vnioは大きい。そのため第２図では最小電圧Vnio
は大きく、第３図では最小電圧Vnioは小さい。第
１図に示す回路の動作点は第２図、第３図中の負
荷抵抗１０２の負荷直線R1とジヨセフソン素子
１０１の電圧、電流曲線の交点で表わされる。コ
ントロール電流が流れない場合の動作点は第２図
のＡ点で表わされ、ジヨセフソン素子１０１は超
電導状態にあるため出力端子１０７の電位は接地
レベルすなわち0Vである。コントロール電流が
流れる場合の動作点は第３図のＢ点で表わされ、
ジヨセフソン素子１０１は電圧状態にあるために
出力端子１０７の電位は0Vでない、Ｂ点に相当
した有限の電圧が現われる。回路動作から明らか
な様にＢ点に相当する電圧が第１図に示す回路の
信号振幅電圧VAである。この様な回路動作をさ
せるためには第２図で明らかな様に、コントロー
ル電流が流れない場合にはジヨセフソン素子１０
１は電圧状態に止まれない様に、すなわち信号振
幅電圧VAを最小電圧Vnioより小さくしなければ
ならない。安定にジヨセフソン素子を製造できる
のは超電流密度が1000〜2000A／cm2が上限とされ
ており、この範囲では第１図に示す回路の信号振
幅電圧は0.5mV以下でしかない。そのため第１図
に示す回路はノイズは設計マージンが少いと云う
欠点がある。また信号振幅電圧が小さいため抵抗
１０２の抵抗値を大きくすると抵抗１０２に流れ
る電流が小さく、次段の回路を十分に駆動できな
い。例えば超電導電流密度が2000A／cm2の場合は
信号振幅電圧は0.5mVであり、抵抗１０２の抵抗
値を10Ωとすれば抵抗１０２に流れる電流は
50μA程度の少い電流でしかない。また抵抗１０
２に電流を多く流す様に設計すると、抵抗１０２
の抵抗値を小さくしなければならない。例えば超
電導電流密度が2000A／cm2の場合の信号振幅電圧
は0.5mVであり、抵抗１０２に流す電流を1mA
にしようとすると抵抗１０２の抵抗値は0.5Ωに
なる。この場合インダクタンス性の負荷を駆動し
た場合の遅延時間が遅くなる。例えば50PHのイ
ンダクタンス性の負荷を駆動するとそのために
100PSの遅延を生ずる。ジヨセフソン素子を使つ
た高速回路系では負荷抵抗や伝送線路のインピー
ダンスは10〜20Ωが良いとされているが、第１図
に示す回路は以上の説明より、伝送線路とマツチ
ングが悪いことは明らかである。
第４図は信号振幅電圧を大きくするための従来
技術を使つた例である。第４図に示す回路では２
個のジヨセフソン素子１０１ａ，１０１ｂを直列
につないだものを第１図のジヨセフソン素子１０
１とおきかえた構造をしている。第５図に示す回
路構造ではすべてのジヨセフソン素子１０１ａ，
１０１ｂが超電導状態にあれば出力端子１０７の
電位は接地電位すなわち0Vであり、すべてのジ
ヨセフソン素子１０１ａ，１０１ｂが電圧状態に
あれば出力端子１０７の電位は第３図に示す１個
のジヨセフソン素子の場合の信号振幅電圧VAの
２倍の電圧が現われる。すなわち第４図に示す回
路ではジヨセフソン素子を２個直列に接続したこ
とにより、信号振幅電圧は第１図に示す回路の２
倍の信号振幅電圧を得ることができる。第４図の
回路では２個のジヨセフソン素子を直列接続した
例を示したが、任意のｎ個のジヨセフソン素子を
直列接続すれば、VAのｎ倍の信号振幅電圧を得
られることは明らかである。しかし第４図に示す
回路ではコントロール電流が流れない時、ジヨセ
フソン素子１０１ａ，１０１ｂの両方とも必ずし
も超電導状態に復帰しない欠点である。以下に第
５図を使つてこの欠点を説明する。第５図はコン
トロール電流が流れない場合の２つのジヨセフソ
ン素子１０１ａ，１０１ｂを直列につないだもの
の電圧、電流特性，，と負荷抵抗１０２の
負荷直線R′を示している。第５図ではジヨセ
フソン素子１０１ａ，１０１ｂの両方とも超電導
状態にある場合、はジヨセフソン素子１０１
ａ，１０１ｂの一方が超電導状態、他方の電圧状
態にある場合、がジヨセフソン素子１０１ａ，
１０１ｂの両方とも電圧状態にある場合に相当す
る。コントロール電流が流れない場合の第４図に
示す回路の動作点は第５図中のＡ点、すなわち両
ジヨセフソン素子１０１ａ，１０１ｂとも超電導
状態にある場合と、Ｂ点すなわちジヨセフソン素
子１０１ａ，１０１ｂの一方が超電導、他方が電
圧状態にある場合の２つの場合が存在する。直流
電源駆動回路として第４図に示す回路を動作させ
るためには第２図、第３図で説明した様に、コン
トロール電流が流れない場合はジヨセフソン素子
１０１ａ，１０１ｂ両方とも超電導状態に復帰す
る様にしないと信号振幅電圧を大きくできないこ
とは明らかであり、第５図に示すＣ点の様な動作
点があることは不都合である。第５図に示す回路
は２個のジヨセフソン素子を直列に接続した場合
であるが、ｎ個のジヨセフソン素子を直列に接続
した場合も同様の、すなわちコントロール電流が
流れない時、必ずしも全部のジヨセフソン素子が
超電導状態に復帰しない欠点があることは明らか
である。
技術を使つた例である。第４図に示す回路では２
個のジヨセフソン素子１０１ａ，１０１ｂを直列
につないだものを第１図のジヨセフソン素子１０
１とおきかえた構造をしている。第５図に示す回
路構造ではすべてのジヨセフソン素子１０１ａ，
１０１ｂが超電導状態にあれば出力端子１０７の
電位は接地電位すなわち0Vであり、すべてのジ
ヨセフソン素子１０１ａ，１０１ｂが電圧状態に
あれば出力端子１０７の電位は第３図に示す１個
のジヨセフソン素子の場合の信号振幅電圧VAの
２倍の電圧が現われる。すなわち第４図に示す回
路ではジヨセフソン素子を２個直列に接続したこ
とにより、信号振幅電圧は第１図に示す回路の２
倍の信号振幅電圧を得ることができる。第４図の
回路では２個のジヨセフソン素子を直列接続した
例を示したが、任意のｎ個のジヨセフソン素子を
直列接続すれば、VAのｎ倍の信号振幅電圧を得
られることは明らかである。しかし第４図に示す
回路ではコントロール電流が流れない時、ジヨセ
フソン素子１０１ａ，１０１ｂの両方とも必ずし
も超電導状態に復帰しない欠点である。以下に第
５図を使つてこの欠点を説明する。第５図はコン
トロール電流が流れない場合の２つのジヨセフソ
ン素子１０１ａ，１０１ｂを直列につないだもの
の電圧、電流特性，，と負荷抵抗１０２の
負荷直線R′を示している。第５図ではジヨセ
フソン素子１０１ａ，１０１ｂの両方とも超電導
状態にある場合、はジヨセフソン素子１０１
ａ，１０１ｂの一方が超電導状態、他方の電圧状
態にある場合、がジヨセフソン素子１０１ａ，
１０１ｂの両方とも電圧状態にある場合に相当す
る。コントロール電流が流れない場合の第４図に
示す回路の動作点は第５図中のＡ点、すなわち両
ジヨセフソン素子１０１ａ，１０１ｂとも超電導
状態にある場合と、Ｂ点すなわちジヨセフソン素
子１０１ａ，１０１ｂの一方が超電導、他方が電
圧状態にある場合の２つの場合が存在する。直流
電源駆動回路として第４図に示す回路を動作させ
るためには第２図、第３図で説明した様に、コン
トロール電流が流れない場合はジヨセフソン素子
１０１ａ，１０１ｂ両方とも超電導状態に復帰す
る様にしないと信号振幅電圧を大きくできないこ
とは明らかであり、第５図に示すＣ点の様な動作
点があることは不都合である。第５図に示す回路
は２個のジヨセフソン素子を直列に接続した場合
であるが、ｎ個のジヨセフソン素子を直列に接続
した場合も同様の、すなわちコントロール電流が
流れない時、必ずしも全部のジヨセフソン素子が
超電導状態に復帰しない欠点があることは明らか
である。
本発明の目的は信号振幅電圧が大きく、かつ良
好に動作する直流電源駆動回路を提供することに
ある。
好に動作する直流電源駆動回路を提供することに
ある。
本発明の要点は負荷抵抗を並列に接続したジヨ
セフソン素子を任意個直列に接続したことにより
信号振幅電圧を大きく、かつ又第４図で示した様
な不都合な動作点が無い様な回路を実現したこと
である。
セフソン素子を任意個直列に接続したことにより
信号振幅電圧を大きく、かつ又第４図で示した様
な不都合な動作点が無い様な回路を実現したこと
である。
以下に実施例を使つて本発明を説明する。第６
図は本発明の基本エレメント５００で、負荷抵抗
１０２を並列に接続したジヨセフソン素子１０１
よりなる。コノトロール配線１０４はジヨセフソ
ン素子１０１の近傍に置かれ、端子１０５，１０
４を介して流れるコントロール電流cにより発
生する磁束はジヨセフソン素子１０１と鎖交す
る。ジヨセフソン素子１０１に鎖交する磁束によ
り、ジヨセフソン素子１０１に流れうる最大の超
電導電流nは制御される。第６図に示す基本エ
レメント500の電圧、電流特性は、ジヨセフソン
素子１０１の電圧、電流特性と、負荷抵抗１０２
の電圧、電流特性を合成して得られ、第７図、第
８図に示される。第７図はコントロール電流が流
れない場合で、ジヨセフソン素子１０１に流れう
る最大の超電導電流nは多く、第８図はコント
ロール電流が流れる場合で、ジヨセフソン素子１
０１に流れうる最大の超電導電流nは少い。基
本エレメント５００の電圧状態に止まれるための
最小電圧Vnioはジヨセフソン素子１０１単体のそ
れと同じであり、前記(1)式で表わされる。基本エ
レメント５００に端子１５０，１５１を介して流
す電流gを第７図、第８図の様に設定すれば、
コントロール電流の流れない場合の動作点は第７
図のA′点であつて、ジヨセフソン素子１０１は
超電導状態にあるため端子１５０，１５１間の電
圧は0Vであり、コントロール電流が流れる場合
の動作点は第８図のB′点であつて、ジヨセフソ
ン素子１０１は電圧状態にあるため端子１５０，
１５１間の電圧は0Vでない、第６図の動作点
B′に相当した電位差が現われる。第９図は本発
明の第１の実施例である。ジヨセフソン素子１０
１ａと負荷抵抗１０２ａより構成される第１の基
本エレメント５００ａとジヨセフソン素子１０１
ｂ、負荷抵抗１０２ｂより構成される第２の基本
エレメント５００ｂを直列に接続し、一端を接地
し他端を出力端子１０７に接続する。該直列接続
された基本エレメント５００ａ，５００ｂには定
電流源１０３より直流電流gが供給される。コ
ントロール配線１０４はジヨセフソン素子１０１
ａ，１０１ｂの近傍におかれ、端子１０５，１０
６を介して流れるコントロール電流により発生す
る磁束はジヨセフソン素子１０１ａ，１０１ｂと
鎖交する。ジヨセフソン素子１０１ａ，１０１ｂ
に流れうる最大の超電導電流は鎖交する磁束によ
り制御される。基本エレメント５００ａ，５００
ｂを直列接続したものの電圧、電流特性は第７
図、第８図に示す単体の基本エレメントの電圧、
電流特性を合成して得られ、コントロール電流が
流れる場合は第１１図で示される。第１０図で
は両ジヨセフソン素子１０１ａ，１０１ｂが超電
導状態に、はジヨセフソン素子１０１ａ，１０
１ｂの一方が超電導、他方が電圧状態に、は両
ジヨセフソン素子１０１ａ，１０１ｂが電圧状態
にある場合に相当する。負荷抵抗１０２ａ，１０
２ｂを選択することにより第１１図にの状態を
全く無くすことができる。第１０図、第１１図か
らわかる様にジヨセフソン素子１０１ａ，１０１
ｂの各々に負荷抵抗１０２ａ，１０２ｂを並列に
接続することにより、基本エレメント５００ａ，
５００ｂを直列に接続したものの等価的な最小電
圧は基本エレメント単体の最小電圧Vnioの２倍と
なる。定電流源１０３から供給される直流電流
ｇを第１０図、第１１図に示す様に設定すれば、
コントロール電流が流れない場合の動作点は第１
０図のA′点であつて、両方のジヨセフソン素子
１０１ａ，１０１ｂとも超電導状態にあるため出
力端子１０７の電位は接地電位すなわち0Vであ
り、コントロールが流れる場合の動作点は第１１
図のB′点であつて、両方のジヨセフソン素子１
０１ａ，１０１ｂとも電圧状態にあるため出力端
子１０７の電位は0Vでない第１１図のB′点に相
当すつ電位が表れる。この場合基本エレメント５
００ａ，５００ｂを直列したものの等価的な最小
電圧は基本エレメント単体の最小電圧の２倍とな
るから、第９図に示す回路の信号振幅電圧はジヨ
セフソン素子１０１ａ，又は１０１ｂ単体の電圧
状態に止まれる最小電圧Vnioの２倍まで大きくで
きる。第９図の回路では２個の基本エレメント５
００ａ，５００ｂを直列にした例を示したが、任
意のｎ個の基本エレメントを直列接続すれば、回
路の信号振幅電圧を最小電圧Vnioのｎ倍まで大き
くできることは明らかである。例えば、超電導電
流密度が2000A／cm2の場合の最小電圧Vnioは
0.5mVであるので、５個の基本エレメントを直列
接続すれは、第９図に示す回路の信号振幅電圧を
2.5mVまで大きくすることができる。
図は本発明の基本エレメント５００で、負荷抵抗
１０２を並列に接続したジヨセフソン素子１０１
よりなる。コノトロール配線１０４はジヨセフソ
ン素子１０１の近傍に置かれ、端子１０５，１０
４を介して流れるコントロール電流cにより発
生する磁束はジヨセフソン素子１０１と鎖交す
る。ジヨセフソン素子１０１に鎖交する磁束によ
り、ジヨセフソン素子１０１に流れうる最大の超
電導電流nは制御される。第６図に示す基本エ
レメント500の電圧、電流特性は、ジヨセフソン
素子１０１の電圧、電流特性と、負荷抵抗１０２
の電圧、電流特性を合成して得られ、第７図、第
８図に示される。第７図はコントロール電流が流
れない場合で、ジヨセフソン素子１０１に流れう
る最大の超電導電流nは多く、第８図はコント
ロール電流が流れる場合で、ジヨセフソン素子１
０１に流れうる最大の超電導電流nは少い。基
本エレメント５００の電圧状態に止まれるための
最小電圧Vnioはジヨセフソン素子１０１単体のそ
れと同じであり、前記(1)式で表わされる。基本エ
レメント５００に端子１５０，１５１を介して流
す電流gを第７図、第８図の様に設定すれば、
コントロール電流の流れない場合の動作点は第７
図のA′点であつて、ジヨセフソン素子１０１は
超電導状態にあるため端子１５０，１５１間の電
圧は0Vであり、コントロール電流が流れる場合
の動作点は第８図のB′点であつて、ジヨセフソ
ン素子１０１は電圧状態にあるため端子１５０，
１５１間の電圧は0Vでない、第６図の動作点
B′に相当した電位差が現われる。第９図は本発
明の第１の実施例である。ジヨセフソン素子１０
１ａと負荷抵抗１０２ａより構成される第１の基
本エレメント５００ａとジヨセフソン素子１０１
ｂ、負荷抵抗１０２ｂより構成される第２の基本
エレメント５００ｂを直列に接続し、一端を接地
し他端を出力端子１０７に接続する。該直列接続
された基本エレメント５００ａ，５００ｂには定
電流源１０３より直流電流gが供給される。コ
ントロール配線１０４はジヨセフソン素子１０１
ａ，１０１ｂの近傍におかれ、端子１０５，１０
６を介して流れるコントロール電流により発生す
る磁束はジヨセフソン素子１０１ａ，１０１ｂと
鎖交する。ジヨセフソン素子１０１ａ，１０１ｂ
に流れうる最大の超電導電流は鎖交する磁束によ
り制御される。基本エレメント５００ａ，５００
ｂを直列接続したものの電圧、電流特性は第７
図、第８図に示す単体の基本エレメントの電圧、
電流特性を合成して得られ、コントロール電流が
流れる場合は第１１図で示される。第１０図で
は両ジヨセフソン素子１０１ａ，１０１ｂが超電
導状態に、はジヨセフソン素子１０１ａ，１０
１ｂの一方が超電導、他方が電圧状態に、は両
ジヨセフソン素子１０１ａ，１０１ｂが電圧状態
にある場合に相当する。負荷抵抗１０２ａ，１０
２ｂを選択することにより第１１図にの状態を
全く無くすことができる。第１０図、第１１図か
らわかる様にジヨセフソン素子１０１ａ，１０１
ｂの各々に負荷抵抗１０２ａ，１０２ｂを並列に
接続することにより、基本エレメント５００ａ，
５００ｂを直列に接続したものの等価的な最小電
圧は基本エレメント単体の最小電圧Vnioの２倍と
なる。定電流源１０３から供給される直流電流
ｇを第１０図、第１１図に示す様に設定すれば、
コントロール電流が流れない場合の動作点は第１
０図のA′点であつて、両方のジヨセフソン素子
１０１ａ，１０１ｂとも超電導状態にあるため出
力端子１０７の電位は接地電位すなわち0Vであ
り、コントロールが流れる場合の動作点は第１１
図のB′点であつて、両方のジヨセフソン素子１
０１ａ，１０１ｂとも電圧状態にあるため出力端
子１０７の電位は0Vでない第１１図のB′点に相
当すつ電位が表れる。この場合基本エレメント５
００ａ，５００ｂを直列したものの等価的な最小
電圧は基本エレメント単体の最小電圧の２倍とな
るから、第９図に示す回路の信号振幅電圧はジヨ
セフソン素子１０１ａ，又は１０１ｂ単体の電圧
状態に止まれる最小電圧Vnioの２倍まで大きくで
きる。第９図の回路では２個の基本エレメント５
００ａ，５００ｂを直列にした例を示したが、任
意のｎ個の基本エレメントを直列接続すれば、回
路の信号振幅電圧を最小電圧Vnioのｎ倍まで大き
くできることは明らかである。例えば、超電導電
流密度が2000A／cm2の場合の最小電圧Vnioは
0.5mVであるので、５個の基本エレメントを直列
接続すれは、第９図に示す回路の信号振幅電圧を
2.5mVまで大きくすることができる。
第１２図は本発明による実施例である。第１２
図に示す回路は第９図に示す回路の出力端子１０
７を終端抵抗２０１を介して接地した構造であ
る。終端抵抗２０１の負荷直線R″を第１０図、
第１１図に描き動作点を求めると、第１３図の
A″点、第１４図のB″点となる。コントロール電
流が流れない場合の動作点は第１３図のA″点で
あつて、両ジヨセフソン素子１０１ａ，１０１ｂ
とも超電導状態にあるため出力端子１０７の電位
は0Vであり、コントロール電流が流れる場合の
動作点は第１４図のB″点であつて、両ジヨセフ
ソン素子１０１ａ，１０１ｂとも電圧状態にある
ため出力端子１０７の電位は第１４図のB″点に
相当する電位が現れる。抵抗２０１の抵抗値を大
きくすると、第９図に示す回路と同等の信号振幅
電圧で動作する回路を実現できることは明らかで
ある。
図に示す回路は第９図に示す回路の出力端子１０
７を終端抵抗２０１を介して接地した構造であ
る。終端抵抗２０１の負荷直線R″を第１０図、
第１１図に描き動作点を求めると、第１３図の
A″点、第１４図のB″点となる。コントロール電
流が流れない場合の動作点は第１３図のA″点で
あつて、両ジヨセフソン素子１０１ａ，１０１ｂ
とも超電導状態にあるため出力端子１０７の電位
は0Vであり、コントロール電流が流れる場合の
動作点は第１４図のB″点であつて、両ジヨセフ
ソン素子１０１ａ，１０１ｂとも電圧状態にある
ため出力端子１０７の電位は第１４図のB″点に
相当する電位が現れる。抵抗２０１の抵抗値を大
きくすると、第９図に示す回路と同等の信号振幅
電圧で動作する回路を実現できることは明らかで
ある。
第１５図は本発明による第３の実施例である。
第１５図に示す回路は第９図に示す回路の出力端
子１０７を伝送線路２０２、終端抵抗２０１を介
して接地した構造である。伝送線路２０２の特性
インピーダンスZ0を終端抵抗２０１の抵抗値と一
致させれば第１５図に示す回路の動作は第９図に
示す回路の動作と同じであることは明らかであ
る。第１２図、第１５図に示す回路では２個の基
本エレメント５００ａ，５００ｂを直列接続した
例を示したが、他により多くの基本エレメントを
直列接続すればより大きな信号振幅電圧で動作す
る回路を実現できることは明らかである。例え
ば、超電導電流密度が2000A／cm2の場合の最小電
圧Vnioは0.5mVであるので、基本エレメントを５
個直列接続すれば第１２図、第１５図に示す回路
の信号振幅電圧は2.5mVとなり、伝送線路２０
２、終端抵抗２０１のインピーダンスを10Ωとす
れば、終端抵抗２０１には250μAの電流を流すこ
とができる。この電流値であるなら次段の回路を
駆動することは可能である。
第１５図に示す回路は第９図に示す回路の出力端
子１０７を伝送線路２０２、終端抵抗２０１を介
して接地した構造である。伝送線路２０２の特性
インピーダンスZ0を終端抵抗２０１の抵抗値と一
致させれば第１５図に示す回路の動作は第９図に
示す回路の動作と同じであることは明らかであ
る。第１２図、第１５図に示す回路では２個の基
本エレメント５００ａ，５００ｂを直列接続した
例を示したが、他により多くの基本エレメントを
直列接続すればより大きな信号振幅電圧で動作す
る回路を実現できることは明らかである。例え
ば、超電導電流密度が2000A／cm2の場合の最小電
圧Vnioは0.5mVであるので、基本エレメントを５
個直列接続すれば第１２図、第１５図に示す回路
の信号振幅電圧は2.5mVとなり、伝送線路２０
２、終端抵抗２０１のインピーダンスを10Ωとす
れば、終端抵抗２０１には250μAの電流を流すこ
とができる。この電流値であるなら次段の回路を
駆動することは可能である。
本発明の他の効果として、各ジヨセフソン素子
に並列接続されている抵抗により、基本エレメン
トを直列接続した場合にジヨセフソン素子間で発
生する非線形共振現象をおさえられることがあげ
られる。
に並列接続されている抵抗により、基本エレメン
トを直列接続した場合にジヨセフソン素子間で発
生する非線形共振現象をおさえられることがあげ
られる。
以上の本発明の実施例ではジヨセフソン素子と
して何ら規定していないが、ジヨセフソン素子と
してジヨセフソン接合でも、ジヨセフソン干渉計
でも良いことは明らかである。
して何ら規定していないが、ジヨセフソン素子と
してジヨセフソン接合でも、ジヨセフソン干渉計
でも良いことは明らかである。
以上説明したごとく本発明によれば簡単な構造
で信号振幅電圧が大きく、直流電源駆動で良好に
動作する回路を実現できる。そのため本発明を使
えば設計マージンが広く、伝送線路の特性インピ
ーダンスとマツチングの良く、安定に動作する直
流電源駆動回路が実現でき、その効果は大きい。
で信号振幅電圧が大きく、直流電源駆動で良好に
動作する回路を実現できる。そのため本発明を使
えば設計マージンが広く、伝送線路の特性インピ
ーダンスとマツチングの良く、安定に動作する直
流電源駆動回路が実現でき、その効果は大きい。
第１図は従来技術による直流電源駆動回路の
例、第２図、第３図は第１図に示す回路の動作を
説明する図、第４図は従来技術による他の回路
例、第５図は第４図に示す回路の動作を説明する
図、第６図は本発明の基本エレメントの構成図、
第７図、第８図は基本エレメントの動作を説明す
る図、第９図、第１２図、第１５図は本発明の実
施例図、第１０図、第１１図、第１３図、第１４
図は夫々本発明の実施図の電圧電流特性を説明す
るための図である。 １０１……ジヨセフソン素子、１０２……負荷
抵抗、１０３……定電流源、１０４……コントロ
ール配線、２０１……終端抵抗、２０２……伝送
線路。
例、第２図、第３図は第１図に示す回路の動作を
説明する図、第４図は従来技術による他の回路
例、第５図は第４図に示す回路の動作を説明する
図、第６図は本発明の基本エレメントの構成図、
第７図、第８図は基本エレメントの動作を説明す
る図、第９図、第１２図、第１５図は本発明の実
施例図、第１０図、第１１図、第１３図、第１４
図は夫々本発明の実施図の電圧電流特性を説明す
るための図である。 １０１……ジヨセフソン素子、１０２……負荷
抵抗、１０３……定電流源、１０４……コントロ
ール配線、２０１……終端抵抗、２０２……伝送
線路。
Claims (1)
- 【特許請求の範囲】 １ 負荷抵抗とこの負荷抵抗と並列に接続したジ
ヨセフソン素子とからなるエレメントが複数個直
列に接続され、上記複数のジヨセフソン素子に共
通に鎖交する磁束を印加して上記複数のジヨセフ
ソン素子の電流−電圧特性を変化するための制御
手段と、上記複数のジヨセフソン素子に直流電流
を供給するための電流源と、上記直列に接続され
た複数のジヨセフソン素子と並列に接続された終
端抵抗とを有することを特徴とするジヨセフソン
論理回路。 ２ 特許請求の範囲第１項に記載のジヨセフソン
論理回路において、前記複数の負荷抵抗の大きさ
は、前記制御手段により前記直列に接続されたジ
ヨセフソン素子の全てが電圧状態若しくは全てが
超電導状態に変化するように選択されてなるジヨ
セフソン論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138576A JPS5840874A (ja) | 1981-09-04 | 1981-09-04 | ジヨセフソン論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138576A JPS5840874A (ja) | 1981-09-04 | 1981-09-04 | ジヨセフソン論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5840874A JPS5840874A (ja) | 1983-03-09 |
| JPH0440871B2 true JPH0440871B2 (ja) | 1992-07-06 |
Family
ID=15225351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56138576A Granted JPS5840874A (ja) | 1981-09-04 | 1981-09-04 | ジヨセフソン論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840874A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3522934A1 (de) * | 1985-06-27 | 1987-01-08 | Thomson Brandt Gmbh | Videorecorder |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS525282A (en) * | 1975-06-30 | 1977-01-14 | Ibm | Josephson junction circuit |
-
1981
- 1981-09-04 JP JP56138576A patent/JPS5840874A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS525282A (en) * | 1975-06-30 | 1977-01-14 | Ibm | Josephson junction circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5840874A (ja) | 1983-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE512591C2 (sv) | Anordning och förfarande avseende digital information | |
| GB1483110A (en) | Superconductive circuits | |
| US4039856A (en) | Distributed josephson junction logic circuit | |
| JPH0440871B2 (ja) | ||
| JPH0136290B2 (ja) | ||
| US4611132A (en) | Circuit utilizing Josephson effect | |
| JPH0360219A (ja) | 超伝導しきい値論理回路 | |
| JPH033396B2 (ja) | ||
| US6744306B2 (en) | Filter circuit | |
| EP0624802B1 (de) | Schaltungsanordnung zum Gleichrichten von Wechselspannungssignalen | |
| JP2802452B2 (ja) | 超伝導しきい値論理回路 | |
| JP2924398B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| US5077493A (en) | Wired logic circuit for use in gate array integrated circuit | |
| JPH0636577A (ja) | 多段階可変コンダクタンス回路およびそれを用いたニューロチップ | |
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JPH0417566B2 (ja) | ||
| JPH079106Y2 (ja) | Ｉ／ｏスイッチ回路 | |
| JPH10107635A (ja) | ２セグメントラダー回路及びデジタル・アナログ変換器 | |
| JPH0223033B2 (ja) | ||
| JPH01125115A (ja) | 超電導回路 | |
| JPS63238721A (ja) | 超格子ダイオ−ド論理回路 | |
| JPH023327B2 (ja) | ||
| JPS62502507A (ja) | 耐短絡性終段回路の出力制限制御装置 | |
| JPH053036B2 (ja) | ||
| JPS59122236A (ja) | 定電流供給回路 |