JPH0636577A - 多段階可変コンダクタンス回路およびそれを用いたニューロチップ - Google Patents
多段階可変コンダクタンス回路およびそれを用いたニューロチップInfo
- Publication number
- JPH0636577A JPH0636577A JP19386092A JP19386092A JPH0636577A JP H0636577 A JPH0636577 A JP H0636577A JP 19386092 A JP19386092 A JP 19386092A JP 19386092 A JP19386092 A JP 19386092A JP H0636577 A JPH0636577 A JP H0636577A
- Authority
- JP
- Japan
- Prior art keywords
- variable conductance
- circuit
- negative resistance
- fet
- stable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5614—Multilevel memory cell comprising negative resistance, quantum tunneling or resonance tunneling elements
Abstract
(57)【要約】
【目的】 多段階可変コンダクタンス回路の多重微分負
性抵抗素子の負性抵抗特性の段数を増やすことなく安定
動作点の数を増加する。 【構成】 ２段の負性抵抗特性を有する多重微分負性抵
抗素子１とノーマリオン型の負荷ＦＥＴ５とを直列に接
続し、接続点に可変コンダクタンス素子としのＦＥＴ３
のゲート電極を接続する。また、２段の負性抵抗特性を
有する多重微分負性抵抗素子２とノーマリオン型の負荷
ＦＥＴ６とを直列に接続し、接続点に可変コンダクタン
ス素子としのＦＥＴ４のゲート電極を接続する。そし
て、両ＦＥＴ３,４を並列接続する。このように、多段
階可変コンダクタンス回路を２セット用いることによっ
て可変コンダクタンスの動作点を増加し、延いては安定
動作点の数を増加する。
性抵抗素子の負性抵抗特性の段数を増やすことなく安定
動作点の数を増加する。 【構成】 ２段の負性抵抗特性を有する多重微分負性抵
抗素子１とノーマリオン型の負荷ＦＥＴ５とを直列に接
続し、接続点に可変コンダクタンス素子としのＦＥＴ３
のゲート電極を接続する。また、２段の負性抵抗特性を
有する多重微分負性抵抗素子２とノーマリオン型の負荷
ＦＥＴ６とを直列に接続し、接続点に可変コンダクタン
ス素子としのＦＥＴ４のゲート電極を接続する。そし
て、両ＦＥＴ３,４を並列接続する。このように、多段
階可変コンダクタンス回路を２セット用いることによっ
て可変コンダクタンスの動作点を増加し、延いては安定
動作点の数を増加する。
Description
【０００１】
【産業上の利用分野】この発明は、多段階可変コンダク
タンス回路の改良とその改良された多段階可変コンダク
タンスをシナプスとして用いたニューロチップに関す
る。
タンス回路の改良とその改良された多段階可変コンダク
タンスをシナプスとして用いたニューロチップに関す
る。
【０００２】
【従来の技術】一般に、ニューラルネットワークを形成
する各ニューロンのシナプスを半導体デバイスによって
構成する方法として、可変コンダクタンスによって構成
する方法がある。その際に、可変コンダクタンスの動作
を制御する具体的な方法の一つとして特開平２−１１３
４９４号公報に示されている方法がある。
する各ニューロンのシナプスを半導体デバイスによって
構成する方法として、可変コンダクタンスによって構成
する方法がある。その際に、可変コンダクタンスの動作
を制御する具体的な方法の一つとして特開平２−１１３
４９４号公報に示されている方法がある。
【０００３】この制御方法は、電流−電圧特性に２箇所
以上の負性抵抗特性を有する多重微分負性抵抗素子と負
荷素子とを直列に接続し、その接続点に可変コンダクタ
ンス素子を接続して成る多段階可変コンダクタンス回路
による方法である。
以上の負性抵抗特性を有する多重微分負性抵抗素子と負
荷素子とを直列に接続し、その接続点に可変コンダクタ
ンス素子を接続して成る多段階可変コンダクタンス回路
による方法である。
【０００４】図４は、上記特開平２−１１３４９４号公
報に開示されているシナプスを形成する多段階可変コン
ダクタンス回路の回路図である。図４において、２０は
多重微分負性抵抗素子、２１はＦＥＴ(電界効果トラン
ジスタ)、２２はノーマリオン型の負荷ＦＥＴ、２３は
電源端子、２４は制御電圧入力端子である。尚、ＦＥＴ
２１は可変コンダクタンス素子として動作する。
報に開示されているシナプスを形成する多段階可変コン
ダクタンス回路の回路図である。図４において、２０は
多重微分負性抵抗素子、２１はＦＥＴ(電界効果トラン
ジスタ)、２２はノーマリオン型の負荷ＦＥＴ、２３は
電源端子、２４は制御電圧入力端子である。尚、ＦＥＴ
２１は可変コンダクタンス素子として動作する。
【０００５】ここで、上記多重微分負性抵抗素子２０に
流れる電流をＩとし、電源端子２３に印加される電圧を
Ｖ0とし、制御電圧入力端子２４の電圧をＶとすると、
図５において曲線２５で示すような電流−電圧特性を示
す。一方、負荷ＦＥＴ２２に掛かる電圧は(Ｖ0−Ｖ)で
あり、負荷ＦＥＴ２２を流れる電流もＩであるから、図
５において曲線２６で示すような電流−電圧特性を示
す。
流れる電流をＩとし、電源端子２３に印加される電圧を
Ｖ0とし、制御電圧入力端子２４の電圧をＶとすると、
図５において曲線２５で示すような電流−電圧特性を示
す。一方、負荷ＦＥＴ２２に掛かる電圧は(Ｖ0−Ｖ)で
あり、負荷ＦＥＴ２２を流れる電流もＩであるから、図
５において曲線２６で示すような電流−電圧特性を示
す。
【０００６】したがって、上記曲線２５と曲線２６との
交点がこの多段階可変コンダクタンス回路の動作点とな
る。そして、そのうち安定であるのは点２７,点２８お
よび点２９の３点であり、ＦＥＴ２１のゲート電位Ｖは
上記安定点２７,２８,２９の電位のいずれかの電位(安
定電位)になる。これらの安定電位の切り替えは、制御
電圧入力端子２４を適当な抵抗を介して接地するするこ
とによって可能である。こうして、上記３つの安定点２
７,２８,２９の電圧のいずれかをＦＥＴ２１のゲート電
極に切り替え印加することによって、ＦＥＴ２１のコン
ダクタンスを３段階に制御できるのである。
交点がこの多段階可変コンダクタンス回路の動作点とな
る。そして、そのうち安定であるのは点２７,点２８お
よび点２９の３点であり、ＦＥＴ２１のゲート電位Ｖは
上記安定点２７,２８,２９の電位のいずれかの電位(安
定電位)になる。これらの安定電位の切り替えは、制御
電圧入力端子２４を適当な抵抗を介して接地するするこ
とによって可能である。こうして、上記３つの安定点２
７,２８,２９の電圧のいずれかをＦＥＴ２１のゲート電
極に切り替え印加することによって、ＦＥＴ２１のコン
ダクタンスを３段階に制御できるのである。
【０００７】尚、図５に示す曲線２５における負性抵抗
特性は２段であるが、３段またはそれ以上の負性抵抗特
性であっても動作点の数が変わるだけで動作原理は変わ
らない。
特性は２段であるが、３段またはそれ以上の負性抵抗特
性であっても動作点の数が変わるだけで動作原理は変わ
らない。
【０００８】
【発明が解決しようとする課題】一般に、ニューロチッ
プの処理機能を高めるには、ニューロン回路の上記シナ
プスにおける結合強度の階調数を高める必要がある。
プの処理機能を高めるには、ニューロン回路の上記シナ
プスにおける結合強度の階調数を高める必要がある。
【０００９】従来、上述のような多段階可変コンダクタ
ンス回路によって形成された上記シナプスでは、ＦＥＴ
２１を結合強度を与えるための結合素子とし、このＦＥ
Ｔ２１のコンダクタンスを多段階に変化させることによ
って結合強度の階調を変化させる。したがって、上記シ
ナプスの結合強度の階調数は、図４に示す多段階可変コ
ンダクタンス回路における上記安定点２７,２８,２９の
数である。そして、この安定点の数は多重微分負性抵抗
素子２０の負性抵抗特性の段数によって制御できる。
ンス回路によって形成された上記シナプスでは、ＦＥＴ
２１を結合強度を与えるための結合素子とし、このＦＥ
Ｔ２１のコンダクタンスを多段階に変化させることによ
って結合強度の階調を変化させる。したがって、上記シ
ナプスの結合強度の階調数は、図４に示す多段階可変コ
ンダクタンス回路における上記安定点２７,２８,２９の
数である。そして、この安定点の数は多重微分負性抵抗
素子２０の負性抵抗特性の段数によって制御できる。
【００１０】しかしながら、上記多重微分負性抵抗素子
２０の負性抵抗特性の段数を増やすには多重微分負性抵
抗素子２０の構造が複雑化する。したがって、多重微分
負性抵抗素子２０の負性抵抗特性の段数を増やすには限
界があり、シナプスの結合強度の階調数にもおのずと限
界があるという問題がある。
２０の負性抵抗特性の段数を増やすには多重微分負性抵
抗素子２０の構造が複雑化する。したがって、多重微分
負性抵抗素子２０の負性抵抗特性の段数を増やすには限
界があり、シナプスの結合強度の階調数にもおのずと限
界があるという問題がある。
【００１１】そこで、この発明の目的は、多重微分負性
抵抗素子の負性抵抗特性の段数を増やすことなく安定動
作点数を増加できる多段階可変コンダクタンス回路、及
び、多重微分負性抵抗素子の負性抵抗特性の段数を増や
すことなく容易にシナプスの結合強度の階調数を増加で
きる多段階可変コンダクタンス回路を用いたニューロチ
ップを提供することにある。
抵抗素子の負性抵抗特性の段数を増やすことなく安定動
作点数を増加できる多段階可変コンダクタンス回路、及
び、多重微分負性抵抗素子の負性抵抗特性の段数を増や
すことなく容易にシナプスの結合強度の階調数を増加で
きる多段階可変コンダクタンス回路を用いたニューロチ
ップを提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明の多段階可変コンダクタンス回路は、互
いに接続された複数の可変コンダクタンス素子と、上記
複数の可変コンダクタンス素子夫々の制御端子に接続さ
れて上記可変コンダクタンス素子を多段階に制御する複
数の多値安定回路を備えて、上記複数の多値安定回路の
夫々は互いに安定点が異なることを特徴としている。
め、第１の発明の多段階可変コンダクタンス回路は、互
いに接続された複数の可変コンダクタンス素子と、上記
複数の可変コンダクタンス素子夫々の制御端子に接続さ
れて上記可変コンダクタンス素子を多段階に制御する複
数の多値安定回路を備えて、上記複数の多値安定回路の
夫々は互いに安定点が異なることを特徴としている。
【００１３】又、第２の発明の多段階可変コンダクタン
ス回路は、第１の発明の多段階可変コンダクタンス回路
において、上記可変コンダクタンス素子は電界効果トラ
ンジスタで形成され、上記多値安定回路は電流−電圧特
性に２箇所以上の負性抵抗特性を有する多重微分負性抵
抗素子と負荷素子を直列に接続して形成されて、上記多
重微分負性抵抗素子と負荷素子の接続点が上記電界効果
トランジスタのゲート端子に接続されて成ることを特徴
としている。
ス回路は、第１の発明の多段階可変コンダクタンス回路
において、上記可変コンダクタンス素子は電界効果トラ
ンジスタで形成され、上記多値安定回路は電流−電圧特
性に２箇所以上の負性抵抗特性を有する多重微分負性抵
抗素子と負荷素子を直列に接続して形成されて、上記多
重微分負性抵抗素子と負荷素子の接続点が上記電界効果
トランジスタのゲート端子に接続されて成ることを特徴
としている。
【００１４】又、第３の発明の多段階可変コンダクタン
ス回路を用いたニューロチップは、ニューロ演算を行う
ニューロン回路のシナプス部を第１あるいは第２の発明
の多段階可変コンダクタンス回路で形成したことを特徴
としている。
ス回路を用いたニューロチップは、ニューロ演算を行う
ニューロン回路のシナプス部を第１あるいは第２の発明
の多段階可変コンダクタンス回路で形成したことを特徴
としている。
【００１５】
【作用】第１の発明では、複数の多値安定回路の夫々に
おける安定点から得られた信号が、互いに接続されてい
る複数の可変コンダクタンス素子のいずれか一つの制御
端子に入力され、上記各可変コンダクタンス素子が多段
階に制御される。その際に、上記複数の多値安定回路は
互いに安定点が異なるために、上記互いに接続された複
数の可変コンダクタンス素子の合成コンダクタンスは上
記可変コンダクタンス素子と多値安定回路の組が一組の
場合よりも多段階に制御される。
おける安定点から得られた信号が、互いに接続されてい
る複数の可変コンダクタンス素子のいずれか一つの制御
端子に入力され、上記各可変コンダクタンス素子が多段
階に制御される。その際に、上記複数の多値安定回路は
互いに安定点が異なるために、上記互いに接続された複
数の可変コンダクタンス素子の合成コンダクタンスは上
記可変コンダクタンス素子と多値安定回路の組が一組の
場合よりも多段階に制御される。
【００１６】また、第２の発明では、電流−電圧特性に
２箇所以上の負性抵抗特性を有する多重微分負性抵抗素
子と負荷素子を直列に接続して成る複数の多値安定回路
に電源電圧を印加し、上記多重微分負性抵抗素子と負荷
素子との接続点の電位を制御する。そうすると、上記各
多値安定回路毎に異なる複数の安定点が得られる。そし
て、各多値安定回路における上記多重微分負性抵抗素子
と負荷素子の接続点における各安定点の電圧が対応する
可変コンダクタンスである電界効果トランジスタのゲー
ト端子に印加され、上記各電界効果トランジスタのコン
ダクタンスが多段階に設定される。こうして、複数の多
値安定回路によって、互いに接続された複数の電界効果
トランジスタの合成コンダクタンスが上記多値安定回路
と可変コンダクタンス素子との組が一組の場合よりも多
段階に制御される。
２箇所以上の負性抵抗特性を有する多重微分負性抵抗素
子と負荷素子を直列に接続して成る複数の多値安定回路
に電源電圧を印加し、上記多重微分負性抵抗素子と負荷
素子との接続点の電位を制御する。そうすると、上記各
多値安定回路毎に異なる複数の安定点が得られる。そし
て、各多値安定回路における上記多重微分負性抵抗素子
と負荷素子の接続点における各安定点の電圧が対応する
可変コンダクタンスである電界効果トランジスタのゲー
ト端子に印加され、上記各電界効果トランジスタのコン
ダクタンスが多段階に設定される。こうして、複数の多
値安定回路によって、互いに接続された複数の電界効果
トランジスタの合成コンダクタンスが上記多値安定回路
と可変コンダクタンス素子との組が一組の場合よりも多
段階に制御される。
【００１７】また、第３の発明では、ニューロ演算を行
うニューロン回路のシナプス部を形成する多段階可変コ
ンダクタンス回路における可変コンダクタンス素子が、
可変コンダクタンス素子と多値安定回路の組が一組であ
る場合よりも多段階に制御される。こうして、上記可変
コンダクタンス素子と多値安定回路の組が一組である場
合よりも多段階に上記シナプス部における結合強度が制
御される。
うニューロン回路のシナプス部を形成する多段階可変コ
ンダクタンス回路における可変コンダクタンス素子が、
可変コンダクタンス素子と多値安定回路の組が一組であ
る場合よりも多段階に制御される。こうして、上記可変
コンダクタンス素子と多値安定回路の組が一組である場
合よりも多段階に上記シナプス部における結合強度が制
御される。
【００１８】
【実施例】以下、この発明を図示の実施例により詳細に
説明する。尚、この発明は以下の実施例に限定されるも
のではない。図１および図２は本実施例のニューロチッ
プにおけるシナプスを構成する多段階可変コンダクタン
ス回路の回路図である。
説明する。尚、この発明は以下の実施例に限定されるも
のではない。図１および図２は本実施例のニューロチッ
プにおけるシナプスを構成する多段階可変コンダクタン
ス回路の回路図である。
【００１９】図１および図２において、１,２は多重微
分負性抵抗素子、３,４はＦＥＴ、５,６はノーマリオン
型の負荷ＦＥＴ、７,８は電源端子、９,１０は制御電圧
入力端子である。ここで、図１に示す多段階可変コンダ
クタンス回路は、図４に示すような多重微分負性抵抗素
子１,ＦＥＴ３,ノーマリオン型の負荷ＦＥＴ５,電源端
子７および制御電圧入力端子９から成る多段階可変コン
ダクタンス回路と多重微分負性抵抗素子２,ＦＥＴ４,ノ
ーマリオン型の負荷ＦＥＴ６,電源端子８および制御電
圧入力端子１０から成る多段階可変コンダクタンス回路
とにおけるＦＥＴ３およびＦＥＴ４を並列に接続したも
のである。これに対して、図２に示す多段階可変コンダ
クタンス回路は、上記２つの多段階可変コンダクタンス
回路におけるＦＥＴ３およびＦＥＴ４を直列に接続した
ものである。尚、上記ＦＥＴ３,４は可変コンダクタン
スとして動作する。
分負性抵抗素子、３,４はＦＥＴ、５,６はノーマリオン
型の負荷ＦＥＴ、７,８は電源端子、９,１０は制御電圧
入力端子である。ここで、図１に示す多段階可変コンダ
クタンス回路は、図４に示すような多重微分負性抵抗素
子１,ＦＥＴ３,ノーマリオン型の負荷ＦＥＴ５,電源端
子７および制御電圧入力端子９から成る多段階可変コン
ダクタンス回路と多重微分負性抵抗素子２,ＦＥＴ４,ノ
ーマリオン型の負荷ＦＥＴ６,電源端子８および制御電
圧入力端子１０から成る多段階可変コンダクタンス回路
とにおけるＦＥＴ３およびＦＥＴ４を並列に接続したも
のである。これに対して、図２に示す多段階可変コンダ
クタンス回路は、上記２つの多段階可変コンダクタンス
回路におけるＦＥＴ３およびＦＥＴ４を直列に接続した
ものである。尚、上記ＦＥＴ３,４は可変コンダクタン
スとして動作する。
【００２０】上記構成の多段階可変コンダクタンス回路
において、上記二つの多重微分負性抵抗素子１,２の負
性抵抗特性は等しく設定され、二つのＦＥＴ３,４の電
流−電圧特性も等しく設定されている。一方、二つのノ
ーマリオン型の負荷ＦＥＴ５,６は、負荷ＦＥＴ５より
負荷ＦＥＴ６の電流が大きくなるように両負荷ＦＥＴの
ゲート幅が設定されている。
において、上記二つの多重微分負性抵抗素子１,２の負
性抵抗特性は等しく設定され、二つのＦＥＴ３,４の電
流−電圧特性も等しく設定されている。一方、二つのノ
ーマリオン型の負荷ＦＥＴ５,６は、負荷ＦＥＴ５より
負荷ＦＥＴ６の電流が大きくなるように両負荷ＦＥＴの
ゲート幅が設定されている。
【００２１】ここで、図１および図２において、上記多
重微分負性抵抗素子１に流れる電流をＩ1とし、電源端
子７に印加される電圧をＶ0とし、制御電圧入力端子９
の電圧をＶ1とすると、図３において曲線１１で示すよ
うな電流−電圧特性になる。一方、負荷ＦＥＴ５に掛か
る電圧は(Ｖ0−Ｖ1)であり、負荷ＦＥＴ５を流れる電流
もＩ1であるから、図３において曲線１２で示すような
電流−電圧特性になる。
重微分負性抵抗素子１に流れる電流をＩ1とし、電源端
子７に印加される電圧をＶ0とし、制御電圧入力端子９
の電圧をＶ1とすると、図３において曲線１１で示すよ
うな電流−電圧特性になる。一方、負荷ＦＥＴ５に掛か
る電圧は(Ｖ0−Ｖ1)であり、負荷ＦＥＴ５を流れる電流
もＩ1であるから、図３において曲線１２で示すような
電流−電圧特性になる。
【００２２】したがって、上記曲線１１と曲線１２との
交点がこの多段階可変コンダクタンス回路の動作点とな
る。そして、そのうち安定であるのは点１３,点１４お
よび点１５の３点であり、ＦＥＴ３のゲート電位Ｖ1は
上記安定点１３,１４,１５の電位のいずれかの電位にな
る。これらの安定電位の切り替えは、制御電圧入力端子
９を適当な抵抗を介して接地するすることによって可能
となる。こうして、上記３つの安定点１３,１４,１５の
電圧のいずれかをＦＥＴ３のゲート電極に切り替え印加
することによって、ＦＥＴ３のコンダクタンスを３段階
に制御することができるのである。
交点がこの多段階可変コンダクタンス回路の動作点とな
る。そして、そのうち安定であるのは点１３,点１４お
よび点１５の３点であり、ＦＥＴ３のゲート電位Ｖ1は
上記安定点１３,１４,１５の電位のいずれかの電位にな
る。これらの安定電位の切り替えは、制御電圧入力端子
９を適当な抵抗を介して接地するすることによって可能
となる。こうして、上記３つの安定点１３,１４,１５の
電圧のいずれかをＦＥＴ３のゲート電極に切り替え印加
することによって、ＦＥＴ３のコンダクタンスを３段階
に制御することができるのである。
【００２３】同様に、上記多重微分負性抵抗素子２に流
れる電流をＩ2とし、電源端子８に印加される電圧をＶ0
とし、制御電圧入力端子１０の電圧をＶ2とすると、図
３において曲線１１で示すような電流−電圧特性にな
る。一方、負荷ＦＥＴ６に掛かる電圧は(Ｖ0−Ｖ2)であ
り、負荷ＦＥＴ６を流れる電流もＩ2であるから、図３
において曲線１６で示すような電流−電圧特性になる。
れる電流をＩ2とし、電源端子８に印加される電圧をＶ0
とし、制御電圧入力端子１０の電圧をＶ2とすると、図
３において曲線１１で示すような電流−電圧特性にな
る。一方、負荷ＦＥＴ６に掛かる電圧は(Ｖ0−Ｖ2)であ
り、負荷ＦＥＴ６を流れる電流もＩ2であるから、図３
において曲線１６で示すような電流−電圧特性になる。
【００２４】したがって、上記曲線１１と曲線１６との
交点がこの多段階可変コンダクタンス回路の動作点とな
る。そして、そのうち安定であるのは点１７,点１８お
よび点１９の３点であり、ＦＥＴ４のゲート電位Ｖ2は
上記安定点１７,１８,１９の電位のいずれかの電位にな
る。これらの安定電位の切り替えは、制御電圧入力端子
１０を適当な抵抗を介して接地するすることによって可
能となる。こうして、上記３つの安定点１７,１８,１９
の電圧のいずれかをＦＥＴ４のゲート電極に切り替え印
加することによって、ＦＥＴ４のコンダクタンスを３段
階に制御することができるのである。
交点がこの多段階可変コンダクタンス回路の動作点とな
る。そして、そのうち安定であるのは点１７,点１８お
よび点１９の３点であり、ＦＥＴ４のゲート電位Ｖ2は
上記安定点１７,１８,１９の電位のいずれかの電位にな
る。これらの安定電位の切り替えは、制御電圧入力端子
１０を適当な抵抗を介して接地するすることによって可
能となる。こうして、上記３つの安定点１７,１８,１９
の電圧のいずれかをＦＥＴ４のゲート電極に切り替え印
加することによって、ＦＥＴ４のコンダクタンスを３段
階に制御することができるのである。
【００２５】ここで、上記ＦＥＴ３のゲート電位Ｖ1と
ＦＥＴ４のゲート電位Ｖ2の各安定点の電位の高さは、
点１３＜点１７＜点１４＜点１８＜点１５＜点１９の順
に高くなっている。また、上述のように、制御電圧入力
端子９,１０を夫々適当な抵抗を介して接地して各安定
点を切り替えることができるのであるが、接地の際に制
御電圧入力端子９,１０の電圧が等しくなるように接地
抵抗を選ぶと、ＦＥＴ３,４のゲート電位の組み合わせ
(Ｖ1,Ｖ2)は、(点１３,点１７)，(点１４,点１７)，(点
１４,点１８)，(点１５,点１８)，(点１５,点１９)の５
通りとなる。
ＦＥＴ４のゲート電位Ｖ2の各安定点の電位の高さは、
点１３＜点１７＜点１４＜点１８＜点１５＜点１９の順
に高くなっている。また、上述のように、制御電圧入力
端子９,１０を夫々適当な抵抗を介して接地して各安定
点を切り替えることができるのであるが、接地の際に制
御電圧入力端子９,１０の電圧が等しくなるように接地
抵抗を選ぶと、ＦＥＴ３,４のゲート電位の組み合わせ
(Ｖ1,Ｖ2)は、(点１３,点１７)，(点１４,点１７)，(点
１４,点１８)，(点１５,点１８)，(点１５,点１９)の５
通りとなる。
【００２６】図１に示す様な並列配置においては、上記
ＦＥＴ３,４の抵抗値を夫々“Ｒ1",“Ｒ2"とすると、Ｆ
ＥＴ３,４によって形成される合成コンダクタンスは(Ｒ
1＋Ｒ2)/Ｒ1・Ｒ2である。ここで、上記抵抗値Ｒ1,Ｒ
2は、ＦＥＴ３,４のゲート電位Ｖ1,Ｖ2(すなわち、上記
５通りの安定点の組)の値によって制御可能である。し
たがって、図１における多段階可変コンダクタンス回路
は、二つのＦＥＴ３,４による合成コンダクタンスを５
段階に制御できるのである。
ＦＥＴ３,４の抵抗値を夫々“Ｒ1",“Ｒ2"とすると、Ｆ
ＥＴ３,４によって形成される合成コンダクタンスは(Ｒ
1＋Ｒ2)/Ｒ1・Ｒ2である。ここで、上記抵抗値Ｒ1,Ｒ
2は、ＦＥＴ３,４のゲート電位Ｖ1,Ｖ2(すなわち、上記
５通りの安定点の組)の値によって制御可能である。し
たがって、図１における多段階可変コンダクタンス回路
は、二つのＦＥＴ３,４による合成コンダクタンスを５
段階に制御できるのである。
【００２７】また、図２に示す様な直列配置において
は、ＦＥＴ３,４によって形成される合成コンダクタン
スは１/(Ｒ1＋Ｒ2)である。ここで、抵抗値Ｒ1,Ｒ2はＦ
ＥＴ３,４のゲート電位Ｖ1,Ｖ2(すなわち、上記５通り
の安定点の組)の値によって制御可能である。したがっ
て、図２における多段階可変コンダクタンス回路の場合
にも、ＦＥＴ３,４による合成コンダクタンスを５段階
に制御できるのである。
は、ＦＥＴ３,４によって形成される合成コンダクタン
スは１/(Ｒ1＋Ｒ2)である。ここで、抵抗値Ｒ1,Ｒ2はＦ
ＥＴ３,４のゲート電位Ｖ1,Ｖ2(すなわち、上記５通り
の安定点の組)の値によって制御可能である。したがっ
て、図２における多段階可変コンダクタンス回路の場合
にも、ＦＥＴ３,４による合成コンダクタンスを５段階
に制御できるのである。
【００２８】上述のように、本実施例の多段階可変コン
ダクタンス回路によれば、負性抵抗特性が２段の多重微
分負性抵抗素子１,２を用いて、安定となる動作点の組
を５組設定できる。したがって、多重微分負性抵抗素子
の負性抵抗特性の段数を増やすことなく可変コンダクタ
ンスの可変段数を５段に増やすことができ、シナプスに
おける結合強度の階調数を増やすことができる。
ダクタンス回路によれば、負性抵抗特性が２段の多重微
分負性抵抗素子１,２を用いて、安定となる動作点の組
を５組設定できる。したがって、多重微分負性抵抗素子
の負性抵抗特性の段数を増やすことなく可変コンダクタ
ンスの可変段数を５段に増やすことができ、シナプスに
おける結合強度の階調数を増やすことができる。
【００２９】上記実施例においては各制御電圧入力端子
９,１０の電圧が等しくなるように接地抵抗の値を設定
したが、個々に適当な抵抗を介して接地することによっ
て、ＦＥＴ３,４のゲート電圧の安定点の組み合わせ数
を更に増やすことも可能である。
９,１０の電圧が等しくなるように接地抵抗の値を設定
したが、個々に適当な抵抗を介して接地することによっ
て、ＦＥＴ３,４のゲート電圧の安定点の組み合わせ数
を更に増やすことも可能である。
【００３０】また、上記実施例においては二つの多段階
可変コンダクタンス回路を組み合わせて安定点数を増加
させているが、３以上の多数の多段階可変コンダクタン
ス回路を組み合わせることによってよりシナプスにおけ
る結合強度の階調数をより多く設定できる。また、上記
実施例においては二つのＦＥＴ３,４の電流−電圧特性
を同じにしているが、異なる電流−電圧特性を有するＦ
ＥＴを用いても何等差し支えない。
可変コンダクタンス回路を組み合わせて安定点数を増加
させているが、３以上の多数の多段階可変コンダクタン
ス回路を組み合わせることによってよりシナプスにおけ
る結合強度の階調数をより多く設定できる。また、上記
実施例においては二つのＦＥＴ３,４の電流−電圧特性
を同じにしているが、異なる電流−電圧特性を有するＦ
ＥＴを用いても何等差し支えない。
【００３１】
【発明の効果】以上より明らかなように、第１の発明の
多段階可変コンダクタンス回路は、互いに接続された複
数の可変コンダクタンス素子と、上記複数の可変コンダ
クタンス素子夫々の制御端子に接続されて上記可変コン
ダクタンス素子を多段階に制御する複数の多値安定回路
を備えて、上記複数の多値安定回路の夫々は互いに安定
点が異なるようにしたので、互いに接続された複数の可
変コンダクタンス素子の合成コンダクタンスを上記可変
コンダクタンス素子と多値安定回路の組が一組の場合よ
りも多段階に制御できる。
多段階可変コンダクタンス回路は、互いに接続された複
数の可変コンダクタンス素子と、上記複数の可変コンダ
クタンス素子夫々の制御端子に接続されて上記可変コン
ダクタンス素子を多段階に制御する複数の多値安定回路
を備えて、上記複数の多値安定回路の夫々は互いに安定
点が異なるようにしたので、互いに接続された複数の可
変コンダクタンス素子の合成コンダクタンスを上記可変
コンダクタンス素子と多値安定回路の組が一組の場合よ
りも多段階に制御できる。
【００３２】したがって、この発明によれば、個々の上
記多値安定回路における安定点の数を増やすことなく安
定動作点を増加できる多段階可変コンダクタンス回路を
提供できる。
記多値安定回路における安定点の数を増やすことなく安
定動作点を増加できる多段階可変コンダクタンス回路を
提供できる。
【００３３】また、第２の発明の多段階可変コンダクタ
ンス回路は、上記可変コンダクタンス素子を電界効果ト
ランジスタで形成し、上記多値安定回路を電流−電圧特
性に２箇所以上の負性抵抗特性を有する多重微分負性抵
抗素子と負荷素子を直列に接続して形成すると共に、上
記多重微分負性抵抗素子と負荷素子の接続点を上記電界
効果トランジスタのゲート端子に接続したので、個々の
上記多値安定回路における安定点の数を増やすことなく
安定動作点を増加できる多段階可変コンダクタンス回路
を容易に提供できる。
ンス回路は、上記可変コンダクタンス素子を電界効果ト
ランジスタで形成し、上記多値安定回路を電流−電圧特
性に２箇所以上の負性抵抗特性を有する多重微分負性抵
抗素子と負荷素子を直列に接続して形成すると共に、上
記多重微分負性抵抗素子と負荷素子の接続点を上記電界
効果トランジスタのゲート端子に接続したので、個々の
上記多値安定回路における安定点の数を増やすことなく
安定動作点を増加できる多段階可変コンダクタンス回路
を容易に提供できる。
【００３４】また、第３の発明における多段階可変コン
ダクタンス回路を用いたニューロチップは、ニューロ演
算を行うニューロン回路のシナプス部を第１あるいは第
２の発明の多段階可変コンダクタンス回路で形成したの
で、個々の上記多値安定回路における安定点の数を増や
すことなく容易にシナプスの結合強度の階調数を増加で
きる。
ダクタンス回路を用いたニューロチップは、ニューロ演
算を行うニューロン回路のシナプス部を第１あるいは第
２の発明の多段階可変コンダクタンス回路で形成したの
で、個々の上記多値安定回路における安定点の数を増や
すことなく容易にシナプスの結合強度の階調数を増加で
きる。
【図１】この発明の多段階可変コンダクタンス回路の一
例を示す回路図である。
例を示す回路図である。
【図２】図１とは異なる多段階可変コンダクタンス回路
の回路図である。
の回路図である。
【図３】図１および図２に示す多段階可変コンダクタン
ス回路の動作説明図である。
ス回路の動作説明図である。
【図４】従来のニューロチップに用いられた多段階可変
コンダクタンス回路の回路図である。
コンダクタンス回路の回路図である。
【図５】図４に示す多段階可変コンダクタンス回路の動
作説明図である。
作説明図である。
１,２…多重微分負性抵抗素子、 ３,４…ＦＥＴ、
５,６…負荷ＦＥＴ、 ７,８…電源端
子、９,１０…制御電圧入力端子、１１…多重微分負性
抵抗素子の電流−電圧特性曲線、１２,１６…負荷ＦＥ
Ｔの電流−電圧特性曲線、１３,１４,１５,１７,１８,
１９…安定点。
５,６…負荷ＦＥＴ、 ７,８…電源端
子、９,１０…制御電圧入力端子、１１…多重微分負性
抵抗素子の電流−電圧特性曲線、１２,１６…負荷ＦＥ
Ｔの電流−電圧特性曲線、１３,１４,１５,１７,１８,
１９…安定点。
Claims (3)
- 【請求項１】 互いに接続された複数の可変コンダクタ
ンス素子と、 上記複数の可変コンダクタンス素子夫々の制御端子に接
続されて、上記可変コンダクタンス素子を多段階に制御
する複数の多値安定回路を備えて、 上記複数の多値安定回路の夫々は互いに安定点が異なる
ことを特徴とする多段階可変コンダクタンス回路。 - 【請求項２】 請求項１に記載の多段階可変コンダクタ
ンス回路において、 上記可変コンダクタンス素子は電界効果トランジスタで
形成され、 上記多値安定回路は、電流−電圧特性に２箇所以上の負
性抵抗特性を有する多重微分負性抵抗素子と負荷素子を
直列に接続して形成されて、 上記多重微分負性抵抗素子と負荷素子の接続点が上記電
界効果トランジスタのゲート端子に接続されて成ること
を特徴とする多段階可変コンダクタンス回路。 - 【請求項３】 ニューロ演算を行うニューロン回路のシ
ナプス部を請求項１あるいは請求項２に記載の多段階可
変コンダクタンス回路で形成したことを特徴とする多段
階可変コンダクタンス回路を用いたニューロチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19386092A JPH0636577A (ja) | 1992-07-21 | 1992-07-21 | 多段階可変コンダクタンス回路およびそれを用いたニューロチップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19386092A JPH0636577A (ja) | 1992-07-21 | 1992-07-21 | 多段階可変コンダクタンス回路およびそれを用いたニューロチップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0636577A true JPH0636577A (ja) | 1994-02-10 |
Family
ID=16314961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19386092A Pending JPH0636577A (ja) | 1992-07-21 | 1992-07-21 | 多段階可変コンダクタンス回路およびそれを用いたニューロチップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636577A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6112412A (en) * | 1999-04-21 | 2000-09-05 | Warner-Lambert Company | Razor assembly and cartridge having improved wash-through |
| US6138361A (en) * | 1999-04-21 | 2000-10-31 | Warner-Lambert Company | Pivotable razor assembly and cartridge |
| US6182366B1 (en) | 1999-04-21 | 2001-02-06 | Warner-Lambert Company | Flexible razor assembly and cartridge |
| US6772523B1 (en) | 1999-04-21 | 2004-08-10 | Eveready Battery Company, Inc. | Pivotable and flexible razor assembly and cartridge |
-
1992
- 1992-07-21 JP JP19386092A patent/JPH0636577A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6112412A (en) * | 1999-04-21 | 2000-09-05 | Warner-Lambert Company | Razor assembly and cartridge having improved wash-through |
| US6138361A (en) * | 1999-04-21 | 2000-10-31 | Warner-Lambert Company | Pivotable razor assembly and cartridge |
| US6182366B1 (en) | 1999-04-21 | 2001-02-06 | Warner-Lambert Company | Flexible razor assembly and cartridge |
| US6772523B1 (en) | 1999-04-21 | 2004-08-10 | Eveready Battery Company, Inc. | Pivotable and flexible razor assembly and cartridge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0377908B1 (en) | Neural network having an associative memory that learns by example | |
| EP0084847B1 (en) | A bit cell for providing a weighted current | |
| US4091293A (en) | Majority decision logic circuit | |
| US5442209A (en) | Synapse MOS transistor | |
| JP3813256B2 (ja) | 関数演算回路用の波形整形回路 | |
| EP0255172B1 (en) | Switching circuit with hysteresis | |
| JP3304636B2 (ja) | 高電圧スイッチ回路 | |
| US5774008A (en) | Computational circuit | |
| US5065040A (en) | Reverse flow neuron | |
| US6876989B2 (en) | Back-propagation neural network with enhanced neuron characteristics | |
| US4961005A (en) | Programmable neural circuit implementable in CMOS very large scale integration | |
| JPH0636577A (ja) | 多段階可変コンダクタンス回路およびそれを用いたニューロチップ | |
| US20100198766A1 (en) | Nano-Electric Synapse and Method for Training Said Synapse | |
| KR100291611B1 (ko) | 전류분배기 및 복수의 전류분배기를 포함하는 집적회로 | |
| US6429699B1 (en) | Generator of neuron transfer function and its derivative | |
| EP0460651B1 (en) | D/A converter | |
| US5625752A (en) | Artificial neural system with binary weighting by equal resistor network | |
| US5453711A (en) | Weighted summing circuit | |
| JP2737907B2 (ja) | Ｄａ変換器 | |
| US6232804B1 (en) | Sample hold circuit having a switch | |
| JP3248784B2 (ja) | 多値論理回路 | |
| EP4002094A1 (en) | Computing element for in-memory computing | |
| JP3193328B2 (ja) | 制御型連続ランプ変換機及び変換方法 | |
| EP0555905B1 (en) | Current divider and integrated circuit comprising a plurality of current dividers | |
| EP3992862A1 (en) | Electronic circuit for calculating weighted sums |