JPH079106Y2 - I/oスイッチ回路 - Google Patents

I/oスイッチ回路

Info

Publication number
JPH079106Y2
JPH079106Y2 JP2133690U JP2133690U JPH079106Y2 JP H079106 Y2 JPH079106 Y2 JP H079106Y2 JP 2133690 U JP2133690 U JP 2133690U JP 2133690 U JP2133690 U JP 2133690U JP H079106 Y2 JPH079106 Y2 JP H079106Y2
Authority
JP
Japan
Prior art keywords
resistor
constant current
driver
operational amplifier
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2133690U
Other languages
English (en)
Other versions
JPH03113178U (ja
Inventor
守康 澤井
Original Assignee
安藤電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 安藤電気株式会社 filed Critical 安藤電気株式会社
Priority to JP2133690U priority Critical patent/JPH079106Y2/ja
Publication of JPH03113178U publication Critical patent/JPH03113178U/ja
Application granted granted Critical
Publication of JPH079106Y2 publication Critical patent/JPH079106Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Control Of Electrical Variables (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] この考案はICテスタなどに使用するI/Oスイッチ回路に
ついてのものである。
[従来の技術] 次に、従来技術によるI/Oスイッチ回路の構成図を第2
図により説明する。
第2図の1はドライバ、2はダイオードリッジ(以下、
DBという。)、3は同軸ケーブル、4はデバイス、5A・
5B・6A・6Bはそれぞれトランジスタ(以下、TRとい
う。)、7Aと7Bは定電流回路、8は抵抗である。
定電流回路7AはTR7C・抵抗7D及び抵抗7Eで構成されてお
り、定電流回路7BはTR7F・抵抗7G及び抵抗7Hで構成され
ている。
第2図では、DB2をTR5AとTR6Aのコレクタ負荷として接
続し、TR5A・5BとTR6A・6Bを差動式に動作させるアナロ
グスイッチを構成している。
DB2に対しては、定電流回路7AをTR5Aを介して接続点2A
に接続し、定電流回路7BをTR6Aを介して接続点2Cに接続
する。
また、ドライバ1をDB2の接続点2Bに接続し、同軸ケー
ブル3をDB2の接続点2Dに接続する。
TR5A・6Aがオンで、TR5B・6Bがオフのときは、DB2がオ
ンになる。
第2図の回路において、ドライバ1とデバイス4間の同
軸ケーブル3を往復する時間よりも充分速い立上り時間
の波形を伝送する必要がある。
この場合に、ドライバ1の振幅電圧をVP-Pとし、ドライ
バ1の出力インピーダンスをRO、同軸ケーブル3の特性
インピーダンスをZOとすると、次の電流IOが伝送線路に
流れる。
IO=VP-P/(RO+ZO)……(1) この電流IOはI/Oスイッチから供給するため、I/Oスイッ
チ回路はドライバ1の振幅が最大のときの出力電流を供
給する必要がある。
DB2を使用したI/Oスイッチ回路はこの部分が定電流なの
で、定電流値はドライバ1の最大振幅時に必要とする出
力電流の値以上に設定される。
例えば、ドライバ1の出力インピーダンスROを50Ω、最
大振幅電圧を10VP-P、同軸ケーブル3の特性インピーダ
ンスZOを50Ωとすると、I/Oスイッチ回路には100mAの電
流が必要になる。
ドライバ1の振幅電圧が1VP-Pの場合も、I/Oスイッチ
回路には100mAの電流が流れることになる。
[考案が解決しようとする課題] 第2図では、ドライバ1の最大振幅時の出力電流に相等
するバイアス電流が常時流れているので、小振幅時には
必要以上の電流を流すことになる。
この考案は、ドライバ1の振幅による電流制御回路を備
えることにより、DB2に流れる定電流をドライバ1の振
幅電圧によって変え、バイアス電流を振幅依存にするこ
とにより、各振幅に対し消費電力を最小限におさえるこ
とを目的とする。
[課題を解決するための手段] この目的を達成するために、この考案では、定電流回路
7AをDB2接続点2Aに接続し、定電流回路7BをDB2の接続点
2Cに接続し、ドライバ1をDB2の接続点2Bに接続し、同
軸ケーブル3をDB2の接続点2Dに接続するI/Oスイッチ回
路において、ドライバ1の設定電圧VIHを入力とする演
算増幅器11と、ドライバ1の設定電圧VILを入力とする
演算増幅器12と、演算増幅器11の出力をベース入力と
し、コレクタを定電流回路7Aに接続するTR13と、演算増
幅器12の出力をベース入力とし、コレクタを定電流回路
7Bに接続し、エミッタを抵抗15を介してTR13のエミッタ
に接続するTR14とを備え、DB2に流す定電流をドライバ
1の電圧振幅によって制御する。
次に、この考案によるI/Oスイッチ回路の構成図を第1
図により説明する。
第1図の11と12は演算増幅器、13と14はTR、15は抵抗で
あり、その他の部分は第2図と同じものである。
第1図の演算増幅器11はドライバ1の設定電圧VIHを入
力とし、演算増幅器12はドライバ1の設定電圧VILを入
力とする。
TR13は演算増幅器11の出力をベースの入力とし、TR13の
コレクタは定電流回路7A内のTR7Cのベースに接続され
る。
TR14は、演算増幅器12の出力をベースの入力とし、エミ
ッタは抵抗15を介してTR13のエミッタに接続している。
TR14のコレクタは、定電流回路7B内のTR7Eのベースに接
続される。
[作用] 次に、第1図の作用を説明する。
演算増幅器11にVIHを加え、演算増幅器12にVILを加える
と、抵抗15の両端の電位差は(VIH−VIL)となり、抵抗
15にはI1=(VIH−VIL)/(抵抗15)の定電流が流れ
る。
この定電流はI1はTR13・14をとおり、抵抗7E・7Hに流れ
る。
この定電流I1による抵抗7Eの両端の電位差と抵抗7Dによ
り、定電流回路7Aの電流I3は、 I3=(VIH−VIL)・抵抗7E/(抵抗15・抵抗7D)とな
る。
抵抗7E=抵抗7H、抵抗7D=抵抗7Gとするため、定電流回
路7Bの電流I4は電流I3と同じである。
電流I3・I4は、前述のように VP-P/(RO+ZO)の電流が必要である。
抵抗7E/(抵抗15・抵抗7D) =1/(RO+ZO)となるように抵抗値を選べば、I=(V
IH−VIL)/(RO+ZO)となる。
ここに、(VIH−VIL)=ドライバの電圧振幅 例えば、抵抗15=5KΩ、抵抗7E=500Ω、抵抗7H=500
Ω、抵抗7D=10Ω、抵抗7G=10Ω、ドライバ1の振幅電
圧を6VP-Pとし、演算増幅器11に3Vを加え、演算増幅器1
2に−3Vを加えると、抵抗15の両端の電位差は6Vとな
り、抵抗15には I1=(VIH−VIL)/抵抗15=6/5k=1.2mAの定電流が流
れる。
この定電流I1はTR13・14をとおり、抵抗7E・7Hに流れ
る。
この定電流I1による抵抗7Eの両端の電位差と抵抗7Dによ
り、定電流回路7Aに電流I3は、 I3={(VIH−VIL)・抵抗7E}/(抵抗15・抵抗7D)=
(6×500)/(5k×10)=60mAとなる。
抵抗7E=抵抗7H、抵抗7D=抵抗7Gとするので、定電流回
路7Bの電流I4は電流I3と同じである。
電流I3・I4には、VP-P/(RO+ZO)=6/(50+50)=60m
Aが必要である。
抵抗7E/(抵抗15・抵抗7D) =1/(RO+ZO)となるように抵抗値が選ばれているの
で、I=(VIH−VIL)/(RO+ZO)=6/(50+50)=60
mAとなる。
したがって、第2図ではドライバ1の振幅電圧に関係な
く、常に100mAの電流が回路に流れていたのに対し、第
1図の回路では、ドライバ1の振幅電圧に応じた電流を
I/Oスイッチ回路に流すことができる。
つまり、DB2には、各振幅で必要に応じた電流が流れる
ことになる。
これだけでは振幅0の場合にバイアス電流が流れなくな
ってしまうので、TR13・TR14のコレクタ間に抵抗8が接
続されており、振幅に依存しない電流も流しておく。
[考案の効果] この考案によれば、演算増幅器11・12と、TR13・14で構
成され、ドライバ1の振幅による電流制御回路を備えて
いるので、DB2に流れる定電流をドライバ1の振幅電圧
によって変え、定電流回路7A・7Bのバイアス電流を振幅
依存にすることにより、各振幅に対し消費電力を最小限
におさえることができる。
【図面の簡単な説明】
第1図はこの考案によるI/Oスイッチ回路の構成図、第
2図は従来技術によるI/Oスイッチ回路の構成図であ
る。 1……ドライバ、2……DB(ダイオードブリッジ)、3
……同軸ケーブル、4……デバイス、5A・5B……TR(ト
ランジスタ)、6A・6B……TR、7A・7B……定電流回路、
8……抵抗、11・12……演算増幅器、13・14……TR、15
……抵抗。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】第1の定電流回路(7A)をDB(2)の第1
    の接続点(2A)に接続し、第2の定電流回路(7B)をDB
    (2)の第3の接続点(2C)に接続し、ドライバ(1)
    をDB(2)の第2の接続点(2B)に接続し、同軸ケーブ
    ル(3)をDB(2)の第4の接続点(2D)に接続するI/
    Oスイッチ回路において、 ドライバ(1)の第1の設定電圧VIHを入力とする第1
    の演算増幅器(11)と、 ドライバ(1)の第2の設定電圧VILを入力とする第2
    の演算増幅器(12)と、 第1の演算増幅器(11)の出力をベース入力とし、コレ
    クタを第1の定電流回路(7A)に接続する第1のTR(1
    3)と、 第2の演算増幅器(12)の出力をベース入力とし、コレ
    クタを第2の定電流回路(7B)に接続し、エミッタを抵
    抗(15)を介して第1のTR(13)のエミッタに接続する
    第2のTR(14)とを備え、 DB(2)に流す定電流をドライバ(1)の電圧振幅によ
    って制御することを特徴とするI/Oスイッチ回路。
JP2133690U 1990-03-02 1990-03-02 I/oスイッチ回路 Expired - Lifetime JPH079106Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2133690U JPH079106Y2 (ja) 1990-03-02 1990-03-02 I/oスイッチ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2133690U JPH079106Y2 (ja) 1990-03-02 1990-03-02 I/oスイッチ回路

Publications (2)

Publication Number Publication Date
JPH03113178U JPH03113178U (ja) 1991-11-19
JPH079106Y2 true JPH079106Y2 (ja) 1995-03-06

Family

ID=31524385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2133690U Expired - Lifetime JPH079106Y2 (ja) 1990-03-02 1990-03-02 I/oスイッチ回路

Country Status (1)

Country Link
JP (1) JPH079106Y2 (ja)

Also Published As

Publication number Publication date
JPH03113178U (ja) 1991-11-19

Similar Documents

Publication Publication Date Title
JPS61230411A (ja) 電気回路
EP0219682A2 (en) A current to voltage converter circuit
US4417240A (en) Plural output switched current amplifier as for driving light emitting diodes
JPS60501035A (ja) 低減した入力バイアス電流を有する比較器回路
WO1996016475A9 (en) Improved class ab amplifier
JPH02892B2 (ja)
US6456161B2 (en) Enhanced slew rate in amplifier circuits
JPH079106Y2 (ja) I/oスイッチ回路
US4329598A (en) Bias generator
US4737696A (en) Actuator drive circuit
JPS5924561B2 (ja) 電子制御可能な増幅要素または減衰要素の伝送量を制御する制御量発生回路
US4970412A (en) Comparator circuit
JPS5922636Y2 (ja) 電圧−電流変換回路
JP3682122B2 (ja) 全波整流回路
JPH0227622Y2 (ja)
JPH0749541Y2 (ja) トランジスタスイッチ回路
KR940004746B1 (ko) 과도응답억제겸용 가변임피던스회로
GB2024469A (en) Regulated voltage supply circuits
JPS6220078Y2 (ja)
JPH0614528Y2 (ja) Ecl出力信号伝送回路
JPS6031436Y2 (ja) 交流モ−タの制御回路
JPH03186014A (ja) エミッタ結合論理回路用スレシホールド電圧発生器
JPS632889Y2 (ja)
JPS5948438B2 (ja) 二線式伝送器
JPH0310413A (ja) 電圧振幅制限回路