JPS63238721A - 超格子ダイオ−ド論理回路 - Google Patents
超格子ダイオ−ド論理回路Info
- Publication number
- JPS63238721A JPS63238721A JP62073244A JP7324487A JPS63238721A JP S63238721 A JPS63238721 A JP S63238721A JP 62073244 A JP62073244 A JP 62073244A JP 7324487 A JP7324487 A JP 7324487A JP S63238721 A JPS63238721 A JP S63238721A
- Authority
- JP
- Japan
- Prior art keywords
- current
- diode
- output
- input
- superlattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000000926 separation method Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101100342260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KIC1 gene Proteins 0.000 description 1
- 101100075037 Schizosaccharomyces pombe (strain 972 / ATCC 24843) lkh1 gene Proteins 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は超格子ダイオードを用いた論理回路に関し、特
に入出力分離のとれた論理回路に関する。
に入出力分離のとれた論理回路に関する。
(従来の技術)
超格子を用いたダイオードが、雑誌「アイ・ビー−エム
・ジャーナル・オブーリサーチ・アンド・デ4 ’7
x Cl ップメ:y ) (IBM Jonrnal
ofResearch and DevJopme
nt )Jの1970年14巻61頁に掲載された江崎
、ツッー(Tsu)らによる論文に報告されている。こ
の論文によると、電子親和力の異なる2種類の半導体全
エピタキシャル成長法を用いて交互に層構造を構成する
ことにより、特異な電流・電圧特性を持つ素子が得られ
ることが示されている。
・ジャーナル・オブーリサーチ・アンド・デ4 ’7
x Cl ップメ:y ) (IBM Jonrnal
ofResearch and DevJopme
nt )Jの1970年14巻61頁に掲載された江崎
、ツッー(Tsu)らによる論文に報告されている。こ
の論文によると、電子親和力の異なる2種類の半導体全
エピタキシャル成長法を用いて交互に層構造を構成する
ことにより、特異な電流・電圧特性を持つ素子が得られ
ることが示されている。
第3図は、この超格子ダイオードの構造を説明するため
の模式断面図で、10〜12#:tある電子親和力を持
つ第1の半導体層、13.14は異なる電子親和力を持
つ第2の半導体層、15.16はこのダイオードの端子
を表わす。前記文献では、第1の半導体にG aA s
s第2の半導体にGaAlAsが用いられているが、
他にも様々な組み合わせが可能である。
の模式断面図で、10〜12#:tある電子親和力を持
つ第1の半導体層、13.14は異なる電子親和力を持
つ第2の半導体層、15.16はこのダイオードの端子
を表わす。前記文献では、第1の半導体にG aA s
s第2の半導体にGaAlAsが用いられているが、
他にも様々な組み合わせが可能である。
第4図はこの超格子ダイオードの電流−電圧特性図で、
横軸は電圧、縦軸は電流を表わし、A〜Gはその動作点
を表わす。ダイオードに与える電流を零から徐々に増加
させると、零の動作点Aから動作点Bへと変化する。電
流が更に増えると動作点はCからDを経てEに移動し、
ダイオードの両端に高電圧VWが現われる。続いて、電
流を徐々に減少させると、動作点はEからFへ変化する
が、依然として高電圧VFが現われたままである。
横軸は電圧、縦軸は電流を表わし、A〜Gはその動作点
を表わす。ダイオードに与える電流を零から徐々に増加
させると、零の動作点Aから動作点Bへと変化する。電
流が更に増えると動作点はCからDを経てEに移動し、
ダイオードの両端に高電圧VWが現われる。続いて、電
流を徐々に減少させると、動作点はEからFへ変化する
が、依然として高電圧VFが現われたままである。
更に、電流を減少させると動作点はFからGへと跳び、
ダイオード両端に低電圧VGが現われる。
ダイオード両端に低電圧VGが現われる。
ここで電流を0とするとその動作点はAに戻る。
この超格子ダイオードに通常の論理動作をさせるには、
例えば第5図(a)に示すように、電気回路構成をとる
ことができる。すなわち、超格子ダイイオード1にバイ
アス線6、入力線4から入力し、出力線5から出力をと
り出す。
例えば第5図(a)に示すように、電気回路構成をとる
ことができる。すなわち、超格子ダイイオード1にバイ
アス線6、入力線4から入力し、出力線5から出力をと
り出す。
第6図は第5図(a)に示された回路の入出力特性図で
、横軸はバイアス線6及び入力線4より注入される電流
の和、縦軸は接続点Nの電圧全示し、その動作点A−G
を示している。
、横軸はバイアス線6及び入力線4より注入される電流
の和、縦軸は接続点Nの電圧全示し、その動作点A−G
を示している。
第5図(b)は第5図(a)の回路を組み合わせて論理
動作[を行なわせる場合の回路図であり、1゜2は超格
子ダイオード、6.7はバイアス線、4゜21.22は
入力線、5.23は出力線を表わす。
動作[を行なわせる場合の回路図であり、1゜2は超格
子ダイオード、6.7はバイアス線、4゜21.22は
入力線、5.23は出力線を表わす。
まず、回路単体の動作を説明する。第5図(a)におい
て、バイアス線6から常々動作点Bに対応する電流In
が供給されており、入力電流が印加されていない場合に
は、接続点Nの電圧はVBである。入力線4からIc−
IB より大きい電流が矢印方向に注入されると、接続
点Nには、電圧VD以上の大きさの電圧が発生し、出カ
フm5に高電流出力が出力される。一方、入力線4から
Ic−l5より小さい電流が矢印方向に注入されると、
接続点Nには、電圧Vc以下の大きさの電圧しか発生せ
ず、出力線5に低電流出力がなされる。
て、バイアス線6から常々動作点Bに対応する電流In
が供給されており、入力電流が印加されていない場合に
は、接続点Nの電圧はVBである。入力線4からIc−
IB より大きい電流が矢印方向に注入されると、接続
点Nには、電圧VD以上の大きさの電圧が発生し、出カ
フm5に高電流出力が出力される。一方、入力線4から
Ic−l5より小さい電流が矢印方向に注入されると、
接続点Nには、電圧Vc以下の大きさの電圧しか発生せ
ず、出力線5に低電流出力がなされる。
この回路は、例えば第5図(b)の様に接続されて用い
られる。入力線4から高電流が注入されると、超格子ダ
イオード1が高電圧状態となり、続いて高電流が出力線
23を通じて注入され、超格子ダイオード2が高電圧状
態となる。即ち超格子ダイオード1は和の論理を行なう
論理回路として動作する。
られる。入力線4から高電流が注入されると、超格子ダ
イオード1が高電圧状態となり、続いて高電流が出力線
23を通じて注入され、超格子ダイオード2が高電圧状
態となる。即ち超格子ダイオード1は和の論理を行なう
論理回路として動作する。
この回路で、始めに入力線22から高″tIL流が注入
さnたとする。超格子ダイオード2が高電圧状態となり
、高電流が出力線5に流れるが、出力線23を逆行して
、超格子ダイオード1にも注入され、このダイオード1
を高電圧状態にすることも同時に起こる。この動作は誤
動作であり、第5図(a)の回路の入出力分離がとられ
ていないために起こる。
さnたとする。超格子ダイオード2が高電圧状態となり
、高電流が出力線5に流れるが、出力線23を逆行して
、超格子ダイオード1にも注入され、このダイオード1
を高電圧状態にすることも同時に起こる。この動作は誤
動作であり、第5図(a)の回路の入出力分離がとられ
ていないために起こる。
(発明が解決しようとする問題点)
この様に、従来の超格子ダイオードは、2端子素子であ
り、入出力分離がなされておらず、この技術分野では、
これまで、超格子ダイオードを組み合わせた入出力分離
のとられている論理回路がなかった。
り、入出力分離がなされておらず、この技術分野では、
これまで、超格子ダイオードを組み合わせた入出力分離
のとられている論理回路がなかった。
本発明の目的は、このような問題点を解決し、入出力分
離を可能とした超格子ダイオード論理回路を提供するこ
とにある。
離を可能とした超格子ダイオード論理回路を提供するこ
とにある。
(問題を解決するための手段)
本発明の構成は、電子親和力の異なる2種類の半導体を
交互に積層した構造の超格子ダイオードを2端子素子と
して用いた超格子ダイオード論理回路において、第1の
超格子ダイオードの一端が、入力線と、第1のバイアス
線と、一端を第1の電圧レベルに固定した抵抗とに接続
され、その第1の超格子ダイオードの他端が、第2のバ
イアス線と、出力線と、一端を第2の電圧レベルに固定
した第2の超格子ダイオードとに接続されたことを特徴
とする。
交互に積層した構造の超格子ダイオードを2端子素子と
して用いた超格子ダイオード論理回路において、第1の
超格子ダイオードの一端が、入力線と、第1のバイアス
線と、一端を第1の電圧レベルに固定した抵抗とに接続
され、その第1の超格子ダイオードの他端が、第2のバ
イアス線と、出力線と、一端を第2の電圧レベルに固定
した第2の超格子ダイオードとに接続されたことを特徴
とする。
(作用)
本発明の入出力分離型超格子論理回路では、2個の超格
子ダイオードを用いて、入力部と出力部とを分離し、入
力電流と出力電流とを電気的に分離できるようにしてい
る。
子ダイオードを用いて、入力部と出力部とを分離し、入
力電流と出力電流とを電気的に分離できるようにしてい
る。
(実施例)
次に本発明の実施例について、図面を参照して説明する
。
。
第1図は本発明の一実施例を説明する回路図である。図
中、1.2は超格子ダイオード、3.8は抵抗、4は入
力線、5は出力線、6.7はバイアス線を表わす。Vs
は超格子ダイオードの電圧、Icx、Iczは超格子ダ
イオード1,2の臨界電流値で、ダイオード1.2の動
作点Cに対応する電流値、rは抵抗3の抵抗値、RLは
抵抗8の抵抗値である。バイアス線7より電流l57f
r注入し、バイアス線6より電流IOを引き出す様にし
ておく、また、I 1n(L) 、 I 1n(H)は
それぞれ論理rOj 、 rlJに対応する入力電流値
、Iout(L)、Iout(H)はそれぞれ調理rO
J 、 rlJ に対応する出力電流値を表わす。
中、1.2は超格子ダイオード、3.8は抵抗、4は入
力線、5は出力線、6.7はバイアス線を表わす。Vs
は超格子ダイオードの電圧、Icx、Iczは超格子ダ
イオード1,2の臨界電流値で、ダイオード1.2の動
作点Cに対応する電流値、rは抵抗3の抵抗値、RLは
抵抗8の抵抗値である。バイアス線7より電流l57f
r注入し、バイアス線6より電流IOを引き出す様にし
ておく、また、I 1n(L) 、 I 1n(H)は
それぞれ論理rOj 、 rlJに対応する入力電流値
、Iout(L)、Iout(H)はそれぞれ調理rO
J 、 rlJ に対応する出力電流値を表わす。
次に、この回路の動作を説明する。超格子ダイオードの
電流−電圧特性は、第6図に示されており、これを次の
様にモデル化する。
電流−電圧特性は、第6図に示されており、これを次の
様にモデル化する。
但t、、 Vs(H))IciRLトL、iた、Ici
は動作点Cに対応する電流値であり、各超格子ダイオー
ドで異なる値とすることができるが、R51(t、)
−Iciは一定とする。
は動作点Cに対応する電流値であり、各超格子ダイオー
ドで異なる値とすることができるが、R51(t、)
−Iciは一定とする。
ここで回路パラメータを次式の様に選び、Kを後に動作
領域が最大になる様に決める定数とする。
領域が最大になる様に決める定数とする。
IC2=KIC1・・・・・(1)
RL ) r >R51(t、) −−−・・f
21ここで想定する動作は次の通りである。入力線5か
らl1n(し) が入力された場合には、超格された
場合には、超格子ダイオード1が高電圧状態となり、続
いて超格子ダイオード2が高電圧状態となり、高出力電
流Iout(u)が出力される。
21ここで想定する動作は次の通りである。入力線5か
らl1n(し) が入力された場合には、超格された
場合には、超格子ダイオード1が高電圧状態となり、続
いて超格子ダイオード2が高電圧状態となり、高出力電
流Iout(u)が出力される。
この動作領域が最も広くなる様にKを定める。
まず、I i n (t、)が入力されても、超格子ダ
イオード1.2が低電圧状態であるために次式が成立す
る。
イオード1.2が低電圧状態であるために次式が成立す
る。
l1n(t、)+l5−Io(Iet −−−−−
(3)次にI i n (H)が入力されて超格子ダイ
オード1が高電圧状態となり、超格子ダイオード2が低
電圧状態であるためには次式が成立する。
(3)次にI i n (H)が入力されて超格子ダイ
オード1が高電圧状態となり、超格子ダイオード2が低
電圧状態であるためには次式が成立する。
l1n(H)+l5−IO<ICI −−−−−(4
)tIo−Iinl <KIcl−・−(5)超格子ダ
イオード1が高電圧状態になった後、超格子ダイオード
2が高電圧状態となるには、次式が成立する。
)tIo−Iinl <KIcl−・−(5)超格子ダ
イオード1が高電圧状態になった後、超格子ダイオード
2が高電圧状態となるには、次式が成立する。
IB > K ICI ・・・・・(6)
第2図(a)Viこの動作をするための条件(4)〜(
6)式の示す領域を表わしたグラフで、横軸はIin/
Icx。
第2図(a)Viこの動作をするための条件(4)〜(
6)式の示す領域を表わしたグラフで、横軸はIin/
Icx。
縦軸はIB/ICI を表わす。
正常動作するためには次式のようになる動作領域の広さ
に関係せず、論理rOJ 、 rlJを表わすI 1n
(t、) 、 I 1n(H) の値に関係するので
、本第2図中)はに= −、Io/Ic1=7 に選ん
だ場合、論理回路が高電流出力Iout(H)を出力す
る領域f、説明したグラフで、横軸はIin/Icl、
縦軸はIa/Icl を表わす。斜線部が高電流出力I
o u $)を出力する領域、その他が低電流出力I
out(L) f。
に関係せず、論理rOJ 、 rlJを表わすI 1n
(t、) 、 I 1n(H) の値に関係するので
、本第2図中)はに= −、Io/Ic1=7 に選ん
だ場合、論理回路が高電流出力Iout(H)を出力す
る領域f、説明したグラフで、横軸はIin/Icl、
縦軸はIa/Icl を表わす。斜線部が高電流出力I
o u $)を出力する領域、その他が低電流出力I
out(L) f。
出力する領域である。ここでバイアス電流値IsはIs
/Ict = 1に設定する。入力電流Iinの大、1 きさかΣIc1より小、大が論理「OJ 、 rlJに
対応する。
/Ict = 1に設定する。入力電流Iinの大、1 きさかΣIc1より小、大が論理「OJ 、 rlJに
対応する。
この回路より出力される電流の大きさは次のようになる
〜0
これらのパラメータ設定により、本論理回路が論理「1
」に対応する高出力電流I□ut(H)を出力する場合
には、超格子ダイオード1.2が高電圧状態となり、入
力電流は抵抗3を通って接地へ流れ、バイアス電流工3
は出力電流となり、負荷RLへ流れる。従って、入力部
と出力部が眠気的に分離された構成となる。
」に対応する高出力電流I□ut(H)を出力する場合
には、超格子ダイオード1.2が高電圧状態となり、入
力電流は抵抗3を通って接地へ流れ、バイアス電流工3
は出力電流となり、負荷RLへ流れる。従って、入力部
と出力部が眠気的に分離された構成となる。
以上の動作を行なうには、式+3)lの条件を実現する
ことが2i要である。実用的には次式の範凹が望ましい
。
ことが2i要である。実用的には次式の範凹が望ましい
。
RL ≧3 r −・−・(12)r
’: 3Rst(t、) −−・・(13)
なお、これら(12)、(13)の条件を実現するには
、超格子ダイオード素子の電流−電圧特性においてVc
とVFの比を十分に大きくとる必要がある。
’: 3Rst(t、) −−・・(13)
なお、これら(12)、(13)の条件を実現するには
、超格子ダイオード素子の電流−電圧特性においてVc
とVFの比を十分に大きくとる必要がある。
これに関しては、ンユーチャック(T、J。
Shewchuk)らにより雑誌「アプライド・フィジ
ックスーレターズ(Applied PhysicaL
etters)J 、 46巻508頁(1985年)
に掲載されている論文に発表されている。すなわち、層
構造の層の数ft増やしたり、各々の半導体に混晶を採
用して′電子親和力全空間的に変化させたりする工夫に
より、回路設計者の所望する比の値を、77’に〆〜室
温で実現させることができる。
ックスーレターズ(Applied PhysicaL
etters)J 、 46巻508頁(1985年)
に掲載されている論文に発表されている。すなわち、層
構造の層の数ft増やしたり、各々の半導体に混晶を採
用して′電子親和力全空間的に変化させたりする工夫に
より、回路設計者の所望する比の値を、77’に〆〜室
温で実現させることができる。
また、VC,VFの電圧の絶対値も、前述の江崎らの文
献に述べられている様に、半導体材料、及び超格子ダイ
オードの層構造の層の厚さを制御することにより、所望
の値に設計することが可能で、他の半導体論理回路と組
み合わせて用いる際、入出力電圧の大きさを所望の値と
することができる。
献に述べられている様に、半導体材料、及び超格子ダイ
オードの層構造の層の厚さを制御することにより、所望
の値に設計することが可能で、他の半導体論理回路と組
み合わせて用いる際、入出力電圧の大きさを所望の値と
することができる。
(発明の効果)
以上説明した様に、本発明によれば、入出力分離のなさ
れた超格子ダイオード論理回路が得られる。
れた超格子ダイオード論理回路が得られる。
第1図は本発明の一実施例を示す回路図と動作図、第2
図(a) 、 (b)は第1図の動作を説明する特性図
、第3図は超格子ダイオードの構造を示す模式的断面図
、第4図は第3図の電流電圧特性を示す特性図、第5図
(a) 、 (b)は超格子ダイオードを論理回路とし
て用いた従来例の回路図、第6図は第5図(a)の動作
を示す電流−電圧特性図である。 1.2・・・−・・超格子ダイオード、3.8・・・・
・・抵抗(または導体)、4,21.22・・・・・・
入力線、5゜23・・・・・・出力線、6.7・・・・
・・バイアス線、8・・・・・・負荷抵抗、10,11
.12・・・・・・第1半導体層、13.14・・・・
・・第2半導体層、15.16・・・・・・端子、A−
G・・・・・・動作点。 、−゛\、
図(a) 、 (b)は第1図の動作を説明する特性図
、第3図は超格子ダイオードの構造を示す模式的断面図
、第4図は第3図の電流電圧特性を示す特性図、第5図
(a) 、 (b)は超格子ダイオードを論理回路とし
て用いた従来例の回路図、第6図は第5図(a)の動作
を示す電流−電圧特性図である。 1.2・・・−・・超格子ダイオード、3.8・・・・
・・抵抗(または導体)、4,21.22・・・・・・
入力線、5゜23・・・・・・出力線、6.7・・・・
・・バイアス線、8・・・・・・負荷抵抗、10,11
.12・・・・・・第1半導体層、13.14・・・・
・・第2半導体層、15.16・・・・・・端子、A−
G・・・・・・動作点。 、−゛\、
Claims (1)
- 電子親和力の異なる2種類の半導体を交互に積層した
構造の超格子ダイオードを2端子素子として用いた超格
子ダイオード論理回路上において、第1の超格子ダイオ
ードの一端が、入力線と、第1のバイアス線と、一端を
第1の電圧レベルに固定した第1の抵抗とに接続され、
その第1の超格子ダイオードの他端が、第2のバイアス
線と、出力線と、一端を第2の電圧レベルに固定した第
2の超格子ダイオードとに接続されたことを特徴とする
超格子ダイオード論理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62073244A JPS63238721A (ja) | 1987-03-26 | 1987-03-26 | 超格子ダイオ−ド論理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62073244A JPS63238721A (ja) | 1987-03-26 | 1987-03-26 | 超格子ダイオ−ド論理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63238721A true JPS63238721A (ja) | 1988-10-04 |
JPH0559613B2 JPH0559613B2 (ja) | 1993-08-31 |
Family
ID=13512573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62073244A Granted JPS63238721A (ja) | 1987-03-26 | 1987-03-26 | 超格子ダイオ−ド論理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63238721A (ja) |
-
1987
- 1987-03-26 JP JP62073244A patent/JPS63238721A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0559613B2 (ja) | 1993-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Amman et al. | The charge‐effect transistor | |
Averin et al. | Transport of electron-hole pairs in arrays of small tunnel junctions | |
Gummel | A self-consistent iterative scheme for one-dimensional steady state transistor calculations | |
US5455519A (en) | Josephson logic circuit | |
US5345114A (en) | Superconductor logic and switching circuits | |
JPS6010451B2 (ja) | ジヨゼフソン効果を利用したスイツチング回路 | |
US3020489A (en) | Cryogenic device | |
Lakhani et al. | Combining resonant tunneling diodes for signal processing and multilevel logic | |
EP0061930B1 (en) | Josephson-junction logic circuit | |
Hohkawa et al. | A novel current injection Josephson logic gate with high gain | |
JPS63238721A (ja) | 超格子ダイオ−ド論理回路 | |
US2983863A (en) | Temperature compensated voltage regulator | |
Berman et al. | Discrete superconducting vortex flow transistors | |
US4342924A (en) | Nonhysteretic Josephson junction circuits with feedback | |
US5981969A (en) | Multiple peak resonant tunneling diode | |
JPH0559612B2 (ja) | ||
US3222544A (en) | Superconductive, variable inductance logic circuit | |
US3200266A (en) | Multistable circuit employing plurality of parallel-connected semiconductor devices each having more than one pn junction | |
WO2023119142A1 (en) | Superconducting bipolar thermoelectric memory and method for writing a superconducting bipolar thermoelectric memory | |
JPH0223033B2 (ja) | ||
JPH0390920A (ja) | ジョセフソンレギュレータ回路 | |
JPH0440871B2 (ja) | ||
JPS60199223A (ja) | ジヨセフソン電流選択回路 | |
Yamaguchi et al. | Phase diagram for two-dimensional arrays of small Josephson junctions with shunt resistors | |
JP3212088B2 (ja) | 超電導デバイス |