JPH0440019A - アナログ―デジタル変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はアナログ−デジタル変換装置に関し、特に、入
力するアナログ信号を所定の量子化レベルに従ってデジ
タル信号に変換するアナログ−デジタル変換装置に関す
る。

［従来の技術］ 従来のアナログ−デジタル（以下、Ａ／Ｄと略す）変換
器は、予め定められた量子化レベルに従って入力アナロ
グ信号をデジタル信号に変換するように動作する。

第３図は、従来のＡ／Ｄ変換器による所定の量子化レベ
ルに基づ＜Ａ／Ｄ変換動作を説明するための図である。

Ａ／Ｄ変換器の１つとして、たとえば並列比較型Ａ／Ｄ
変換器がある。この回路構成は周知なので詳細な説明は
省略するが、簡単に説明するならばデジタル信号に変換
すべきアナログ信号を同時に入力する複数の比較器と、
この各比較器の出力段に接続されて、各比較器の出力信
号を保持するＤフリップフロップ、さらにこれらＤフリ
ップフロップ群の出力段には、この出力信号を２進信号
にデコードするデコーダが接続されている。今、並列比
較型Ａ／Ｄ変換器が前掲第３図に示されるような量子化
レベルに従ってＯｖ〜１ｖの間の値をとる入力アナログ
信号Ｖ、。を３ビツトのデジタル信号に変換するように
動作すると想定すれば、前記複数の比較器は基準電圧（
１４／１６Ｖ、１２／１６Ｖ、１０／１６Ｖ、８／１６
Ｖ、６／１６Ｖ、４／１６Ｖ、２／１６Ｖ）と入力電圧
を示すアナログ信号Ｖ、ｏとの大小関係を比較し、入力
アナログ信号Ｖ１ｏの方が大きいときは１、小さいとき
はＯなるレベルの出力信号を発生するようにしている。

これら複数の比較器の各出力信号は次段のＤフリップフ
ロップにて保持（ラッチ）される。このＤフリップフロ
ップ群の出力はあるタロツク入力に応答して、次段のデ
コーダに出力されて、応じて３ビツトの２進信号（００
０〜１１１）に変換される。

以上のようにして、入力アナログ信号■１ｎは３ビツト
のデジタル信号（２進信号）にＡ／Ｄ変換される。なお
、第３図においては後述する説明のために、デコーダ出
力の２進信号を１０進化したデジタル信号ｏｕｔを記し
ている。

第４図（ａ）および（ｂ）は、前掲第３図の量子化レベ
ルに基づいた従来のＡ／Ｄ変換動作における入力アナロ
グ信号Ｖ、。と相当する出力デジタル信号ｏｕｔとの関
係を示す図である。図示されるように、第４図（ａ）お
よび（ｂ）の横軸には同一スケールの経過時間が、第４
図（ａ）の縦軸には入力アナログ信号ｖ１ｎレベルが、
および第４図（ｂ）の縦軸にはアナログ信号Ｖｉｎ　レ
ベルに相当するデジタル信号ｏｕｔレベルがそれぞれと
られており、入力されるアナログ信号Ｖｉｎレベルを前
掲第３図の量子化レベルに基づいて忠実にデジタル信号
ｏｕｔに変換するように動作していることがわかる。

以上は従来の並列比較型Ａ／Ｄ変換器について述べたが
、上述したような入力アナログ信号Ｖ、をあらかじめ定
められる量子化レベルに従ってデジタル信号ｏｕｔにＡ
／Ｄ変換する動作は、この並列比較型Ａ／Ｄ変換器に特
定されるものではなく、従来のＡ／Ｄ変換器全般につい
て同様である。

［発明が解決しようとする課題］ しかしながら、上述した従来のＡ／Ｄ変換動作によれば
、入力アナログ信号■、ｏに何らかの原因により微小な
ノイズ成分が混入した場合には、このノイズ成分につい
ても忠実にＡ／Ｄ変換してしまうという問題がある。こ
れを図面を参照して詳細に説明する。

第５図（ａ）および（ｂ）は、前掲第３図に示される量
子化レベルに基づいた従来のＡ／Ｄ変換動作においてノ
イズ成分が混入した入力アナログ信号Ｖ１ｏと、これに
対する出力デジタル信号Ｏｕｔの関係を示す図である。

図示されるように第５図（ａ）および（ｂ）の横軸には
同一スケールの経過時間がとられ、第５図（ａ）の縦軸
には入力アナログ信号Ｖｌｎ　レベルがとられ、第５図
（ｂ）の縦軸には第５図（ａ）の入力アナログ信号Ｖｌ
ｎ　レベルに相当するデジタル信号ｏｕｔレベルがとら
れている。

第５図（ａ）に示されるように入力アナログ信号ｖａｎ
はノイズ成分の混入により６／１６Ｖ付近で不安定に微
少推移していることがわかる。これが、従来のＡ／Ｄ変
換器によってＡ／Ｄ変換されると、第５図（ｂ）に示さ
れるように混入しているノイズ成分が強調されてしまい
出力デジタル信号ｏｕｔがレベル“３”と“２”の間を
ステップ状に、かつ顛繁に変化して不安定な出力となっ
てしまう。し゛たがって、このＡ／Ｄ変換動作による出
力デジタル信号ｏｕｔを入力し、応じてその動作が制御
されるような制御系は、この入力アナログ信号ｖ１ｏ混
入のノイズ成分によって不安定動作に陥り、系の安定性
が悪くなるという問題がある。

それゆえに、本発明の目的は、入力アナログ信号に微少
な変化がある場合でも常に安定したデジタル信号出力を
得ることのできるアナログ−デジタル変換装置を提供す
ることである。

［課題を解決するための手段］ 本発明にかかるアナログ−デジタル変換装置は、与えら
れるアナログ信号を所定の量子化レベルに従ってデジタ
ル信号に変換する信号変換手段と、この信号変換手段に
よるデジタル信号入力に応答して前記デジタル信号に一
定信号量をデジタル加算する加算手段と、該アナログ−
デジタル変換装置から出力されるべきデジタル信号を記
憶する記憶手段と、前記信号変換手段からの前記デジタ
ル信号が前記記憶手段から読出されたデジタル信号より
も大きいことを検出する第１の比較検出手段と、前記加
算手段出力のデジタル加算信号が、前記記憶手段から読
出されたデジタル信号よりも小さいことを検出する第２
の比較検出手段と、さらに前記第１比較検出手段の検出
出力に応答して前記信号変換手段出力のデジタル信号を
、かつ前記第２比較検出手段の検出出力に応答して前記
加算手段出力の前記デジタル加算信号を前記記憶手段に
書込む選択書込み手段とを備えて構成される。

［作用コ 本発明に係るアナログ−デジタル変換装置は以上のよう
に構成されるので、入力されるアナログ信号が加算手段
によって加算される一定信号量に相当する範囲内で不安
定にかつ頻繁に変化した場合、前記第１および第２比較
検出手段の検出出力に応答した記憶手段の記憶内容書換
えが行なわれないので、この記憶手段の記憶内容、すな
わち該アナログ−デジタル変換装置から出力されるべき
デジタル信号は保持され、ひいては該アナログ−デジタ
ル変換装置による出力デジタル信号を常に安定して得る
ことができる。

［実施例コ 以下、本発明の一実施例について図面を参照して詳細に
説明する。第１図は、本発明の一実施例によるＡ／Ｄ　
（アナログ−デジタル）変換装置１の機能構成を示す概
略図である。

図においてＡ／Ｄ変換装置１は前段に接続される回路か
ら入力されるアナログ信号ＶｉｒｌをＡ／Ｄ変換してデ
ジタル信号り。ｕｔとして出力する。

詳細には、Ａ／Ｄ変換装置１は従来と同様に例えば第３
図の量子化レベルに基づいたＡ／Ｄ変換動作をするＡ／
Ｄ変換器１１、加算器１２、第１および第２比較器１３
および１４、該Ａ／Ｄ変換装置１によって得られたデジ
タル値を記憶するレジスタ１５ならびに選択回路１６を
含む。前記Ａ／Ｄ変換器１１は、前段に接続される回路
から与えられるアナログ信号Ｖｌｎを入力し、応じてデ
ジタル信号ｏｕｔを出力する。このデジタル信号Ｏｕｔ
は加算器１２、第１比較器１３および選択回路１６に同
時に与えられる。まず、加算器１２は与えられるデジタ
ル信号ｏｕｔに一定信号量、たとえばデジタル値１をデ
ジタル加算して、得られたデジタル加算値ａを次段の第
２比較器１４に出力する。また、第１比較器１３はモー
ド切換信号ｍ１によりレジスタ１５を読出しモードに設
定して、レジスタ１５から読出したデジタル値と前段の
Ａ／Ｄ変換器１１出力によるデジタル信号ｏｕｔとをデ
ジタル大小比較して選択切換信号５１を選択回路１６に
出力する。また第２比較器］４は、モード切換信号ｍ２
によりレジスタ１５を読出しモードに設定して、レジス
タ１５から読出したデジタル値と前段の加算器１２出力
によるデジタル加算値ａとをデジタル大小比較して選択
切換信号Ｓ２を選択回路１６に出力する。

選択回路１６は、Ａ／Ｄ変換器１１出力のデジタル信号
ｏｕｔおよび加算器１２出力のデジタル加算値ａとを入
力して、選択切換信号ｓ１およびｓ２に応答してこの両
人力値のいずれか一方を選択的に入力切換えして出力側
に導出し次段のレジスタ１５に与える。これに応じて、
レジスタ１５はモード切換信号ｍ１あるいはｍ２によっ
て書込みモードに切換設定された後、選択回路１６から
与えられたデジタル値が書込まれて、該Ａ／Ｄ変換装置
１が出力すべきデジタル値が記憶されることになる。

なお、第１比較器１３はレジスタ１５に記憶されたデジ
タル値がＡ／Ｄ変換器１１出力のデジタル信号ｏｕｔレ
ベルよりも小さいことを検出したことに応答して選択切
換信号ｓ１を出力して選択回路１６の入力をＡ／Ｄ変換
器１１側に切換えて、デジタル信号ｏｕｔがレジスタ１
５に書込まれて記憶されるように動作する。また、第２
比較器１４はレジスタ１５に記憶されたデジタル値が加
算器１２出力のデジタル加算値ａよりも大きいことを検
出したことに応答して選択切換信号ｓ２を出力して選択
回路１６の入力を加算器１２側に切換えて、デジタル加
算値ａがレジスタ１５に書込まれて記憶されるように動
作する。したがって、レジスタ１５に記憶されたデジタ
ル値が要求に応じて定期的に該Ａ／Ｄ変換装置１の外部
に読出されることによって、入力アナログ信号Ｖｌｎが
Ａ／Ｄ変換されたデジタル信号Ｄｏｕｔが外部出力され
る。

なお、加算器１２における加算値はデジタル値“１”に
特定されるものではなく、入力アナログ信号Ｖｌｒ　レ
ベルの微少変化幅を予め知って、これを十分に抑制（吸
収）することのできるデジタル値幅を設定すればよい。

第２図（ａ）および（ｂ）は、本発明の一実施例のＡ／
Ｄ変換装置１のＡ／Ｄ変換動作による入力アナログ信号
Ｖｌｎと出力デジタル信号り。Ｕｔとの相関関係を示す
図である。第２図（ａ）および（ｂ）ともに横軸には経
過時間が同一スケールでとられており、第２図（ａ）の
縦軸には入力アナログ信号ｖｉｎレベルが、第２図（ｂ
）の縦軸には出力デジタル信号り。ｕｔレベルがそれぞ
れとられている。

次に、第１図に示されるＡ／Ｄ変換装置１のＡ／Ｄ変換
動作について第２図（ａ）および（ｂ）ならびに第３図
を参照して詳細に説明する。

さて、第２図（ａ）および（ｂ）に示される時刻Ｔｓか
らのＡ／Ｄ変換装置１によるＡ／Ｄ変換動作を説明する
。このとき、すでにレジスタ１５にはデジタル値（−６
）が記憶されていると想定する。この状態で第２図（ａ
）のｆＬｌ　（１０／１６＜ＡＩ＜１２／１６）Ｖの７
＋ｏグ信号Ｖｌｎが入力されると、Ａ／Ｄ変換器１１は
第３図の量子化レベルに従ってデジタル信号ｏｕｔ（＝
５）を出力する。これに応じて加算器１２は（５＋１）
のデジタル加算処理をしてデジタル加算値ａ　（−６）
を第２比較器１４に与える。これに応答して、第２比較
器１４はモード切換信号ｍ２を出力してレジスタ１５を
読出しモードに設定する。応じて第２比較器１４には読
出しモードに設定されたレジスタ１５から読出されたデ
ジタル値（−６）が与えられて、これとデジタル加算値
ａ（−６）とのデジタル大小比較が行なわれる。並行し
て第１比較器１３においても、デジタル信号ｏｕｔ（−
５）とモード切換信号ｍ１によってレジスタ１５から読
出されたデジタル値（−６）とのデジタル大小比較が行
なわれる。このとき、第１および第２比較器１３および
１４におけるデジタル大小比較はいずれにおいても成立
しないので、選択切換信号ｓ１およびｓ２は出力されず
、応じて選択回路１６によるレジスタ１５への書込動作
は行なわれず、レジスタ１５にはデジタル値（−６）が
記憶されたままとなる。したがって、出力デジタル信号
り。ｕｔは第２図（ｂ）に示されるようにデジタル値（
−６）を維持することとなる。

続いて、アナログ信号Ｖｌｎが第２図（ａ）の銃２　（
８／１６＜１！、２＜１０／１６）Ｖになると、Ａ／Ｄ
変換器１１はデジタル信号ｏｕｔ（＝４）を出力する。

これに応じて加算器１２はデジタル加算値ａ（−５）を
出力するので、第２比較器１４はデジタル加算値ａとデ
ジタル信号ｏｕｔとをデジタル大小比較して、応じて選
択切換信号ｓ２を選択回路１６に出力する。したがって
、選択回路１６の入力端が切換えられてデジタル加算値
ａ（−５）が出力側に導出される。このとき、レジスタ
１５はモード切換信号ｍ２によって書込みモードに設定
されているので、選択回路１６出力によるデジタル加算
値ａ（−５）が書込まれその記憶内容が書換えられるこ
とになる。したがって、出力デジタル信号り。ｕｔは第
２図（ｂ）に示されるようにデジタル値（−６）からデ
ジタル値（−５）に更新される。続いて、アナログ信号
Ｖ。が第２図（ａ）の庭３　（６／１６＜ｆ１３＜８／
１６）Ｖになると、Ａ／Ｄ変換器１１はデジタル信号ｏ
ｕｔ（−３）を出力する。これに応じて加算器１２およ
び第２比較器１４、ならびに選択回路１６が所定の動作
をして、第２比較器１４出力のモード切換記号ｍ２によ
り書込みモードに設定されたレジスタ１５に選択回路１
６出力のデジタル加算値ａ（−４）が書込まれて記憶内
容が書換えられる。したがってデジタル信号り。ｕｔは
第２図（ｂ）に示されるようにデジタル値（−５）から
デジタル値（−４）に更新される。

続いて、アナログ信号Ｖａｒｌが第２図（ａ）の肛４　
（４／１６＜ｆ１４＜６／１６）Ｖになると、肛３の場
合と同様にしてレジスタ１５にはデジタル加算値（−３
）が書込まれて記憶内容が書換えられ、デジタル信号Ｄ
ｏｕｔは第２図（ｂ）に示されるようにデジタル値（−
４）からデジタル値（−３）に更新される。　続いて、
アナログ信号Ｖａｎが第２図（ａ）の１１！５　（２／
１６＜［５＜４／１６）Ｖで入力されると、応じてＡ／
Ｄ変換器１１はデジタル信号ｏｕｔ（＝１）を出力する
ので、これに応じて加算器１２および第２比較器１４な
らびに選択回路１６が所定の動作をして、第２比較器１
４出力のモード切換信号ｍ２により書込みモードに設定
されたレジスタコ５に選択回路１６出力のデジタル加算
値ａ（−２）が書込まれて記憶内容が書換えられる。し
たがって、デジタル信号り。ｕｔは第２図（ｂ）に示さ
れるようにデジタル値（−２）に更新される。

さて、ここで外乱により発生した微小のノイズ成分を含
んだ状態でアナログ信号Ｖ、ｏが該Ａ／Ｄ変換装置１に
入力されると想定する。つまり、アナログ信号ｖ、ｎが
第２図（ａ）の［６（立５＜４／１６＜Ｉｎ＜６／１６
）Ｖで入力されるので、Ａ／Ｄ変換器１１はデジタル信
号ｏｕｔ（−２）を出力する。このとき、第１比較器１
３はモード切換信号ｍ１によってレジスタ１５から読出
したデジタル値（−２）とＡ／Ｄ変換器１１出力のデジ
タル信号ｏｕｔ（＝２）とのデジタル大小比較を行なう
。並行して、第２比較器１４においても加算器１２出力
のデジタル加算値ａ（−３）とモード切換信号ｍ２によ
ってレジスタ１５から読出されたデジタル値（−２）と
のデジタル大小比較が行なわれる。この第１および第２
比較器１３および１４におけるデジタル大小比較は成立
しないので選択切換信号ｓ１およびｓ２は出力されず、
選択回路１６によるレジスタ１５の記憶内容の書換えも
行われない。つまり、レジスタ１５にハテシタル値（−
２）が記憶され続ける。したがって、出力デジタル信号
り。ｕｔについても第２図（ｂ）に示されるようにデジ
タル値（−２）を保持することになる。つまり、該Ａ／
Ｄ変換装置１によれば入力アナログ信号■＋ｏに微小な
ノイズ成分が混入することがあっても、そのノイズ成分
量がデジタル信号り。ｕｔのデジタル値１に相当スるア
ナログ量の範囲で抑えられる間はこのノイズ成分に対し
てのＡ／Ｄ変換動作は行なわれず、前回のデジタル信号
り。ｕｔレベルを保持することができる。

さらに、アナログ信号Ｖ、。が第２図（ａ）の鉦７　（
６／１６＜ｕ７＜８／１６）Ｖで入力されるとＡ／Ｄ変
換器１１はデジタル信号ｏｕｔ（−３）を出力する。応
じて第１比較器１３はモード切換信号ｍ１を出力してレ
ジスタ１５から読出したデジタル値（−２）とデジタル
信号ｏｕｔ（−３）とのデジタル大小比較を行なう。こ
のとき（２＜３）であることに応答して、第１比較器１
３は選択回路１６に選択切換信号ｓ１を出力してデジタ
ル信号ｏｕｔ（＝３）をモード切換信号ｍ１によって書
込みモードに設定されたレジスタ１５に書込むよう動作
する。これによってレジスタ１５はその記憶内容が書換
えられてデジタル値（−３）が記憶されることになる。

したがって出力デジタル信号り。ｕｔは第２図（ｂ）に
示されるようにデジタル値（−３）に更新される。

続いて、外乱によりアナログ信号Ｖ１ｎが第１図（ａ）
のｕ８　（４／１６＜ｕ８＜６／１６＜迂７）のように
ノイズ成分を含んだ状態でＡ／Ｄ変換器１１に与えられ
ると、応じてＡ／Ｄ変換器１１はデジタル信号ｏｕｔ（
＝２）を出力する。応じて第１および第２比較器１３お
よび１４によるデジタル大小比較は成立しないので選択
切換信号Ｓ１およびＳ２は選択回路１６に出力されない
。

それゆえにレジスタ１５の記憶内容の書換えは行なわれ
ずその記憶内容は保持される。したがって、出力デジタ
ル信号り。ｕｔは第２図（ｂ）に示されるようにデジタ
ル値（−３）を維持する。

さらに、外乱の影響を受けてノイズ成分を含んでアナロ
グ信号■１ｏが１１９　（ｕ８＜６／１６＜肛９＜８／
１６）Ｖで入力されると、応じてＡ／Ｄ変換器１１はデ
ジタル信号ｏｕｔ（＝３）を出力する。これに応答して
第１および第２比較器１３および１４によるデジタル大
小比較はいずれにおいても成立しないので選択信号ｓ１
およびｓ２は出力されず、応じて選択回路１６によるレ
ジスタ１５の記憶内容の書換えは行なわれない。したが
って、出力デジタル信号り。ｕｔは第２図（ｂ）に示さ
れるようにデジタル値（−３）を維持することになる。

以上のように、入力アナログ信号ｖＩｏレベルが外乱に
より微小なノイズ成分を含んでレベル肛７からｆＬ８．
そしてＩＬ９へ頻繁に変位しても、このノイズ成分量に
よるアナログ信号Ｖｉｎ変位幅はデジタル信号り。ｕｔ
のデジタル値１に相当するアナログ量の幅で抑えられて
いるので、該Ａ／Ｄ変換装置１はこのノイズ成分につい
てはＡ／Ｄ変換動作しないことがわかる。

さらに、アナログ信号Ｖ１ｎが第２図（ａ）の［１０（
８／１６＜ｆＬｌｏ＜１０／１６）Ｖで入力されると、
応じてＡ／Ｄ変換器１１はデジタル信号ｏｕｔ（＝４）
を出力する。これに応答して第１比較器１３によるデジ
タル大小比較が成立し、選択切換信号ｓ１が出力される
。したがって選択回路１６はモード切換信号ｍ１により
書込みモードに設定されたレジスタ１５にデジタル信号
Ｏｕｔ　（−４）を書込むように動作する。したがって
レジスタ１５の記憶内容は書換えられて、応じて出力デ
ジタル信号り。ｕｔは第２図（ｂ）に示されるようにデ
ジタル値（−３）からデジタル値（−４）に更新される
ことになる。

さらにアナログ信号ｖｉｏレベルが上昇して第２図（ａ
）のｍ１１　（１０／１６＜麩１１＜１２／１６）Ｖ続
いてｆＬ１２　（１２／１６＜鉦１２く１４／１６）Ｖ
に変化すれば、第１比較器１３および選択回路１６の所
定の動作によってレジスタ１５の記憶内容は逐次書換え
られるので、出力デジタル信号り。ｕｔは第２図（ｂ）
に示されるようにデジタル値（−５）に続いてデジタル
値（−６）へと更新される。

以上のようにＡ／Ｄ変換装置１によれば、たとえば第２
図（ｂ）の期間Ｔ１およびＴ２に示されるように入力ア
ナログ信号Ｖ、。が外乱によるノイズ成分を含んで微少
変化するとき、そのノイズ成分量が予め定められた値域
内で抑えられる間は、この混入されたノイズ成分によっ
て引起こされる入力アナログ信号Ｖ１ｏのレベル変化に
対してはＡ／Ｄ変換は実行されない。

［発明の効果］ 以上のように本発明によれば、アナログ−デジタル変換
装置の入力アナログ信号が加算手段によって加算される
一定信号量に相当するアナログ量の範囲で不安定にかつ
頻繁に変化した場合、第１および第２比較検出手段の検
出出力に応答した記憶手段の記憶内容の書換えはおこら
ないので、記憶手段の記憶内容、すなわち該アナログ−
デジタル変換装置から出力されるべきデジタル信号を前
回値を保持した状態で安定して得ることができるという
効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例によるアナログ−デジタル
変換装置の機能構成を示す概略図である。 第２図（ａ）および（ｂ）は、本発明の一実施例のアナ
ログ−デジタル変換装置のＡ／Ｄ変換動作による人力ア
ナログ信号と出力デジタル信号との相関関係を示す図で
ある。第３図は、従来のＡ／Ｄ変換器による所定の量子
化レベルに基づ＜Ａ／Ｄ変換動作を説明するための図で
ある。第４図（ａ）および（ｂ）は、第３図の量子化レ
ベルに基づいた従来のＡ／Ｄ変換動作における入力アナ
ログ信号とこれに相当する出力デジタル信号との相関関
係を示す図である。第５図（ａ）および（ｂ）は、第３
図の量子化レベルに基づいた従来のＡ／Ｄ変換動作にお
いてノイズ成分が混入した入力アナログ信号に対する出
力デジタル信号の相関関係を示す図である。 図において、１はＡ／Ｄ変換装置、１１はＡ／Ｄ変換器
、１２は加算器、１３は第１比較器、１４は第２比較器
、１５はレジスタ、１６は選択回路、Ｖｉｎはアナログ
信号、ｏｕｔおよびＩ）ｏｕｔはデジタル信号、ａはデ
ジタル加算値、ＳｌおよびＳ２は選択切換信号ならびに
ｍｌおよびｍ２はモード切換信号である。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 アナログ−デジタル変換装置であって、 与えられるアナログ信号を所定の量子化レベルに従って
   デジタル信号に変換する信号変換手段と、前記信号変換
   手段からの前記デジタル信号入力に応答して、前記デジ
   タル信号に一定信号量をデジタル加算する加算手段と、 前記アナログ−デジタル変換装置から出力されるべきデ
   ジタル信号を記憶する記憶手段と、前記信号変換手段か
   らの前記デジタル信号が前記記憶手段から読出されたデ
   ジタル信号よりも大きいことを検出する第１の比較検出
   手段と、前記加算手段出力のデジタル加算信号が前記記
   憶手段から読出されたデジタル信号よりも小さいことを
   検出する第２の比較検出手段と、 前記第１比較検出手段の検出出力に応答して前記信号変
   換手段出力の前記デジタル信号を、かつ前記第２比較検
   出手段の検出出力に応答して前記加算手段出力の前記デ
   ジタル加算信号を前記記憶手段に書込む選択書込み手段
   とを備えた、アナログ−デジタル変換装置。