JPH0439761A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH0439761A
JPH0439761A JP14711690A JP14711690A JPH0439761A JP H0439761 A JPH0439761 A JP H0439761A JP 14711690 A JP14711690 A JP 14711690A JP 14711690 A JP14711690 A JP 14711690A JP H0439761 A JPH0439761 A JP H0439761A
Authority
JP
Japan
Prior art keywords
command
data processing
host system
target
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14711690A
Other languages
English (en)
Inventor
Kenichi Umagami
馬上 謙一
Keizo Yamanaka
敬三 山中
Tomomasa Kamitsuma
上妻 伴昌
Masami Wakabayashi
正美 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iwaki Electronics Co Ltd
Original Assignee
Iwaki Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwaki Electronics Co Ltd filed Critical Iwaki Electronics Co Ltd
Priority to JP14711690A priority Critical patent/JPH0439761A/ja
Publication of JPH0439761A publication Critical patent/JPH0439761A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野] 本発明は、ホストインターフェイスとターゲットインタ
ーフェイスとを有するデータ処理装置に関する。更に詳
しく述べると、ホストシステムからのマクロ的な発信コ
マンドを複数のデータ処理毎の内部動作コマンドに展開
して実行するデータ処理装置に関するものである。
本発明は、マルチタスクまたはマルチユーザーシステム
でのスループットの向上に有効な技術である。
[従来の技術1 ホストシステムとターゲットシステムとの間に介在し、
ホストシステムからのコマンドによりターゲットシステ
ムを制御するデータ処理装置は従来公知である。データ
処理装置はホストインターフェイスとターゲットインタ
ーフェイスとを有し、それらを介して各システムと情報
交換を行う。
従来技術では、ホストシステムからデータ処理装置に実
行形式のコマンド(内部動作コマンド)を毎回設定し、
データ処理装置を起動していた。データ処理装置は、設
定された実行形式のコマンドによりターゲットインター
フェイスを介してターゲットシステムを制御することに
なる。
[発明が解決しようとする課II] このようにホストシステムからその都度、実行形式のコ
マンドをデータ処理装置に設定して起動すると、ホスト
システムの負荷が増大し、データ処理装置の処理速度が
低下する。特にマルチタスクまたはマルチユーザーシス
テム構成時には、システムのスループットが低く問題が
大きい。
本発明の目的は、上記の従来技術の欠点を解消し、ホス
トシステムの負荷を低減してデータ処理能力を向上でき
るデータ処理装置を提供することである。
[課題を解決するための手段] 本発明は基本的には、ホストシステムと該ホストシステ
ムからのコマンドによって制御されるターゲットシステ
ムとの間に介在してデータ処理する装置である。上記の
目的を達成するため本発明に係るデータ処理装置は、ホ
ストシステムからのマクロ的な発信コマンドを受理する
コマンド受理回路と、その受理コマンドを複数のデータ
処理単位の実行形式のコマンドに変換するコマンド変換
回路と、変換された実行形式のコマンド処理を行いター
ゲットシステムを制御する制御回路とを具備している。
そしてホストシステムからの1コマンドで全てのデータ
処理及びデータ処理に絡むコマンド処理を実行する。
[作用] データ処理装置はホストシステムからの発信コマンドを
ポーリングで検出し、それをコマンド受理回路で受理す
る。その1フの受理コマンドをその処理に必要な全ての
データ処理及びデータ処理に絡むコマンドに展開する。
その実行形式のコマンドに基づきターゲットシステムを
制御する。上記全てのデータ処理が終了した時点でホス
トシステムに対してコマンド処理の結果を通知する。
従ってホストシステムは、マクロ的な発信コマンドを作
成すれば済むし、また発信コマンドが受理された後、コ
マンド処理の終了が通知されるまでの間、データ処理装
置に係わることなく別個のタスクを実行できる。
[実施例] 第1図は、本発明に係るデータ処理装置を用いたシステ
ム構成図である。データ処理装置10は、ホストインタ
ーフェイス12を介してホストシステム14に接続され
、またターゲットインターフェイス1Gを介してターゲ
ットシステム18に接続される。そしてホストンステム
14からのマクロ的な発信コマンドによりターゲットシ
ステム18を制御する。これらの装置としては、ターゲ
ットシステムが例えば本来MPUを有する被試験体、デ
ータ処理装置がその試験解析装置などの組み合わせがあ
る。
データ処理装置10は、ホストシステム14からの発信
コマンドを受理するコマンド受理回路20と、前記受理
コマンドを複数のデータ処理単位の実行形式のコマンド
に変換するコマンド変換回路22と、変換された実行形
式のコマンド処理を行いターゲットシステム18を制御
する制御回路24とを具備している。
ホストシステム10からの発信コマンドは、第2図に示
すようなホストコマンドフォーマットをもっている。こ
れはメモリ及びilo (入出力)テストのためのコマ
ンドである。上位8ビツトはコマンド・コード、下位8
ビツトは4ビツトのアドレス・モディファイ・コードと
4ビツトのデータ・モディファイ・コートである。
それぞれ符号りは16進数を意味している。それぞれの
コードとその内容は第20に示す通りとする。
データ処理装置10は、この受理コマンドを解析して複
数の実行形式のコマンド(内部動作コマンド)に展開し
、その変換された実行形式のコマンドによってターゲッ
トシステム18を制御する。つまりホストンステム14
からの1つの発信コマンドで全てのデータ処理及びデー
タ処理に絡むコマンド処理を実行する。そのためコマン
ド変換回路22は、必要な各種データテーブル(メモリ
)を有し、それを参照しながら実行形式のコマンドを作
成する。
例えば受信コマンドがh 0111であるとすると、コ
マンド変換回路22では第2図のホストコマンドフォー
マットに基づき第3図に示すように、ターゲット用ライ
ト(書き込み)コマンドとデータ・アドレス用モデイフ
プイ (更新)コマンドとターゲット用リード(読み出
し)コンペアコマンドのように展開する。この場合を例
にとって本データ処理装置10の動作を更に詳細Gこ説
明する。
ホストシステム14はホストコマンドフォーマット(第
2図参照)に従ってデータ処理装置10にコマンドを設
定する。この時のコマンドを第3図に示すような発信コ
マンドとする(コマンドコード−=hot;メモリバイ
トテスト、アドレスモディファイコード=h1 ;アド
レス+x1データモディファイコード=hl;インクリ
メントデータ)。データ処理装置10は、ホストシステ
ム14からの発信コマンドをポーリングで検出し受信す
る。その受信コマンドを以下のようなデータ処理毎の実
行形式のコマンド(内部動作コマンド)に変換される。
■ターゲット ライトコマンド ターゲットシステムに対してライトコマンドとデータを
送出し、ターゲットシステムのライト動作を開始する。
指定データ転送量まで次のデータ・アドレスモディファ
イコマンドと交互に実行する。指定データ転送量に達す
ると次の処理コマンドに移行する。
■データ・アドレス用モディファイコマンドターゲット
システムに対するデータ及びアドレスの発生パターンを
指示する。本コマンドは、ターゲット用ライトコマンド
かターゲット用リードコマンドと組み合わせて使用する
■ターケラト用リードコンベアコマンドターゲット用ラ
イトコマンドでターゲットシステムに書き込んだデータ
を、データ処理装置がリードし、そのデータと書き込ん
だデータの照合を行う、この時、データ・アドレス用モ
ディファイコマンドを使い、照合用データを更新する。
ライトデータと同量のデータをターゲットシステムから
読み出し、照合を終了したらホストシステムに対してコ
マンドの終了結果を通知する。
上記以外のホストコマンドフォーマットについても同様
に各コード内容に従い、展開して実行形式のコマンドを
作成し、実行処理する。
[発明の効果] 本発明は上記のように、ホストシステムから発信すれる
マクロ的な1つのコマンドを複数のデータ処理単位のコ
マンドに変換し、それを実行してターゲットシステムを
制御し、結果だけをホストシステムに通知するように構
成したため、ホストシステムは個々のデータ処理単位の
コマンドを作成する必要がなくなる。そのためホストシ
ステムの負荷が低減され、処理速度が向上する。
特に、マルチタスクまたはマルチユーザーシステムの構
成時は、システムスルーブツトが向上し、ハードウェア
責産の有効利用を図ることができる。
【図面の簡単な説明】
第1図は本発明に係るデータ処理装置を用いたシステム
構成図、第2図はホストコマンドフォーマットの説明図
、第3図はコマンド変換形態図である。 lO・・・データ処理装置、12・・・ホストインター
フェイス、14・・・ホストシステム、16・・・ター
ゲットインターフェイス、18・・・ターゲットシステ
ム、20・・・データ受理回路、22・・・データ変換
回路、24・・・制御回路。 特許出願人  いわき電子株式会社 代  理  人     茂  見     穣第1図 コマンド・ゴーF モディファイ・コート実行形式のコ
マンド 第2図 コマンド・7−F モディファイ・コード

Claims (1)

    【特許請求の範囲】
  1. 1、ホストシステムと該ホストシステムからのコマンド
    によって制御されるターゲットシステムとの間に介在し
    てデータ処理する装置において、ホストシステムからの
    マクロ的な発信コマンドを受理するコマンド受理回路と
    、その受理コマンドを複数のデータ処理単位の実行形式
    のコマンドに変換するコマンド変換回路と、変換された
    実行形式のコマンド処理を行いターゲットシステムを制
    御する制御回路とを具備し、ホストシステムからの1コ
    マンドで全てのデータ処理及びデータ処理に絡むコマン
    ド処理を実行するデータ処理装置。
JP14711690A 1990-06-05 1990-06-05 データ処理装置 Pending JPH0439761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14711690A JPH0439761A (ja) 1990-06-05 1990-06-05 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14711690A JPH0439761A (ja) 1990-06-05 1990-06-05 データ処理装置

Publications (1)

Publication Number Publication Date
JPH0439761A true JPH0439761A (ja) 1992-02-10

Family

ID=15422892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14711690A Pending JPH0439761A (ja) 1990-06-05 1990-06-05 データ処理装置

Country Status (1)

Country Link
JP (1) JPH0439761A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021520566A (ja) * 2018-06-27 2021-08-19 シャンハイ カンブリコン インフォメーション テクノロジー カンパニー リミテッドShanghai Cambricon Information Technology Co.,Ltd. オンチップコードのブレークポイントによるデバッグ方法、オンチッププロセッサ及びブレークポイントによるチップデバッグシステム
JP2021526277A (ja) * 2018-10-18 2021-09-30 シャンハイ カンブリコン インフォメーション テクノロジー カンパニー リミテッドShanghai Cambricon Information Technology Co.,Ltd. ネットワークオンチップによるデータ処理方法及び装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021520566A (ja) * 2018-06-27 2021-08-19 シャンハイ カンブリコン インフォメーション テクノロジー カンパニー リミテッドShanghai Cambricon Information Technology Co.,Ltd. オンチップコードのブレークポイントによるデバッグ方法、オンチッププロセッサ及びブレークポイントによるチップデバッグシステム
JP2021526277A (ja) * 2018-10-18 2021-09-30 シャンハイ カンブリコン インフォメーション テクノロジー カンパニー リミテッドShanghai Cambricon Information Technology Co.,Ltd. ネットワークオンチップによるデータ処理方法及び装置
JP2021166032A (ja) * 2018-10-18 2021-10-14 シャンハイ カンブリコン インフォメーション テクノロジー カンパニー リミテッドShanghai Cambricon Information Technology Co., Ltd. ネットワークオンチップによるデータ処理方法及び装置

Similar Documents

Publication Publication Date Title
EP0192944B1 (en) Data processing system with a main processor and a co-processor sharing the same resources
EP0352080A2 (en) Method and apparatus for optimizing inter-processor instruction transfers
JPH0439761A (ja) データ処理装置
US3978455A (en) I/o structure for microprocessor implemented systems
US20020010817A1 (en) Host signal processing modem with a signal processing accelerator
US6023752A (en) Digital data apparatus for transferring data between NTDS and bus topology data buses
JPS6061859A (ja) マイクロコンピュ−タのデ−タ通信方式
JP2849804B2 (ja) メモリーアクセスのインターフェイス回路及びメモリーアクセスの方法
JPH05128279A (ja) ワンチツプマイクロコンピユータ
JPH0573473A (ja) 産業用コンピユータシステム
JP2563082Y2 (ja) 疑似通信制御装置
JPH02263256A (ja) マイクロコンピュータ及びコントローラ
JPS6020263A (ja) 入出力装置の選択方式
JP2555580B2 (ja) 記憶装置制御方式
JPS61168058A (ja) 記憶装置
JPS6214866B2 (ja)
JPS6125262A (ja) デ−タ転送装置
JPH04249449A (ja) プロセッサ間通信制御方式
JPH0341547A (ja) マルチプロセッサ構成方式
JPH04306739A (ja) プロセッサ開発支援装置,開発支援装置用ポッドおよびインサーキット・エミュレータのポッド
JPS63131253A (ja) 周辺コントロ−ラ支援装置
JPS62212758A (ja) 割り込み制御回路
JPH03259491A (ja) メモリ制御装置
JPS60220431A (ja) 情報処理方式
JPS60147864A (ja) マイクロコンピユ−タ装置