JPH043910A - Ｓｏｉ基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 二枚の半導体基板を張り合わせて成るＳＯＩ基板の製造
方法に関し。

研磨後の厚さが均一な単結晶層を有するｓｏｒ基板を提
供可能とすることを目的とし。

一導電型の第１の半導体基板の表面に該表面から所定深
さの底面を有する単一または複数の反対〔産業上の利用
分野］ 本発明は、二枚の半導体基板を張り合わせて成るＳＯＴ
（Ｓｉｍｉｃｏｎｄｕｃｔｏｒ　ｏｎ　Ｉｎ５ｕｌａｔ
ｏｒ）基板の製造方法に関する。

〔従来の技術〕

高速度・高耐圧トランジスタに好適なＳＯＩ構造の実用
化を促進するものとして、二枚のシリコンウェハをＳｉ
０ｇ膜を介して張り合わせ、一方のシリコンウェハを研
磨により１μｍないしそれ以下の厚さに薄層化して成る
ｓｏｒ基板の製造方法が提案されている。その概要を第
８図を参照して説明する。

同図（ａ）に示すように５例えばｐ型のシリコンウェハ
ＩＡおよびＩＢを用意し、その一方（例えばＩＡ）を熱
酸化して表面に厚さ約１μｍのＳｉＯ□膜ＩＣを形成し
たのち、同図（ロ）に示すように、シリコンウェハＩＡ
およびＩＢを重ね合わせ、　１１００℃程度の温度で熱
処理する。これにより、シリコンウェハＩＡおよびＩＢ
は接着される。

次いで１例えばシリコンウェハＩＡをバフ研磨し。

同図（Ｃ）に示すように、厚さ約１μ■程度まで薄くす
る。さらに、研磨されたシリコンウェハＩＡ表面から０
．７μｍ程度の深さまで熱酸化したのち９表面の酸化膜
をエツチング除去する。その結果、シリコンウェハ１８
表面上には、同図（イ）に示すように。

５ｉ０２膜ＩＣを介して接着された厚さ約０．３μＩの
シリコン層ＩＤが形成される。このシリコン層ＩＤがト
ランジスタ等を形成するための能動層として用いられる
。

（発明が解決しようとする課題］ 第８図に示すＳＯ１基板では１例えばシリコンウェハＩ
Ａをバフ研磨する際に、０．５μｍ程度の厚さの不均一
が生じてしまうため、１μｍないしそれ以下の均一な厚
さのシリコン層ＩＤを有するＳＯ１基板を製造すること
が困難であった。とくに＋　１０ａ＋ｍＸ１０ｍｍ程度
以上の面積を有する集積回路を形成するために必要な厚
さ０．２μｍ程度の所望の有効領域を有するｓｏｒ基板
を製造することは実質的に不可能であった。

これに対して、上記バフ研磨におけるストンバとなる層
をあらかじめ設けておくことにより、シリコン層の厚さ
を精確に制御する方法が提案されている。（Ｅｘｔｅｎ
ｄｅｄ　Ａｂｓｔｒａｃｔｓ　ｏｆ　ｔｈｅ　２１ｓｔ
　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　５ｏｌｉｄ　５ｔａｔ
ｅ　Ｄｅｖｉｃｅｓ　ａｎｄ　Ｍａｔｅｒｉａｌｓ。

Ｔｏｋｙｏ、　１９８９．　ｐｐ、８９−９２）この方
法は、第９図（ａ）に示すように、シリコンウェハ２の
表面に高さ約０．１μ…を有する複数のメサ領域２Ａを
形成したのち１表面を酸化して厚さ約１μｍのＳｉＯ□
膜２Ｂを形成し、　ＳｉＯ□膜２Ｂ上にポリシリコン層
３を堆積する。

次いで、同図ら）に示すようにポリシリコン層３表面を
平滑研磨したのち、同図（Ｃ）に示すようにポリシリコ
ン層３を別のシリコンウェハ４と接着する。そして、同
図（ｄ）に示すようにシリコンウェハ２を研磨して薄層
化し、さらに、　ＳｉＯ□膜２Ｂが表出するまで研磨を
進める。その結果、同図（ｅ）に示すように、前記メサ
領域２Ａは５ｉｎ２膜２Ｂに埋め込まれた島状となる。

上記のシリコンウェハ２の研磨において、シリコンに比
べて研磨速度の低いＳｉＯ２膜２Ｂがストッパとして作
用し、シリコンウェハ２全面に厚さが均一性な島状のメ
サ領域録が形成される。しかしながら、上記の方法によ
れば、メサ領域２Ａの面積が限定され、シリコンウェハ
２の面積に等しい単一の領域を得ることができない。

本発明は上記従来の問題点を解決し、ウエノ１全面に均
一な厚さの単結晶層を有するｓｏｒ基板を提供可能とす
ることを目的とする。

〔課題を解決するための手段〕

上記目的は、一導電型の第１の半導体基板の表面に該表
面から所定深さの底面を有する単一または複数の反対導
電型の領域を形成する工程と、該反対導電型領域が形成
された該第１の半導体基板表面または別の第２の半導体
基板の表面の少な（とも一方に絶縁膜を形成する工程と
、該反対導電型領域が形成された表面が該第２の基板と
対向し且つ該絶縁膜が相互間に介在するように配置して
該第１の半導体基板と第２の半導体基板とを接着する工
程と、該第２の半導体基板に接着された該第１の半導体
基板の裏面に画定された複数の領域に該反対導電型領域
が表出したことを検出しながら該裏面を研磨する工程と
を含むことを特徴とする本発明に係るＳＯＩ基板の製造
方法によって達成される。

〔作　用〕

シリコンウェハ等の半導体基板に均一な深さの不純物領
域を形成する技術が確立されている。これを利用して、
ＳＯＩ基板における所望の単結晶層の厚さに等しい深さ
の不純物領域を半導体基板表面に形成しておき、この表
面を、最終的なＳＯＩ基板における補強体となる別の半
導体基板と接着し。

第１の半導体基板を裏面から研磨して薄層化する。

上記研磨により、前記不純物領域が表出ないし表出する
直前になると、基板と不純物領域との間でＰＮ接合に関
係する整流作用や光起電力を検出することができるよう
になる。そこで、半導体基板の裏面を複数の領域に区画
し、各々の領域を、上記の現象が検出されるまで研磨し
、裏面全体に上記現象が検出されたときに研磨を終了す
る。

上記のようにして、　Ｓｏ１基板全面に均一な厚さの単
結晶層を形成する。層厚精度は、当初の不純物領域の深
さの分布精度によって実質的に決まる。

〔実施例〕 以下本発明の実施例を図面を参照して説明する。

第１図は本発明の実施例の工程説明図であって。

同図（ａ）に示すように１例えば直径６インチの一表面
が鏡面研磨された比抵抗１０ΩｃｍのＰ型シリコンウェ
ハ６を１０００°Ｃの乾燥酸素雰囲気中で熱酸化して９
表面に厚さ２００人程度のＳｉＯ□膜（図示省略）を形
成する。

次いで、前記鏡面研磨された表面にフォトレジストを塗
布し、これを周知のりソゲラフ技術によりパターンニン
グして、同図（ｂ）に示すように９例えば幅２０ｍｍ、
　　ピッチ４０ｍｍの格子状のレジストマスク層７を形
成する。レジストマスク層７は紙面に平行な方向にも形
成されている。したがって、格子状のレジストマスク層
７によって囲まれた領域にシリコンウェハ６表面が表出
している。

次いで、レジストマスク層７から表出するシリコンウェ
ハ６表面に、ｎ型の不純物として燐ＣＰ’）をイオン注
入する。この条件は８例えば加速エネルギーを５０Ｋｅ
Ｖ、ドーズ量をＩ　ＸＩＯ”ｃｍ−”とする。

その結果、シリコンウェハ６表面に島状のｎ型領域６Ａ
が形成される。上記イオン注入条件により。

ｎ型領域６Ａの深さは約０．２μｍとなる。

次いで、レジストマスク層７を除去したのち。

シリコンウェハ６を１０００°Ｃの湿った酸素雰囲気中
で熱酸化し、同図（Ｃ）に示すように、厚さ約１μｍの
ＳｉＯ□膜６Ｂを形成する。シリコンウェハ６を、同図
（ｄ）に示すように、別の同寸法のシリコンウェハ８と
、前記ｎ型領域６Ａが形成された表面がシリコンウェハ
８と対向するようにして重ね合わせて接着する。この接
着は５重ね合わされた両シリコンウェハ６および８を加
熱するか、シリコンウェハ６と８との間に１００ｖ程度
の電圧を印加する周知の方法を用いればよい。

なお、シリコンウェハ６にＳｉｎｇ膜６Ｂを形成する代
わりに、シリコンウェハ８にＳｉＯ□膜を形成するか、
あるいは、シリコンウェハ６および８の双方にＳｉＯ□
膜を形成しても差支えない。また、熱酸化によるＳｉＯ
□膜の代わりにＳｉ３Ｎ＜膜を形成するか。

あるいは、　ＳｉＯ□膜と５ｉＪａ膜の多層構造として
もよい。さらに、シリコンウェハ６または８のいずれか
一方のＳｉＯ□膜６Ｂ上に５例えばポリシリコンから成
る導電膜と第２のＳｉＯ□膜を積層するか、シリコンウ
ェハ６および８の双方にＳｉＯ□膜６Ｂを形成したのち
、いずれか一方のシリコンウェハのＳｉＯ□膜６Ｂ上に
１例えばポリシリコンから成る導電膜を形成してもよい
。

次いで、同図（ｄ）に示すように、当初約６００μｍの
厚さを有するシリコンウェハ６を裏面から研磨し、厚さ
２μｍ程度まで薄層化する。この研磨は。

２０００番程度０砥粒を用いる通常の裏面研磨条件に従
って行えばよい。

次いで、同図げ）に示すように、直径２０１程度の回転
ハフ９を用いて、シリコンウェハ６の裏面ヲ部分的に研
磨する。この研磨は３例えば粒径が５０ｎｍ程度の砥粒
を用い比較的緩やかに、かつ、シリコンウェハ６の全面
にｎ型領域６Ａが表出するまで行う。

第２図は回転ハフ９と、その回転および支持機構の説明
図であり、同図（ａ）は全体の側面を、また。

同図（ｂ）は回転バフ９の下面を示す。回転バフ９はモ
ータ１１によって回転される。モータ１１は、アーム１
２によって支持された軸受け１３に固定されている。ア
ーム１２は１図示しない駆動機構により５紙面に垂直な
面内をＸ−Ｙ方向に移動される。これにより５回転バフ
９が前記シリコンウェハ６面上を移動しながら研磨可能
なようにされている。

回転バフ９の面には９例えば炭素繊維から成る導電ブラ
シ１４が、その先端が前記シリコンウェハ６に接触可能
なようにして埋め込まれている。導電ブラシ１４は回転
バフ９の回転軸１５の表面に固定されている回転接触子
１６に接続されており、さらに１回転接触子１６に摺動
接触する固定接触子１７を通じて、後述する制御系に接
続されている。

第２図のようにして回転・支持された回転バフ９を、第
３図に示すように、シリコンウェハ６の裏面に接触させ
ながら、Ｘ−Ｙ方向に移動する。シリコンウェハ６の裏
面には、同じく炭素繊維等からなる別の接触子１８が接
触している。接触子１８と回転バフ９に設けられている
前記導電ブラシ１４との間に電圧を印加して、このとき
に流れる電流変化を検出するか、または、これらの間の
電圧変化を検出しながら、シリコンウェハ６を研磨する
。

接触子１８と導電ブラシ１４は、最初は共にＰ型のシリ
コンウェハ６に接触しているために、これらの間にはシ
リコンウェハ６の抵抗に応じた電流が流れる。研磨が進
み、前記ｎ型領域６Ａが表出し。

導電ブラシ１４がｎ型領域６Ｂに接触すると、ｎ型領域
６ＡとＰ型のシリコンウェハ６との間のＰＮ接合による
整流作用によって、電流がほとんど流れなくなる。この
電流変化を制御装置２０により検出し。

ｎ型領域６Ａが表出したことが検出された領域の研磨を
停止し、未だｎ型領域６Ａの表出しない領域の研磨を続
ける。このようにして、シリコンウェハ６の裏面全体に
おけるｎ型領域６Ａの表出が検出されたときに、研磨を
終了する。

制御系２０は、増幅回路２１と制御回路２２とを有し増
幅回路２１は上記電流変化分を増幅した検出信号を送出
し、制御回路２２はこの検出信号が入力したときの回転
バフ９のＸ−Ｙ座標情報を記憶するとともに、前記検出
信号にもとづいて８回転バフ９の位置を移動するための
Ｘ−Ｙ駆動信号またはモータ１１の回転速度を変化する
ためのモータ回転制御信号を送出する。

すなわち１例えば、シリコンウェハ６の裏面にｎ型領域
６Ａが表出するまでは１回転バフ９はシリコンウェハ６
の裏面を均等に研磨するようにＸ−Ｙ移動される。シリ
コンウェハ６の裏面の一部にｎ型領域６Ａが表出したと
き、制御回路２２はこの部分を避けるように回転バフ９
を移動させるか、あるいは、この部分が検出されたとき
にモータ１１の回転数を減少するように作動するわけで
ある。

上記実施例におけるようにシリコンウェハ６の裏面にｎ
型領域６Ａが表出したときの整流作用を検出する代わり
に、第４図に示すように、ランプ３０の光をシリコンウ
ェハ６面に照射しておき１表出する直前のｎ型領域６Ａ
とｐ型シリコンウェハ６とのＰＮ接合における光起電力
を検出することにより。

回転バフ９のＸ−Ｙ移動制御またはモータ１１の回転数
制御を行ってもよい。

第５図は回転バフ９の変形例を示す。すなわち。

回転ハフ９には１例えば１０ＩＩＩ１１程度の間隔を以
て二つの導電ブラシ１４ａおよび１４ｂが設けられてい
る。

導電ブラシ１４ａおよび１４ｂは１回転軸１５に設けら
れた二つの回転接触子１６ａおよび１６ｂを通じて図示
しない制御系に接続されている。そして、上記実施例と
同様のＰＮ接合による整流作用または光起電力により導
電ブラシ１４ａおよび１４ｂ間を流れる電流または電圧
の変化を検出する。本実施例の回転バフ９を用いれば、
前記導電ブラシ以外に基板と接触する電極を設ける必要
が無い等の点で都合がよい。

上記各実施例においては、研磨されるシリコンウェハ６
に、島状の反対導電型領域６Ａを形成した。

したがって、研磨終了したＳＯＩ基板には１例えばＰ型
頭域に島状のｎ型領域が埋め込まれた構造となっている
。このＳＯＩ基板を熱処理し、不純物の補償を行えば、
いずれか過剰の不純物による均一な導電型の単結晶層を
有するＳＯＩ基板が得られる。

第６図は本発明の他の実施例を示し１例えばｐ型のシリ
コンウェハ６の中央ＳＩＭに単一のｎ型ｉＮ域６Ａを形
成し、これをＳｉＯ□膜６Ｂを介して別のシリコンウェ
ハ８と接着した場合である。前記接触子１８はシリコン
ウェハ６の周縁領域に接触させておく。回転バフ９によ
りシリコンウェハ６の裏面を研磨し、ｎ型領域６Ａが表
出すると、前記と同様にｎ型領域６Ａとｐ型シリコンウ
ェハ６とのＰＮ接合の整流作用による電流変化が検出さ
れる。また、シリコンウェハ６裏面に光照射しておくと
、ｎ型領域６Ａが表出する直前に光起電力が検出される
。本実施例によれば、後熱処理を行わなくても、中央領
域が単一の導電型のＳＯＩ基板が得られる。

第７図は本発明のさらに他の実施例を示し、　ＳｉＯ□
膜６Ｂを介して二つのシリコンウェハ６および８を接着
する。シリコンウェハ６は例えばｐ型である。従来の裏
面研磨と同様にしてシリコンウェハ６を２μｍ程度に薄
層化したのち１　シリコンウェハ６の裏面全体にｎ型不
純物をイオン注入して。

ＳｉＯ□膜６Ｂとの界面近傍に約０．２μ−のｎ型領域
６八を形成する。そして１回転バフ９により、シリコン
ウェハ６の裏面を研磨する。接触子１８をシリコンウェ
ハ６の周縁領域６Ｃに接触させておく。回転ハフ９の研
磨は周縁領域６Ｃを除いて行う。ｎ型領域６Ａの表出ま
たは表出直前における前記と同様の整流作用または光起
電力による電流変化または電圧変化を検出する。本実施
例によれば、ｎ型領域６Ａを形成するためのレジストマ
スクの形成工程が省略できる利点がある。

なお、上記実施例においては、ｐ型シリコンウェハ６に
ｎ型領域６Ａを形成する場合を例に説明したが１本発明
はｎ型シリコンウェハにＰ型頭域を形成した場合にも適
用できることは言うまでもない。また、シリコンウェハ
６と８とが同一導電型である場合には、　ＳｉＯ□膜６
Ｂを介さずに両ウェハを接着した場合にも適用できる。

また１両ウェハの一方または双方がシリコン以外の半導
体基板である場合にも適用可能である。さらに、制御系
２０に入力する信号が連続信号または間歇信号のいずれ
の場合にも適用できる。

〔発明の効果〕

本発明によれば、全面が単一かつ１μｍないしそれ以下
の厚さを有する均一な単結晶層から成るＳＯＩ基板を製
造可能とし、ＳＯＩ構造の利点を生かした高速度・高耐
圧のトランジスタから成る大規模集積回路の実現を促進
する効果がある。

６Ｃは周縁頭載 である。

【図面の簡単な説明】

第１図ないし第７図は本発明の詳細な説明図。 第８図と第９図は従来の問題点説明図 である。 図において。 ■八とＩＢと２と４と６と８はシリコンウェハ。 ＩＣと２Ｂと６８はＳｉＯ□膜、　　　１０はシリコン
層。 ２Ａはメサ領域、　　３はポリシリコン層。 ７はレジストマスク層、　　９は回転バフ。 １１はモータ、１２はアーム、１３は軸受け。 １４と１４ａと１４ｂは導電ブラシ、　　１５は回転軸
１６は回転接触子、１７は固定接触子。 １８は接触子、２０は制御系、２１は増幅回路。 ２２は制御回路、３０はランプ、　　６Ａはｎ型領域。 Ａ 才金明の実施例説明図（での１） 第１　図 （α） 本発明の欠施伊］況明図（その２） 靴明の寅施例妃明図（ぞの５） Ｊ５０ 杢定明の実施例説明図（ぞの６） 柘６図 杢発明の大加伊ｊ児明図（堂のｑ） 晃７図 第 図 第 図 化上の閂２帝、脱日月図（での２） 舅ｑｚ

Claims (7)

【特許請求の範囲】
1. （１）一導電型の第１の半導体基板の表面に該表面から
   所定深さの底面を有する単一または複数の反対導電型の
   領域を形成する工程と、 該反対導電型領域が形成された該第１の半導体基板表面
   または別の第２の半導体基板の表面の少なくとも一方に
   絶縁膜を形成する工程と、 該反対導電型領域が形成された表面が該第２の基板と対
   向し且つ該絶縁膜が相互間に介在するように配置して該
   第１の半導体基板と第２の半導体基板とを接着する工程
   と、 該第２の半導体基板に接着された該第１の半導体基板の
   裏面に画定された複数の領域に該反対導電型領域が表出
   したことを検出しながら該裏面を研磨する工程 とを含むことを特徴とするＳＯＩ基板の製造方法。
2. （２）該絶縁膜上に導電膜と第２の絶縁膜とを形成した
   のち該第１の半導体基板と第２の半導体基板とを接着す
   ることを特徴とする請求項１記載のＳＯＩ基板の製造方
   法。
3. （３）該第１および第２の半導体基板の双方の基板表面
   に該絶縁膜を形成し且つ一方の該半導体基板における該
   絶縁膜上に導電膜を形成したのち該第１の半導体基板と
   第２の半導体基板とを接着することを特徴とする請求項
   １記載のＳＯＩ基板の製造方法。
4. （４）該反対導電型領域が表出したときに該第１の半導
   体基板と該反対導電型領域との間に流れる電流の整流作
   用を検出することによって研磨の終点を決定することを
   特徴とする請求項１または２または３記載のＳＯＩ基板
   の製造方法。
5. （５）該１の半導体基板表面に光を照射しておき且つ該
   反対導電型領域が表出したときに該第１の半導体基板と
   該反対導電型領域との間のＰＮ接合に発生する光起電力
   を検出することによって研磨の終点を決定することを特
   徴とする請求項１または２または３記載のＳＯＩ基板の
   製造方法。
6. （６）互いに近接して設けられた少なくとも二つの導電
   性刷子を有する研磨バフを該導電性刷子が該第１の半導
   体基板の裏面に接触するようにして研磨することを特徴
   とする請求項４または５記載のＳＯＩ基板の製造方法。
7. （７）前記研磨を行ったのち熱処理を施して該第１の半
   導体基板における一導電型不純物と該反対導電型領域に
   おける不純物の一方を他方によって補償することを特徴
   とする請求項１または２または３記載のＳＯＩ基板の製
   造方法。