JPH04373031A - コンピュータのソフトウェアデバッグ方法及び装置 - Google Patents

コンピュータのソフトウェアデバッグ方法及び装置

Info

Publication number
JPH04373031A
JPH04373031A JP3177633A JP17763391A JPH04373031A JP H04373031 A JPH04373031 A JP H04373031A JP 3177633 A JP3177633 A JP 3177633A JP 17763391 A JP17763391 A JP 17763391A JP H04373031 A JPH04373031 A JP H04373031A
Authority
JP
Japan
Prior art keywords
debug
program
function
application program
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3177633A
Other languages
English (en)
Inventor
Juichi Sasa
佐々 寿一
Kenzo Urabe
健三 占部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP3177633A priority Critical patent/JPH04373031A/ja
Publication of JPH04373031A publication Critical patent/JPH04373031A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータのソフト
ウェア実機デバッグにおいて、デバッグ専用のエミュレ
ータを用いることなく、処理装置を実装した状態でソフ
トウェアのデバッグを行う方法及び装置に関する。
【0002】
【従来の技術】図3は従来方法及び装置の1例の構成を
示す説明図である。開発対象であるアプリケーションプ
ログラムの実行指令(テストラン)機能と、前記アプリ
ケーションプログラムの実行停止機能と、前記アプリケ
ーションプログラムをワーク用として使用するメモリの
リード及びライト機能とで構成されるコンピュータのソ
フトウェアのデバッグ機能を実現するにあたって、従来
はアプリケーションプログラムの内容を格納するROM
6と、このアプリケーションプログラムの内容をワーク
エリアに一時的に格納するRAM7と、これらにバス3
1で接続されこれらを制御する中央処理装置が実装され
るソケット8と、これにケーブル32で接続したデバッ
グ専用のエミュレータ9とよりなる。
【0003】
【発明が解決しようとする課題】このような従来例にあ
っては、エミュレータ9を使用することを前提としてき
たが、使用するエミュレータ9のバグや中央処理装置の
ソケット8とエミュレータ9間のケーブル32の長さか
ら生ずる微妙なタイミングの違いにより、中央処理装置
を実装した場合の実行とは異なる場合がある。
【0004】
【課題を解決するための手段】本発明方法は上記の課題
を解決するため、図1に示すように電源投入後、デバッ
グ機能のための初期設定を行いデバッグ機能付きROM
1のアプリケーションプログラムエリア12のプログラ
ムを、デバッグプログラムエリア付きRAM2のコピイ
エリア22にコピーし、外部のデバッグコントローラ5
から、外部入出力機器との通信機能を有する回路4を介
して通知されるテストラン要求と、アプリケーションプ
ログラムの実行停止要求と、前記デバッグプログラムエ
リア付きRAM2の内容のリード及びライト要求のいず
れかを内容とするデバッグ情報を受信することにより処
理装置3が前記デバッグ情報に対応する前記デバッグ処
理を実行するようにプログラムを前記デバッグ機能付き
ROM1のデバッグ機能プログラムエリア11に予め書
き込んでおくことを特徴とする。
【0005】本発明装置は同じ課題を解決するため、図
1に示すようにデバッグ機能の動作を制御するプログラ
ム(デバッグ機能プログラム)の内容を格納するデバッ
グ機能プログラムエリア11と、アプリケーションプロ
グラムの内容を格納するアプリケーションプログラムエ
リア12とを有するデバッグ機能付きROM1と、アプ
リケーションプログラムの内容を一時的に格納するコピ
ーエリア22と、ワークエリア21とを有するデバッグ
プログラムエリア付きRAM2と、外部入出力機器との
通信機能を有する回路4と、これらを制御し、かつデバ
ッグコントローラ5から送信されるテストラン要求とア
プリケーションプログラムの実行停止要求と、前記RA
M2の内容のリード及びライト要求のいずれかを内容と
するデバッグ情報を前記回路4を介して受信する処理装
置3とよりなる。
【0006】
【作用】装置に電源が投入されると、処理装置3はまず
、ROM1内のデバッグ機能プログラムエリア11のプ
ログラムを実行し、デバッグ機能のための初期設定を行
い、ROM1のアプリケーションプログラムエリア12
のプログラムを、RAM2のコピーエリア22にコピー
する。デバッグコントローラ5から外部入出力機器との
通信機能を有する回路4を介してテストラン要求を受信
すると、RAM2のコピーエリア22に格納されている
アプリケーションプログラムを実行する。
【0007】テストラン実行中にデバッグコントローラ
5からアプリケーションプログラムの実行停止要求、若
しくはRAM2の内容のリード及びライト要求を内容と
するデバッグ情報を受信すると、デバッグモードを実行
し、デバッグ処理を行う。
【0008】受信したデバッグ情報がアプリケーション
プログラム停止要求の場合は、停止するアプリケーショ
ンプログラムの番地をROM1のデバッグ機能プログラ
ムエリア11のデバッグ機能プログラムに実行が移るよ
うにプログラムの内容を書き替える。
【0009】アプリケーションプログラムの実行が停止
する番地にきたらデバッグ機能プログラムに実行を移し
、停止したことをデバッグコントローラ5に送信して待
機状態となる。RAM2の内容のリード及びライト要求
の場合は、デバッグ情報受信時にデバッグ機能プログラ
ムに実行を移し、デバッグ処理を行い、アプリケーショ
ンプログラムのテストラン状態に復帰する。
【0010】
【実施例】図1(A)は本発明方法及び装置の1実施例
の構成を示す説明図、図1(B)は本実施例におけるメ
モリの説明図である。開発対象であるアプリケーション
プログラムの実行指令(テストラン)機能と、前記アプ
リケーションプログラムの実行停止機能と、前記アプリ
ケーションプログラムをワーク用として使用するメモリ
のリード及びライト機能とで構成されるコンピュータの
ソフトウェアのデバッグ機能を実現するにあたって、本
実施例は、デバッグ機能の動作を制御するプログラム(
デバッグ機能プログラム)の内容を格納するデバッグ機
能プログラムエリア11と、アプリケーションプログラ
ムの内容を格納するアプリケーションプログラムエリア
12とを有するデバッグ機能付きROM1と、アプリケ
ーションプログラムの内容を一時的に格納するコピーエ
リア22と、ワークエリア21とを有するデバッグプロ
グラムエリア付きRAM2と、外部入出力機器との通信
機能を有する回路4と、これらを制御し、かつデバッグ
コントローラ5から送信されるテストラン要求とアプリ
ケーションプログラムの実行停止要求と、前記RAM2
の内容のリード及びライト要求のいずれかを内容とする
デバッグ情報を前記回路4を介して受信する処理装置3
とよりなる。
【0011】上記構成の本実施例の動作を図2により説
明する。図2は本実施例の動作を説明するためのフロー
チャートで、図1に示した構成の装置全体への電源投入
から動作フローを表している。
【0012】装置に電源が投入されると中央処理装置3
は、まずROM1のデバッグ機能プログラムエリア11
のプログラムを実行し、ステップ111でデバッグ機能
初期設定を行う。ステップ112ではROM1に格納さ
れているアプリケーションプログラムエリア12の内容
をRAM2のコピーエリア22へコピーする。ステップ
113では、デバッグコントローラ5からのテストラン
要求の受信待ち状態となる。
【0013】デバッグコントローラ5からテストラン要
求を受信したら、ステップ211で、RAM2のコピー
エリア22に格納されているアプリケーションプログラ
ムを実行する。テストラン実行中にデバッグコントロー
ラ5からアプリケーションプログラムの実行停止要求、
若しくはデバッグプログラムエリア付きRAM2の内容
のリード及びライト要求を内容とするデバッグ情報を受
信するとデバッグモードへ実行を移し、ステップ114
で、該当するデバッグ処理を行う。
【0014】受信したデバッグ情報がアプリケーション
プログラム停止要求の場合は、停止するアプリケーショ
ンプログラムの番地をROM1のデバッグ機能プログラ
ムエリア11のデバッグ機能プログラムに実行が移るよ
うにプログラムの内容を書き替える。アプリケーション
プログラムの実行が停止する番地に来たらデバッグ機能
プログラムに実行を移しアプリケーションプログラムが
停止したことを回路4を介してデバッグコントローラ5
に出力し、ステップ113の待機状態となる。
【0015】デバッグプログラムエリア付きRAM2の
内容のリード及びライト要求の場合は、デバッグ情報受
信時にデバッグ機能プログラムに実行を移しデバッグ処
理を行い、ステップ211のアプリケーションプログラ
ムのテストラン状態に復帰する。
【0016】
【発明の効果】上述のように本発明によれば、エミュレ
ータを使用することなく、処理装置3を実装した状態で
コンピュータのソフトウェアの実機デバッグができるた
め、エミュレータを使用した場合と、処理装置を実装し
た場合とで、タイミング等による実行上の違いをなくす
ことができ、ソフトウェアの開発効率と信頼性を高める
ことができる。
【図面の簡単な説明】
【図1】(A)は本発明方法及び装置の1実施例の構成
を示す説明図、(B)は本実施例におけるメモリの説明
図である。
【図2】本実施例の動作を説明するためのフローチャー
トである。
【図3】従来方法及び装置の1例の構成を示す説明図で
ある。
【符号の説明】
1  デバッグ機能付きROM 2  デバッグプログラムエリア付きRAM3  (中
央)処理装置 4  外部入出力機器との通信機能を有する回路5  
デバッグコントローラ 11  デバッグ機能プログラムエリア12  アプリ
ケーションプログラムエリア21  ワークエリア 22  コピーエリア

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  電源投入後、デバッグ機能のための初
    期設定を行いデバッグ機能付きROM(1)のアプリケ
    ーションプログラムエリア(12)のプログラムを、デ
    バッグプログラムエリア付きRAM(2)のコピイエリ
    ア(22)にコピーし、外部のデバッグコントローラ(
    5)から、外部入出力機器との通信機能を有する回路(
    4)を介して通知されるテストラン要求と、アプリケー
    ションプログラムの実行停止要求と、前記デバッグプロ
    グラムエリア付きRAM(2)の内容のリード及びライ
    ト要求のいずれかを内容とするデバッグ情報を受信する
    ことにより処理装置(3)が前記デバッグ情報に対応す
    る前記デバッグ処理を実行するようにプログラムを前記
    デバッグ機能付きROM(1)のデバッグ機能プログラ
    ムエリア(11)に予め書き込んでおくことを特徴とす
    るコンピュータのソフトウェアデバッグ方法。
  2. 【請求項2】  デバッグ機能の動作を制御するプログ
    ラム(デバッグ機能プログラム)の内容を格納するデバ
    ッグ機能プログラムエリア(11)と、アプリケーショ
    ンプログラムの内容を格納するアプリケーションプログ
    ラムエリア(12)とを有するデバッグ機能付きROM
    (1)と、アプリケーションプログラムの内容を一時的
    に格納するコピーエリア(22)と、ワークエリア(2
    1)とを有するデバッグプログラムエリア付きRAM(
    2)と、外部入出力機器との通信機能を有する回路(4
    )と、これらを制御し、かつデバッグコントローラ(5
    )から送信されるテストラン要求とアプリケーションプ
    ログラムの実行停止要求と、前記RAM(2)の内容の
    リード及びライト要求のいずれかを内容とするデバッグ
    情報を前記回路(4)を介して受信する処理装置(3)
    とよりなるコンピュータのソフトウェアデバッグ装置。
JP3177633A 1991-06-21 1991-06-21 コンピュータのソフトウェアデバッグ方法及び装置 Pending JPH04373031A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3177633A JPH04373031A (ja) 1991-06-21 1991-06-21 コンピュータのソフトウェアデバッグ方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3177633A JPH04373031A (ja) 1991-06-21 1991-06-21 コンピュータのソフトウェアデバッグ方法及び装置

Publications (1)

Publication Number Publication Date
JPH04373031A true JPH04373031A (ja) 1992-12-25

Family

ID=16034413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3177633A Pending JPH04373031A (ja) 1991-06-21 1991-06-21 コンピュータのソフトウェアデバッグ方法及び装置

Country Status (1)

Country Link
JP (1) JPH04373031A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62187942A (ja) * 1986-02-13 1987-08-17 Alps Electric Co Ltd デバツグ制御処理方式
JPH01112440A (ja) * 1987-10-27 1989-05-01 Anritsu Corp デバッグ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62187942A (ja) * 1986-02-13 1987-08-17 Alps Electric Co Ltd デバツグ制御処理方式
JPH01112440A (ja) * 1987-10-27 1989-05-01 Anritsu Corp デバッグ装置

Similar Documents

Publication Publication Date Title
GB2232514A (en) Programmable controller
JPH04373031A (ja) コンピュータのソフトウェアデバッグ方法及び装置
JP2005122375A (ja) 動作試験装置および動作試験方法
JPS58181160A (ja) 緊急動作制御方式
JP2503838Y2 (ja) マイクロプロセッサ装置
KR900015007A (ko) 마이크로 프로세서 시스템 및 마이크로 프로세서 시스템에서의 전송제어 방법
JP2653411B2 (ja) ブレークポイント設定方法
JP3087481B2 (ja) イン・サーキット・エミュレータ
KR100233082B1 (ko) 디지털 신호 처리 장치에서 내부메모리 제어 방법
JPH03225551A (ja) 入出力装置アクセス制御方式
JPH0145657B2 (ja)
KR100477138B1 (ko) 퍼스널컴퓨터시스템
JPH04264932A (ja) インサーキットエミュレータ
JPH08202647A (ja) コンピュータ入出力装置の仮想ポートについて
JPH01292451A (ja) 情報処理装置
JPH0583937B2 (ja)
JPH0259829A (ja) マイクロコンピュータ
JPH04337849A (ja) メモリ・ダンプ方法
JPH0444977B2 (ja)
JPH09198277A (ja) エミュレータ装置
JPH02213949A (ja) マイクロコンピュータの暴走脱出方法
JPH0659918A (ja) プロセッサの停止方式
JPH08179958A (ja) 制御用電子装置
JP2000215042A (ja) 制御プログラムの稼動時更新方式
JPH0635750A (ja) 半導体集積回路装置