JPH04365328A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04365328A JPH04365328A JP14054091A JP14054091A JPH04365328A JP H04365328 A JPH04365328 A JP H04365328A JP 14054091 A JP14054091 A JP 14054091A JP 14054091 A JP14054091 A JP 14054091A JP H04365328 A JPH04365328 A JP H04365328A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate
- atmosphere
- ion implantation
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000012298 atmosphere Substances 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にMOS型LSIの製造方法に関する。
に関し、特にMOS型LSIの製造方法に関する。
【0002】
【従来の技術】従来、MOS型LSIの製造方法におい
ては、ゲート酸化シリコン膜上にゲート電極をパターニ
ングし、その後、N2 雰囲気の熱処理工程を行なわず
に高電流イオン注入を行なって活性領域を形成していた
。
ては、ゲート酸化シリコン膜上にゲート電極をパターニ
ングし、その後、N2 雰囲気の熱処理工程を行なわず
に高電流イオン注入を行なって活性領域を形成していた
。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
製造方法では、高電流イオン注入時のチャージアップに
より、ゲート酸化シリコン膜が破壊されやすく、MOS
型LSI製造の歩留及び信頼性が低下する欠点があった
。
製造方法では、高電流イオン注入時のチャージアップに
より、ゲート酸化シリコン膜が破壊されやすく、MOS
型LSI製造の歩留及び信頼性が低下する欠点があった
。
【0004】本発明の目的は、高歩留及び高信頼性が得
られる半導体装置の製造方法を提供することにある。
られる半導体装置の製造方法を提供することにある。
【0005】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、MOS型LSIのゲート電極をパターニング
後、950℃以上のN2 雰囲気での熱処理を実施後、
高電流イオン注入を行なうものである。
造方法は、MOS型LSIのゲート電極をパターニング
後、950℃以上のN2 雰囲気での熱処理を実施後、
高電流イオン注入を行なうものである。
【0006】
【実施例】次に本発明について図面を参照して説明する
。図1は本発明の一実施例を説明するために製造工程順
に示した半導体装置の断面図である。
。図1は本発明の一実施例を説明するために製造工程順
に示した半導体装置の断面図である。
【0007】まず図1(a)に示すように、シリコン基
板1の一主面にP型ウェル2を形成し、厚さ700nm
程度の素子分離用のフィールド酸化膜3を選択的に形成
して、MOSトランジスタを形成する能動領域にゲート
絶縁膜となるゲート酸化シリコン膜4を15nm程度の
厚さに形成する。
板1の一主面にP型ウェル2を形成し、厚さ700nm
程度の素子分離用のフィールド酸化膜3を選択的に形成
して、MOSトランジスタを形成する能動領域にゲート
絶縁膜となるゲート酸化シリコン膜4を15nm程度の
厚さに形成する。
【0008】次に、図1(b)に示すように、全面にゲ
ート電極となる多結晶シリコン膜を400nm程度形成
し、フォトリソグラフィー工程によりゲート電極5を形
成し、その表面を酸素雰囲気中で20nm程度酸化する
。
ート電極となる多結晶シリコン膜を400nm程度形成
し、フォトリソグラフィー工程によりゲート電極5を形
成し、その表面を酸素雰囲気中で20nm程度酸化する
。
【0009】次いで、950℃N2 雰囲気で30分の
熱処理を実施する。
熱処理を実施する。
【0010】本熱処理によりゲート酸化シリコン膜の絶
縁破壊耐圧が向上し、ゲート酸化シリコン膜4は、後に
実施される高電流イオン注入でのチャージアップにより
破壊されにくくなる。
縁破壊耐圧が向上し、ゲート酸化シリコン膜4は、後に
実施される高電流イオン注入でのチャージアップにより
破壊されにくくなる。
【0011】
【発明の効果】以上説明したように本発明によるMOS
型LSIの製造方法によれば、ゲート酸化シリコン膜の
絶縁破壊耐圧が向上し、高電流イオン注入時のチャージ
アップによりゲート酸化シリコン膜が破壊されにくくな
り、高歩留及び高信頼性でMOS型LSIを製造するこ
とができた。
型LSIの製造方法によれば、ゲート酸化シリコン膜の
絶縁破壊耐圧が向上し、高電流イオン注入時のチャージ
アップによりゲート酸化シリコン膜が破壊されにくくな
り、高歩留及び高信頼性でMOS型LSIを製造するこ
とができた。
【図1】本発明の一実施例を説明するために工程順に示
した半導体装置の断面図である。
した半導体装置の断面図である。
1 シリコン基板
2 P型ウェル
3 フィールド酸化膜
4 ゲート酸化シリコン膜
5 ゲート電極
Claims (1)
- 【請求項1】 MOS型LSIのゲート電極をパター
ニング後、かつ高電流イオン注入前に、950℃以上の
N2 雰囲気での熱処理工程を有する半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14054091A JP2637860B2 (ja) | 1991-06-13 | 1991-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14054091A JP2637860B2 (ja) | 1991-06-13 | 1991-06-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04365328A true JPH04365328A (ja) | 1992-12-17 |
JP2637860B2 JP2637860B2 (ja) | 1997-08-06 |
Family
ID=15271052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14054091A Expired - Lifetime JP2637860B2 (ja) | 1991-06-13 | 1991-06-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2637860B2 (ja) |
-
1991
- 1991-06-13 JP JP14054091A patent/JP2637860B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2637860B2 (ja) | 1997-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0212836A (ja) | 半導体装置の製造方法 | |
JPS61194777A (ja) | 半導体集積回路装置 | |
JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH04365328A (ja) | 半導体装置の製造方法 | |
JPH05243264A (ja) | トランジスタの製造方法 | |
JPH11274494A (ja) | 半導体素子の製造方法 | |
JPH0196960A (ja) | 半導体装置 | |
JPH05267665A (ja) | 薄膜トランジスタ | |
JP3228246B2 (ja) | 半導体装置の製造方法 | |
JPH04316332A (ja) | 半導体装置の製造方法 | |
JP2988067B2 (ja) | 絶縁型電界効果トランジスタの製造方法 | |
JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
JPS6136974A (ja) | Mos型半導体装置の製造方法 | |
JPS6158986B2 (ja) | ||
JPS60133755A (ja) | 半導体装置の製造方法 | |
JPS59161070A (ja) | 半導体装置の製造方法 | |
JPS59150477A (ja) | 半導体装置の製造方法 | |
JPH0669438A (ja) | 半導体装置の製造方法 | |
JPH0555232A (ja) | 半導体装置の製造方法 | |
JPH0193171A (ja) | 半導体装置およびその製造方法 | |
JPH0582784A (ja) | Mis型半導体装置の製造方法 | |
JPS6129552B2 (ja) | ||
JPH0555561A (ja) | 電界効果トランジスタの製造方法 | |
JPH03198348A (ja) | Mos型半導体装置の製造方法 | |
JPS6018965A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970304 |