JPH04364527A - 演算装置 - Google Patents

演算装置

Info

Publication number
JPH04364527A
JPH04364527A JP3139164A JP13916491A JPH04364527A JP H04364527 A JPH04364527 A JP H04364527A JP 3139164 A JP3139164 A JP 3139164A JP 13916491 A JP13916491 A JP 13916491A JP H04364527 A JPH04364527 A JP H04364527A
Authority
JP
Japan
Prior art keywords
circuit
arithmetic
instruction
result
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3139164A
Other languages
English (en)
Inventor
Atsushi Katsumata
敦 勝亦
Hidekazu Tokunaga
徳永 秀和
Seiji Yasunobu
安信 誠二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GIJUTSU KENKYU KUMIAI KOKUSAI FUAJII KOGAKU KENKYUSHO
Hitachi Ltd
Nippon Steel Corp
Azbil Corp
Original Assignee
GIJUTSU KENKYU KUMIAI KOKUSAI FUAJII KOGAKU KENKYUSHO
Hitachi Ltd
Nippon Steel Corp
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GIJUTSU KENKYU KUMIAI KOKUSAI FUAJII KOGAKU KENKYUSHO, Hitachi Ltd, Nippon Steel Corp, Azbil Corp filed Critical GIJUTSU KENKYU KUMIAI KOKUSAI FUAJII KOGAKU KENKYUSHO
Priority to JP3139164A priority Critical patent/JPH04364527A/ja
Publication of JPH04364527A publication Critical patent/JPH04364527A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、与えられたデータに対
する演算を高速で実行するための演算装置に関する。
【0002】
【従来の技術】近年、人間の持つあいまいさを取り扱う
手法としてファジィ理論が注目され、これに基づいて演
算処理を行うファジィコンピュータが研究されている。 このファジィコンピュータは、通常のディジタル演算の
場合より桁違いに多い、ファジィ集合で表現される大量
のデータを高速で処理することが要求される。そのため
には、ファジィ集合演算に必要な演算処理又はよく用い
られる手順を高速化することが必要であり、そのような
処理或は手順の代表例として、ある演算の結果に応じて
次の演算が変わるという処理を演算装置に実行させる場
合に用いられる分岐命令がある。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
演算装置ないしコンピュータは、全ての分岐命令をソフ
トウエアで実現している。すなわち、演算回路を制御す
る制御装置(CPU)に予め設定した手順に従って分岐
命令を出すようにしているので、汎用性には富むが、高
速化が難しい。これは、ある演算の結果によって次の演
算が変わるという分岐処理がある場合、最初の演算を終
了してその結果を解析するまで、次の演算を開始できな
い手順になっているためである。
【0004】更に、比較的単純な分岐演算であっても、
演算結果の解析や分岐のために実際の演算よりも多くの
時間を要し、処理速度が向上しない原因となっていた。
【0005】従って、本発明の目的は、比較的単純な分
岐演算を高速化できる回路を構成することにより、ファ
ジィ集合のような多量のデータに対しても高速で演算を
実行できる演算装置を提供することである。
【0006】
【課題を解決するための手段】本発明の演算装置は、与
えられたデータから条件判断を行い、その結果を出力す
る条件判断回路と、前記条件判断回路からの出力に応じ
て、外部制御回路から送られた命令から演算命令を決定
し、該演算命令を出力する命令判別回路と、該命令判別
回路からの演算命令に従って、与えられたデータに対す
る演算を実行し、その結果を出力する演算回路とを備え
たことを特徴とする。
【0007】本発明をファジィ集合演算に用いる場合、
演算回路は、ファジィ集合演算に用いられる基本的な演
算を実行するように構成されると共に、条件判断回路及
び演算回路には、ファジィ集合演算に必要な1及び0を
表わす信号が入力される。
【0008】
【作用】条件判断回路にデータが与えられると、条件判
断が行われ、その結果がイベントとして出力される。命
令判別回路では、条件判断回路から出力された判断結果
に応じて、外部制御回路から送られた命令から演算命令
が決定され、演算回路に送られる。演算回路は、命令判
別回路から送られた演算命令に従って、与えられたデー
タに対する演算を実行し、その結果を出力データとして
出力する。
【0009】このように、分岐命令は、条件判断回路で
判断された結果に応じて命令判別回路で決定されるので
、外部制御装置では条件判断を行う必要がなく、判断結
果を求める必要もない。つまり、制御装置では条件判断
を行わず、分岐しないので、制御装置は与えられた演算
制御を行うだけでよい。そのため、制御装置に設定され
る演算制御のための手順が簡素化される。
【0010】また、一つの制御装置で複数個の演算回路
を同時に制御することができるため、並列演算による高
速化が容易である。
【0011】
【実施例】図1は、本発明の実施例の構成を示す。
【0012】この演算装置1は、条件判断回路2、命令
判別回路3及び演算回路4を具備する。
【0013】条件判断回路2は、与えられたデータC,
Dから判断を行い、その判断結果をイベントとして出力
する。
【0014】命令判別回路3は、図示しない外部制御回
路から送られる命令から、条件判断回路2の出力(判断
結果)に応じた演算命令を決定し、その命令を出力する
【0015】演算回路4は、命令判別回路3からの命令
に従って、与えられたデータA,Bに対する演算を実行
し、その結果を出力データとして出力する。
【0016】上記構成の演算装置によれば、演算は次の
ように行われる。
【0017】例えば、与えられた2つのデータa,bに
対してa÷b=cなる演算を実行する場合、条件判断回
路2として比較器、演算回路4としてMin/Max回
路を用いると、次のような手順で演算を実行してcを求
めることができる。
【0018】まず、目的の演算は、a=b×cと書き換
えられるので、演算処理は、aとb×cの大小を比較し
、その結果に応じてcの値を増減して、a=b×cとな
ったときのcの値を求めればよい。
【0019】それ故、初めに、条件判断回路(比較器)
2に与えられるデータをC=a,D=b×c1 (c1
 は任意に定めた初期値)とし、両者の大小を比較する
。その結果、a>b×c1 がイベントとして命令判別
回路3に送られる。
【0020】命令判別回路3には、制御回路からの命令
として、“もし>ならばMaxをとり、そうでないなら
ばMinをとる”という命令を与える。従って、命令判
別回路3は、条件判断回路(比較器)2からの判断結果
として、a>b×c1 なるイベント信号が送られた時
はMaxをとる演算命令、イベント信号が送られない時
はMinをとる演算命令を、それぞれ出力する。
【0021】一方、演算回路(Min/Max回路)4
に与えられるデータをA=ci ,B=ci+1 (c
i <ci+1,i=1,2,・・・・)とすると、演
算回路4は、条件判断回路(比較器)2の判断結果がa
>b×c1 のときは、Maxをとる演算命令によって
c2 を出力する。 そこで、このc2 を用いて、条件判断回路(比較器)
2に次の入力データD=b×c2 を与える。条件判断
回路2の判断結果がa≦b×c1 のときは、Minを
とる演算命令によってc1 を出力することになる。
【0022】従って、a>b×ci である限り上記の
手順を繰返して実行し、a≦b×ciとなったときの出
力ci が、求める解となる。
【0023】図1の演算装置によれば、他の演算も同様
に実行することができる。
【0024】図2は、演算装置1をファジィ集合演算に
用いた場合の例を示す。ファジィ集合演算には、次のよ
うな演算がよく用いられる。
【0025】 b=1ならば、x=a a=1ならば、x=b その他の場合、x=0 これを図示すると、図3のようになる。この場合、a、
bはそれぞれ所定のファジィ集合への所属度を表わすメ
ンバシップ関数である。
【0026】また、上記の演算の手順をフローチャート
で表わすと、図4のようになる。すなわち、初めにx=
0とおき、b=1か否かを判断する。その結果、Yes
ならばx=aとおいて終了する。Noならば、次にa=
1か否かを判断する。その結果、Yesならばx=bと
おいて終了し、Noならばそのまま(x=0で)終了と
なる。このように、上記の演算には条件分岐が2つある
【0027】このような演算は、図1の条件判断回路2
として比較器、演算回路4としてMin/Max回路を
用いることで実現できる。その演算動作を次の通りであ
る。
【0028】(1)入力データCをb、Dを1とする。 比較器2からの出力(イベント)としてC=Dを用い、
演算回路であるMin/Max回路4への命令は、b=
1ならばMax、そうでなければMinとする。
【0029】(2)Min/Max回路4へのデータは
、A=a、B=0とする。Min/Max回路4による
演算結果(出力)は、外部メモリ等に保持する。
【0030】(3)次に、aとbを置き換えて同様に演
算を行う。2回の演算のうち、Min/Max回路を用
いて大きい方を取れば、それが上記の演算の解となる。
【0031】かくして、演算は3ステップで終了する。
【0032】以上、実施例について説明したが、本発明
はこれに限られない。例えば、演算回路は、Min/M
ax回路に限らず、加減算などの算術演算やAND,O
Rなどの論理演算を実行する回路であってもよく、目的
の演算に応じて任意の演算回路を用いることができる。
【0033】
【発明の効果】上記のように、本発明によれば、条件分
岐は演算回路の周辺回路だけで実現されるので、制御回
路は従来のように条件判断をする必要がなく、条件判断
の結果を知る必要もない。従って、制御回路は分岐のな
い逐次的な処理を実行すればよく、ファジィ集合のよう
な多量のデータに対しても、演算の高速化と制御回路の
簡略化を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施例の構成図。
【図2】図1の演算装置をファジィ集合演算に用いた場
合の構成を示す図。
【図3】ファジィ集合演算に用いられる演算の例を示す
図。
【図4】図3の演算を実行する手順を示すフローチャー
ト。
【符号の説明】
1…演算装置、2…条件判断回路、3…命令判別回路、
4…演算回路。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】与えられたデータから条件判断を行い、そ
    の結果を出力する条件判断回路と、該条件判断回路によ
    る判断結果に応じて、外部の制御回路から送られた命令
    から演算命令を決定し、該演算命令を出力する命令判別
    回路と、該命令判別回路からの演算命令に従って、与え
    られたデータに対する演算を実行し、その結果を出力す
    る演算回路とを備えたことを特徴とする演算装置。
  2. 【請求項2】前記演算回路は、ファジィ集合演算に用い
    られる基本的な演算を実行するように構成されると共に
    、前記条件判断回路及び前記演算回路には、ファジィ集
    合演算に必要な1及び0を表わす信号が入力されること
    を特徴とする請求項1記載の演算装置。
JP3139164A 1991-06-11 1991-06-11 演算装置 Pending JPH04364527A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3139164A JPH04364527A (ja) 1991-06-11 1991-06-11 演算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3139164A JPH04364527A (ja) 1991-06-11 1991-06-11 演算装置

Publications (1)

Publication Number Publication Date
JPH04364527A true JPH04364527A (ja) 1992-12-16

Family

ID=15239077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3139164A Pending JPH04364527A (ja) 1991-06-11 1991-06-11 演算装置

Country Status (1)

Country Link
JP (1) JPH04364527A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6426232A (en) * 1987-07-22 1989-01-27 Fujitsu Ltd Microprogram control system for pipeline computer
JPH01124029A (ja) * 1987-11-10 1989-05-16 Hitachi Ltd タグ付きデータ処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6426232A (en) * 1987-07-22 1989-01-27 Fujitsu Ltd Microprogram control system for pipeline computer
JPH01124029A (ja) * 1987-11-10 1989-05-16 Hitachi Ltd タグ付きデータ処理装置

Similar Documents

Publication Publication Date Title
US4654785A (en) Information processing system
US4251859A (en) Data processing system with an enhanced pipeline control
JPS62226232A (ja) 分岐先アドレス算出回路
KR100375251B1 (ko) 퍼지논리규칙을평가하는데이타처리시스템및그방법
JPH04364527A (ja) 演算装置
US20030037227A1 (en) Processor enabling exception handling to be set by program
JP2557629B2 (ja) 割込方式
JP2663287B2 (ja) データプロセッサの条件を明確に評価する方法及び装置
JPS63111535A (ja) デ−タ処理装置
JP2510691B2 (ja) 演算処理方法
JPS63195735A (ja) 命令実行方式
JPS6327746B2 (ja)
JPH0378832A (ja) デ―タ処理装置
JP2510295B2 (ja) レジスタ更新割出し制御装置
JPH01271876A (ja) 比較演算処理装置
JPH04184535A (ja) 並列演算装置
JPH01224842A (ja) 知識ベースシステムの推論制御方式
JPS62190532A (ja) プログラム分岐制御装置
JPH02148140A (ja) 情報処理装置における条件分岐制御方式
JPS6329839A (ja) デ−タ処理装置
JPS63120336A (ja) メモリアクセスモ−ド切替え方式
JPH01159730A (ja) マイクロプログラム制御装置
JPH05250161A (ja) マイクロコンピュータ装置
JPS62271135A (ja) 絶対値判定回路
JPH0398163A (ja) ベクトルデータ処理装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19961203