JPS62190532A - プログラム分岐制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、計算機におけるプログラムの実行の流れを
制御するプログラム分岐制御装置に関するものである。

〔発明の技術的背景とその問題点〕

条件分岐命令で判断されるステータスとしては演算回路
での演算結果に関するものが一般に用いられる。例えば
、演算結果が正であった、ゼロであうた、負であった、
等の条件により、プログラムの流れが制御される。これ
らのステータスの制御に関する従来例を第４図に示す。

演算回路１００は、入力データ１０３　、１０４に演算
を施し、その結果を信号線１０５に出力する。比較回路
１０１は、信号線１０５を介して送られる演算結果と、
ゼロとの比較を行ない、演算結果が正であった。ゼロで
あった、負であった、のステータス情報を信号線１０６
に出力する。

ステータス情報は、信号＃　１０６によりプログラムの
実行を制御するシーケンス制御部１０２に送られ、条件
分岐命令の条件判断に用いられる。

このような従来の方法では、比較回路１０１により演算
結果と比較する値は、自由に設定することはできない。

このため、演算結果と比較する値はゼロに固定し、ゼロ
との比較で演算結果が正、ゼロ、負というたステータス
情報をシーケンス制御部１０２に送出している。その結
果、１つの演算結来がある値の範囲に入っているか否か
により分岐するようなプログラムに対しては非常に効率
の悪いものとな・ている。

今、次のようなプログラムを考えてみる。

２＜Ｒ１−１≦１０　　ならば　Ｐｌへそれ以外ならば
　Ｐ２へ ここで、Ｒ１はレジスタとする。

このプログラムを従来の方法で実行するフローチャート
を第２図に示す。ブロック１１０では、レジスタＲ１か
ら１を減じ、その結果をレジスタＲ２に格納している。

また、ブロック１１１ではＲ２から２を減じ、その結果
に従いブロック１１２で分岐している。

また、ブロック１１３では、ブロック１１０と同様の処
理を行ない、ブロック１１４で几２からｌＯを減じ、そ
の結果に従いブロック１１５で分岐することにより、上
記プログラムを実現している。

このフローチャートから明らかなように、従来の方法で
は比較回路１０１により、演算結果と比較する値は、１
つの値（ゼロ）に固定されているため、ブロック１１１
，１１４のような減算の命令を書かねばならず、メモリ
容量及び実行速度の面から見て効率が悪い。さらに、同
様の理由から前記のような１つの演算結果がある値の範
囲に入ワているか否かにより分岐先が異なるようなプロ
グラムに対しては、ブロック１１２，１１４のように２
つの分岐命令が必要となるが、特にパイプライン制御の
計算機では分岐命令により実行の流れを乱すことは、著
しい性能の低下につながるため、分岐はなるべく避ける
ことが好才しい。

今、仮りに比較回路１０１により演算結果と比較する値
を自由に変えることができるとすると、上記の例におい
て演算結果と比較する値を２，１０に設定すれば、それ
ぞれブロック１１１，１１４の減算命令は不要となる。

これは、プログラムのサイズが小さくなるばかりでなく
、実行速度の改善にもつながる。

才た、従来の方法では上記の例の−ａｌから１を減じた
結果が２より大きく、かつ１０以下の時に、Ｐ２へ分岐
する。′といった複合型の分岐命令は、１回の演算結果
で１つの値（ゼロ）との比較しかできないため、実現で
きなかった。このような複合型の分岐命令は、上記の例
の２つの分岐命令（ブロック１１２，１１５　）を１つ
にまとめることができ、特にパイプライン制御の計算機
では非常に有効なものである。

〔発明の目的〕

本発明は、以上に鑑みてなされたものであり、その目的
は比較回路により演算結果と比較する値を任意の値に設
定できるようにし、かつ１つの演算結果を複数の値と同
時に比較できるようにし、さらにこれらの比較結果の任
意の１つあるいは複数個の状態を判定する手段を提供す
ることにより、プログラムの容量を減らし、実行効率を
上げることを目的とする。

〔発明の概要〕

本発明では、上記の目的を任意の値をセットできるｎ個
（１個以上）のレジスタと、前記ｎ個のレジスタの各レ
ジスタの値と、演算回路の結果の値とを比較するｎ個の
比較回路と、前記ｎ個の比較回路による比較結果のうち
の任意の１つあるいは複数の状態を判定する判定回路を
具備し、前記判定回路の判定結果により、プログラムの
分岐を制御することにより実現している。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例を説明する。

第１図は、本発明による実施例の構成図である。

演算回路１２０は、信号線１３１と１３２上にある値に
ついて指定された演算を施し、その結果を信号線１３５
上に出力するものであり、比較回路１２３は信号線１３
５上の値とレジスタ１２１上の値を比較し、信号線１３
５上の値がレジスタ１２１上の値より大きいときには、
信号線１４１を１に信号線１４２と１４３を０にし、等
しいときには信号線１４２を１に信号＃ｉ！１４１と１
４３を０にし、小さいときには信号線１４３を１に、信
号ｗ　１４１と１４２をＯにする。同様に、比較回路１
２４は信号線１３５上の値とレジスタ１２２上の値を比
較し、信号線１３５上の値がレジスタ１２２上の値より
大きいときには信号線１４４を１に、信号線１４５と１
４６をＯにし、等しいときには信号線１４５を１に、信
号線１４４と１４６を０にし、小さいときには信号線１
４６を１に信号線１４４と１４５をＯにする。判定回路
２５は、信号ＩＦｉ！　１４１〜１４６を介して送られ
る比較回路１２３．１２４の比較結果と、信号線１５１
を介して送られる比較結果のどの状態をテストするかを
示す情報とをもとに、分岐条件が成立したか否かの情報
を発生し、信号線１６０を介して、実際のプログラムの
分岐を制御する分岐制御回路１２６に送られる。判定回
路１２５の回路例を第３図に示す。

比較回路１２３　、１２４の比較結果のどう・いう状態
をテストするかに関する情報は、信号線１５１を介して
送られるが、この信号線１５１は信号線１８１〜１８７
から成っている。

選択回路１７１は、信号線１８２　、１８３の値がゝ０
０“ならば信号線１４１、′０１″ならば信号線１４２
、’　１０　”ならば信号線１４３、１１＃ならば信号
線１４３をそれぞれ選択し、信号線１９１に送出する。

一致回路１７３は、信号！　１９１と信号線１８１の値
が一致した場合は′″１”を、一致しな力）った場合は
″０′を信号線１９３に出力する。選択回路１７２と一
致回路１７４も同様である。

ＡＮＤ回路１７５、ＯＲ回路１７６は、それぞれ信号線
１９３と信号線１９４の値の論理積、論理和をとり、信
号線１９５　、１９６に出力する。また、選択回路１７
７は、信号線１８７の値が０＃ならば信号線１９５を、
・１“ならば信号ａ　１９６　′ｆｃ選択し、信号線１
６０に送出する。

以下において、いくつかの例を用いて本実施例の動作を
説明する。

まず、ルジスタＲ１に１３＃を加算した結果が１７＃よ
り大ならば分岐する。″という例を考える。

この例の場合、まず信号線１３３を介してレジスタ１２
１に１７＃をセクトし、信号ａ　１８１〜１８７に′１
００ＸＩＩＯ”のパターンをセットしておく。ここで；
×はドント・ケアを示す。次に、信号ｍ１３１にレジス
タＲ１の内容を、信号線１３２に″３″を送出し、演算
回路１２０により加算を行なう。演算回路１２０の結果
は信号線１３５に送出され、比較回路１２３により、レ
ジスタ１２１の値″７“　と比較され比較結果が信号線
１４１〜１４３に出力される。ここで、信号線１４１は
、演算結果がレジスタ１２１の値″″７″より大きい場
合のみ′″１＃となる。

今、信号線１８２　、１８３は１００”とな−ているの
で、選択回路１７１は信号線１４１を選択し、信号線１
９１に出力する。才だ、信号線１８１には′１″がセッ
トされているので、一致回路１７３は信号線１４１が１
１“の場合（すなわち、演算結果が′″７″より大きい
場合）のみ信号線１９３に１１″を出力する。

一方、選択回路１７２は信号線１８５　、１８６が’１
１＃となりでいるので、信号線１８４を選択し信号線１
９１に出力する。一致回路１７４の入力には、ともに信
号線１８４の値が入力させるため、信号線１９４に１を
出力する。

才な、信号ｍ　１８７は１０′にセクトされているので
、選択回路１７７では信号線１９５が選択されるが今、
信号線１９４は１′であり、信号線１９３は演算結果か
′″７＃より大きい場合のみ１”になるためＡＮＤ回路
１７５は、この場合のみ信号線１９５に１１“を出力す
る。

このため、信号線１６０には演算結果が７”より大きい
場合のみ１１′が出力され、分岐制御回路１２６により
分岐する。

次に、ルジスタＲ１から１１“を感じた結果が″２″よ
り大きく、かつ１０“以下ならば分岐する“という例を
考える。この場合は、レジスタ１２１゜１２２にそれぞ
れ′″２’、’１０′をセクトし、信号線１８１〜１８
７に’０１０１１００”のパターンをセットする。

このとき、信号線１９３には演算結果が”２”より小さ
くはない（すなわち゛２″以上）の場合にのみ１＃が出
力され、信号線１９４には演算結果が゛１０″以下の場
合にのみ１１＃が出力される。信号線１９５には、演算
結果が１２″以上でかつ’　１０　”より小さい場合に
のみ′″１＃になる。信号線１８７が′０＃であるため
、この信号１［ｉ１ｉ！　１９５の値が分岐制御回路１
２６により分岐が実現される。

さらに、演算結果がアルファベットの大文字ならば分岐
する。という例では、アスキーコードのようにコードの
値は′Ａ“からＺ″　　まで連続していて、かっ執Ａ”
＜”Ｌ（〃＜−＜・ｚ〃　という関係が成り立−ている
とすると、レジスタ１２１　、１２２（こそれぞれｌ　
Ａ　／／　、　ｔｔ　Ｚ“をセクトし、信号線１８１〜
１８７に０１０００１０“をセットすれば実現できる。

最後ｌこ、１演算結果が′″３“と等しい、または５“
より大きいならば分岐する。″という例を考える。この
場合、レジスタ１２１　、１２２にそれぞれ１３　＃　
、　ｖｔ　５“をセットし、信号線１８１〜１８７に”
１０１１０（＋１“をセットする。

信号線］９３は、演算結果が３“に等しい場合にのみ１
″となり、信号線１９４は演算結果が′５″より大きい
場合にのみ１“となる。このため、ＯＩＬ回路１７６の
出力である信号線１９６には、演算結果が３＃に等しい
、または５“より大きい場合に１″が出力され、信号線
１８７が′１“であるため、選択回路１７７ではこのＯ
ＩＬ回路１７６の出力が選択され、分岐制御回路１２６
に送出されることにより分岐が実現される。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、 （１）演算結果と比較する値を自由に変えることができ
るため、プログラム実行の分岐を調べるために、減算命
令が不要になり、ブロクラムのサイズを小さくすること
ができる。

（２）同様に減算命令が不要になることから、プログラ
ムの実行効率を大幅に向上させることができる。

（３）複合型の分岐命令を、１つの分岐命令にまとめる
ことができ、特にパイプライン制御の計算機などでは実
行速度の高速化を計ることができる。

（４）判定回路の構成により、様々な組み合わせの複合
型分岐命令を扱えるため、プログラムの分岐の制御を柔
軟にかつ効率よく行える。

（５）同し分岐条件を何回もくり返し行う際には、毎回
演算結果と比較する値を設定することは不要となる。

（６１？Ｊ雑な構成をしないで、（１）〜（５）の効果
を実現できる。

なお、本発明は、上記実施例のみに限定されるものでは
なく、要旨を変更しない範囲において種々変形して実施
することができる。例えば、上記実施例では比較回路と
レジスタは２個であったが、３個以上にすれば１演算結
果が′２＃以上かつ１１０′より小さい。または′１０
０’と等しい　場合に分岐する″のような、さらに複雑
な条件も扱えるようになる。また、従来の方法で用いら
れているような、比較する値が′０＃に固定されている
ような比較回路を含んでもかまわない。

【図面の簡単な説明】

第１図は、本発明のプログラム分岐制御装置のブロック
図、第２図は、プログラムのフローチャート、第３図は
、本発明による実施例の判定回路の回路例を示す図、第
４図は、従来技術を示す図である。 １２０・・・演算回路、１２１〜１２２・・・レジスタ
、１２３〜１２４・・・比較回路、２５・・・判定回路
、１２６・・・分岐制御回路、１７１　、１７２　、１
７７・・選択回路、１７３〜１７４・・・−数回路、１
７５・・・ＡＮＤ回路、１７６・・・０１４回路。 第２図

Claims (1)

【特許請求の範囲】
1. 任意の値をセットできる１つ以上（ｎ個とする）のレジ
   スタと、データ間の算術論理演算回路と、前記ｎ個のレ
   ジスタと各レジスタの値と、前記演算回路の結果とを比
   較するｎ個の比較回路と、前記ｎ個の比較回路による比
   較結果の任意の１つあるいは複数の状態を判定する判定
   回路を具備し、前記判定回路の判定結果に従い、プログ
   ラムの条件分岐命令で、分岐するか否かを決定すること
   を特徴とするプログラム分岐制御装置。