JPS62271135A - 絶対値判定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の詳細な説明 〔産業上の利用分野〕 この発明はプログラムに従ってソフト的にデジタル信号
を処理する場合における絶対値判定回路に関する。

〔発明の概要〕

この発明は２の補数表示のデジタルデータのＭＳＢと２
ＳＢとの排他的論理和を求め、この排他的論理和出力を
、インストラクションにより出力選択を行なうセレクタ
を介してプログラムコントローラのコンディションコー
ドの入力端子に供給することにより、絶対値の大きさを
高速に判定できるようにしたものである。

〔従来の技術〕

プログラムに従ってソフト的にデジタル信号を処理する
デジタルプロセッサ等においては、デジタルデータの絶
対値を処理の流れに反映させることが多い。例えば、方
程式の根をニュートン法で求めるときなど、第ｎ近似根
と第ｎ−１近似根の差の絶対値を予め定めた値と比べる
ことにより計算を打切るかどうかの判定をする場合等で
ある。

このようにデータの絶対値の大きさを判定する場合、従
来はデータのＭＳＢの正負を表わす情報を用いて行なっ
ている。

すなわち、データのＭＳＢによりプログラムにおいてコ
ンディシランジャンプのインストラクションを行なうよ
うにして判定するもので、例えばデータＡの絶対値の大
きさが０．５より大きいか否かを比較するときは、先ず
＋０．５より大きいか否か判定（Ａ−０，５＞Ｏ）Ｌ、
次に−０，５より小さいか否か判定（Ａ＋０．５＜Ｏ）
することにより行なう。

〔発明が解決しようとする問題点３ 以上のように、データの最上位ビットＭＳＢの正負情報
のみを流れに反映させて絶対値判定を行なう方法では、
２回の加減算及び判定が必要となり、処理効率が落ちる
という欠点がある。

この発明はこの欠点を改善して、より少ないステップで
絶対値判定を行なうことができるようにしたものである
。

〔問題点を解決するための手段〕

この発明においては、２の補数表示されたデータのＭＳ
Ｂと２ＳＢ（ＭＳＢから数えて）の排他的論理和を求め
る演算回路（２０）と、この演算回路（２０）の出力が
セレクト信号として供給されインストラクションに応じ
て複数の入力の１つが出力として選択される選択器（１
７）’と、この選択器（１７）の出力がそのコンディシ
ョンコード入力端子に供給されるプログラムコントロー
ラ（１０）と、このプログラムコントローラ（１０）の
出力アドレス値に応じたインストラクションが読み出さ
れるプログラムメモリ　（１１）〜（１４）とを設ける
。

〔作用〕

２の補数表示のデータＸのＭＳＢと２ＳＢとの排他的論
理和出力ＥＸが「１」であれば、データＸが一１≦Ｘ〈
１の範囲で表わされているときは、であり、また、排他
的論理和出力ＥＸが「０」でしたがって、排他的論理和
出力ＥＸをプログラムコントローラ（１０）のコンディ
シランコード端子に選択器（１７）を介して供給するよ
うにすれば上記の範囲の大きさの判定が１回だけの判定
でできる。

なお、予め絶対値比較をしたい数に適当な数を掛けてお
けば、任意の値より絶対値が大きいか、又は小さいかの
判定ができる。

〔実施例〕

図はこの発明回路の一例を示すもので、この例はデジタ
ルプロセッサとして実現した場合の例である。

すなわち、デジタルプロセッサは、このプロセッサで実
行するマイクロプログラムに従ったマイクロインストラ
クションを出力する制御部と、この制御部よりのマイク
ロインストラクションによりデータ処理を実行する演算
部とからなっている。

図の例はこのプロセッサの制御部及び演算部の一部の構
成の一例である。

同図において、（１０）はマイクロプログラムコントロ
ーラ、（１１）〜（１４）はマイクロプログラムメモリ
である。マイクロプログラムコントローラ（１０）から
はレジスタ（１５）を介してマイクロプログラムメモリ
　（１１）〜（１４）のアドレスを供給する。

マイクロプログラムメモリ　（１１）からは、マイクロ
プログラムコントローラ（１０）の複数のインストラク
ションのうちの１つを選択するインストラクションビッ
トが得られ、これがレジスタ（１６）を介してコントロ
ーラ（１０）のインストラクション端子■に供給される
。

この場合、インストラクションビットは例えば４ビツト
で１６通りのインストラクションをこのコントローラ（
１０）は有する。

また、（１７）は選択器で、これには所望の１ビツトの
情報が複数個供給され、マイクロプログラムメモリ　（
１２）より読み出された情報によってそのうちの１つが
選択される。この選択器（１７）よりの１ビツトの情報
はプログラムコントローラ（１０）にコンディションコ
ードとして供給され、次のアドレスとして、１個歩進し
たものか、ダイレクト入力端りに供給されるアドレスか
、その他のアドレスかを選択する情報とされる。

マイクロプログラムメモリ　（１３）からは、例えばｒ
ｇｏｔｏ文」の行き先のアドレスの情報や、ＤＯループ
の回数等の情報が得られ、これはレジスタ（１９１）に
ラッチされる。

マイクロプログラムメモリ　（１４）からはマイクロイ
ンストラクションの情報が得られ、これはレジスタ（１
８）を介してこのプロセッサの演算部に与えられる。

このマイクロプログラムコントローラ（１０）は３つの
イネーブル信号ＰＬ、ＶＢＣＴ、ＭＡＰのうちの１つを
インストラクションビットに応じてイネーブルとするよ
うにされている。したがって、インストラクションビッ
トによりレジスタ（１９１）〜（１９］　）のうちの１
つがイネーブルになり、そのレジスタにラッチされてい
たアドレスがダイレクト入力となる。殆どのインストラ
クションでは信号ＰＬがイネーブルになり、信号νＥＣ
Ｔ、ＭＡＰがイネーブルになるのは特定のインストラク
ションのみである。しかも、そのインストラクションビ
ットの状態において、ダイレクト入力を選択するかどう
かは選択器（１７）よりのコンディションコードによる
。

そして、演算部や他のプロセッサからの情報に応じてい
わゆるアダプティブな処理を行なう場合には、この選択
器（１７）の１つの入力情報として演算部よりの情報や
他のプロセッサからの情報が供給され、その情報により
例えばコンディションジャンプ等のインストラクション
となる。

そして、この場合、絶対値判定のための情報としてデー
タのＭＳＢとＭＳＢから数えて２ＳＢとが排他的論理和
回路（２０）に供給され、この回路（２０）の出力ＥＸ
が選択器（１７）の１つの入力データとされる。

この場合、データＸは２の補数表示されたものとされて
いる。

なお、図の例ではデータのＬＳＢが選択器（１７）に供
給され、データが奇数か偶数かを処理の流れに反映させ
るようにしている。

以上の構成において、プログラムを実行する場合には次
のようになる。

すなわち、マイクロプログラムコントローラ（１０）よ
りスタートアドレスが先ず出力される。

このアドレスはレジスタ（１５）を介して１クロック分
遅らされて各マイクロプログラムメモリ　（１１）〜（
１４）に供給される。

そして、マイクロプログラムメモリ　（１１）から読み
出されたデータはレジスタ（１６）によって１クロック
分遅らされてマイクロプログラムコントローラ（１０）
のインストラクション端子Ｉに供給され、順次プログラ
ムが実行されてゆく。

このとき、マイクロプログラムメモリ　（１４）よりは
マイクロインストラクションが順次読み出され、レジス
タ（１８）で１クロック分遅らされて演算部に供給され
る。

この実行モードにおいて、プログラムコントローラ（１
０）とマイクロプログラムメモリ　（１１）〜（１４）
との間に１つのレジスタ（１５）　、マイクロプログラ
ムメモリ（１１）〜（１３）の出力側とプログラムコン
トローラ（１０）との間に１つのレジスタ（１６）　、
　　（１９１）　　（選択器（１７）の入力にはレジス
タが在る）というように２つのパイプラインレジスタを
はさんでいる。これによってクロックサイクルを短くで
き、高速処理ができる。つまり、この場合、パイプライ
ン処理方式が取り入れられている。

次に、絶対値判定動作について説明するに、排他的論理
和回路（２０）の出力ＥＸは、データが２の補数表示で
あるので、データＸが一１≦Ｘ＜１の範囲で表わされて
いるとすると、出力ＥＸが「１」であれば、データＸの
取り得る値の範囲は、−１≦Ｘ＜−１／２または１／２
≦Ｘ＜１となる。

一方、出力ＥＸが「０」であればデータＸの取り得る値
の範囲は、−１／２≦Ｘ＜１／２であるので、出力ＥＸ
が「０」か「１」かでデータＸの絶対値ＩＸ＋が１７２
より大きいか小さいかを判定することができる。

従って、データＸと一１≦Ａ＜１の範囲の任意の値Ａと
乞比較する場合には、予め絶対値比較したい数に適当な
数を掛けてお（ことで、１回だけの判定動作で比較が行
なえる。

すなわち、比較値８（ε〉０）が１／２より大きいとき
は１／２εをデータＸに掛ければ良い。

逆に比較値εが１／２より小さいときは比べる値理和出
力ＥＸのｒＯＪ　ｒｌＪと大きさの関係を逆に見ればよ
い。

なお、絶対値比較が多数ある場合は、上記の適当な数を
掛ける乗算操作は判定操作とパイプライン的に並行して
行なえるので、１ステツプだけで絶対値比較判定が行え
るものである。

〔発明の効果〕

この発明によれば、２の補数表示のデータのＭＳＢと２
ＳＢの排他的論理和を用いることにより、従来２回の判
定が必要であった絶対値比較判定が１回で済むようにな
り、比較速度が２倍に向上するものである。

【図面の簡単な説明】

図はこの発明回路の一実施例のブロック図である。 （１０）はマイクロプログラムコントローラ、（１１）
〜（１４）はマイクロプログラムメモリ、（１７）は選
択器、（２０）は排他的論理和回路である。

Claims (1)

【特許請求の範囲】
1. ２の補数表示されたデータのＭＳＢと２ＳＢ（ＭＳＢか
   ら数えて）の排他的論理和を求める演算回路と、この演
   算回路の出力がセレクト信号として供給されインストラ
   クションに応じて複数の入力の１つが出力として選択さ
   れる選択器と、この選択器の出力がそのコンディション
   コード入力端子に供給されるプログラムコントローラと
   、このプログラムコントローラの出力アドレス値に応じ
   たインストラクションが読み出されるプログラムメモリ
   とからなる絶対値判定回路。