JP2510295B2 - レジスタ更新割出し制御装置 - Google Patents
レジスタ更新割出し制御装置Info
- Publication number
- JP2510295B2 JP2510295B2 JP1239377A JP23937789A JP2510295B2 JP 2510295 B2 JP2510295 B2 JP 2510295B2 JP 1239377 A JP1239377 A JP 1239377A JP 23937789 A JP23937789 A JP 23937789A JP 2510295 B2 JP2510295 B2 JP 2510295B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- register
- value
- operand
- control register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔概要〕 複数の仮想計算機を有する仮想計算機システムにおい
て、仮想計算機がシステム内の制御レジスタの内容を更
新するに当って，仮想計算機制御モニタに対して割込み
をかけるべきか否かを判定するレジスタ更新割出し制御
装置に関し， 仮想計算機制御モニタに対して割込みをかけるべきか
否かを，高速に，パイプライン処理を伴わないワイヤド
論理を用いて判定することを目的とし， 仮想計算機内に制御レジスタ割出し制御回路をもう
け，当該制御レジスタ割出し制御回路が，第１手段と第
２手段と第３手段と検出回路とをそなえた構成とする。
て、仮想計算機がシステム内の制御レジスタの内容を更
新するに当って，仮想計算機制御モニタに対して割込み
をかけるべきか否かを判定するレジスタ更新割出し制御
装置に関し， 仮想計算機制御モニタに対して割込みをかけるべきか
否かを，高速に，パイプライン処理を伴わないワイヤド
論理を用いて判定することを目的とし， 仮想計算機内に制御レジスタ割出し制御回路をもう
け，当該制御レジスタ割出し制御回路が，第１手段と第
２手段と第３手段と検出回路とをそなえた構成とする。
本発明は，複数の仮想計算機を有する仮想計算機シス
テムにおいて，仮想計算機がシステム内の制御レジスタ
の内容を更新するに当って，仮想計算機制御モニタに対
して割込みをかけるべきか否かを判定するレジスタ更新
割出し制御装置に関する。
テムにおいて，仮想計算機がシステム内の制御レジスタ
の内容を更新するに当って，仮想計算機制御モニタに対
して割込みをかけるべきか否かを判定するレジスタ更新
割出し制御装置に関する。
仮想計算機システムにおいて，仮想計算機が制御レジ
スタ（CR）の内容を変更しようとする場合，特定の制御
レジスタにおいてはその更新を許すと他の仮想計算機の
資源を破壊することとなることがあるために，ハードウ
ェアによって上記の事態が発生する可能性のあることを
検出し，仮想計算機制御モニタに割出し（割込みを上
げ）モニタ・プログラムでその特定の制御レジスタの更
新を管理するようにしている。
スタ（CR）の内容を変更しようとする場合，特定の制御
レジスタにおいてはその更新を許すと他の仮想計算機の
資源を破壊することとなることがあるために，ハードウ
ェアによって上記の事態が発生する可能性のあることを
検出し，仮想計算機制御モニタに割出し（割込みを上
げ）モニタ・プログラムでその特定の制御レジスタの更
新を管理するようにしている。
上記割出しを行うか否かについては，制御レジスタ
（CR）がCR00ないしCR15の16個存在する場合には，制御
レジスタ・インタセプション・コード・レジスタ（CRIC
レジスタ）の16ビット分の情報によって，割出しを行う
対象となる制御レジスタ（CR）の番号（０〜15）を，モ
ニタが設定しておき,LCTL（ロード・コントロール）命
令のオペランドOP1とオペランドOP2とによってロードが
指示された制御レジスタ（CR）の範囲に，上記割出しが
指示された制御レジスタが含まれるか否かを検出して行
うようにされる。
（CR）がCR00ないしCR15の16個存在する場合には，制御
レジスタ・インタセプション・コード・レジスタ（CRIC
レジスタ）の16ビット分の情報によって，割出しを行う
対象となる制御レジスタ（CR）の番号（０〜15）を，モ
ニタが設定しておき,LCTL（ロード・コントロール）命
令のオペランドOP1とオペランドOP2とによってロードが
指示された制御レジスタ（CR）の範囲に，上記割出しが
指示された制御レジスタが含まれるか否かを検出して行
うようにされる。
第６図は従来の場合の制御レジスタ更新の割出し制御
ブロック図の要部を示し，第７図は第６図に示される制
御レジスタ割出し検出回路の構成例を示す。
ブロック図の要部を示し，第７図は第６図に示される制
御レジスタ割出し検出回路の構成例を示す。
制御シーケンスがD,A,T,B,E,Wに区分されているパイ
プライン回路を容易し（但し第６図においてはD,A,Tの
みを示している）， （ｉ）シーケンスＤにおいてLCTL命令が命令バッファ10
にセットされると， （ii）オペランドOP1の内容R1とオペランドOP2の内容R3
とが夫々，シーケンスＡにおいて，レジズタ11−１と11
−３とにセットされ， （iii）シーケンスＴにおいて，レジスタ12−１と12−
３とに転記されると共に，プラス１回路14によって，レ
ジスタ11−１の内容が＋１されて，レジスタ11−１に戻
される。そして，当該シーケンスＴにおいて，レジスタ
（TW1）12−１の内容とレジスタ（TW3）12−３の内容と
にもとづいて，かつ上述の制御レジスタ・インタセプシ
ョン・コード・レジスタ（CRIC）４の内容とにもとづい
て，制御レジスタ割出し検出回路13が，割出しを行うべ
きか否かを検出するようにする。
プライン回路を容易し（但し第６図においてはD,A,Tの
みを示している）， （ｉ）シーケンスＤにおいてLCTL命令が命令バッファ10
にセットされると， （ii）オペランドOP1の内容R1とオペランドOP2の内容R3
とが夫々，シーケンスＡにおいて，レジズタ11−１と11
−３とにセットされ， （iii）シーケンスＴにおいて，レジスタ12−１と12−
３とに転記されると共に，プラス１回路14によって，レ
ジスタ11−１の内容が＋１されて，レジスタ11−１に戻
される。そして，当該シーケンスＴにおいて，レジスタ
（TW1）12−１の内容とレジスタ（TW3）12−３の内容と
にもとづいて，かつ上述の制御レジスタ・インタセプシ
ョン・コード・レジスタ（CRIC）４の内容とにもとづい
て，制御レジスタ割出し検出回路13が，割出しを行うべ
きか否かを検出するようにする。
即ち，（ｉ）先ずオペランドOP1の内容ｍがレジスタ
（CRIC）４上に論理「１」を立てられている制御レジス
タ（CR）の番号に該当するか否かを検出し，（ii）次い
でオペランドOP1の内容ｍがプラス１した（ｍ＋１）
が，レジスタ（CRIC）４上に論理「１」を立てられてい
る制御レジスタ（CR）の番号に該当するか否かを検出
し，（iii）次いでオペランドOP1の内容をプラス２した
（ｍ＋２）が，レジスタ（CRIC）４上に論理「１」を立
てられている制御レジスタ（CR）の番号に該当するか否
かを検出し， （iv）以下同様な検出動作を繰返し，オペランドOP1の
内容にプラス１を繰返して行った結果の（ｍ＋ｒ）が，
オペランドOP2の内容に等しくなるまで検出動作が繰返
し行われる。そして，いずれかにおいて，該当すること
が検出されると，仮想計算機は仮想計算機制御モニタに
対して割込みを上げ，制御レジスタの内容の更新処理を
ゆだねるようにする。
（CRIC）４上に論理「１」を立てられている制御レジス
タ（CR）の番号に該当するか否かを検出し，（ii）次い
でオペランドOP1の内容ｍがプラス１した（ｍ＋１）
が，レジスタ（CRIC）４上に論理「１」を立てられてい
る制御レジスタ（CR）の番号に該当するか否かを検出
し，（iii）次いでオペランドOP1の内容をプラス２した
（ｍ＋２）が，レジスタ（CRIC）４上に論理「１」を立
てられている制御レジスタ（CR）の番号に該当するか否
かを検出し， （iv）以下同様な検出動作を繰返し，オペランドOP1の
内容にプラス１を繰返して行った結果の（ｍ＋ｒ）が，
オペランドOP2の内容に等しくなるまで検出動作が繰返
し行われる。そして，いずれかにおいて，該当すること
が検出されると，仮想計算機は仮想計算機制御モニタに
対して割込みを上げ，制御レジスタの内容の更新処理を
ゆだねるようにする。
第７図に示す制御レジスタ割出し検出回路13におい
て,15はデコーダ,16はアンド回路,17はオア回路を表わ
している。第６図に示すレジスタ（TW1）12−１の内容
を与える＃０ビットないし＃３ビットがデコーダ15にお
いて解読される。そして，解読結果が（00）であった場
合にはアンド回路16−00において，レジスタ（CRIC）４
上の制御レジスタ（CR00）に対応している番号「00」位
置の内容と照合される。即ち，制御レジスタCR00に対応
して割出しを行うべく論理「１」が立てられていると，
アンド回路16−00が論理「１」を出力する。また解読結
果が（01）であった場合にはアンド回路16−01におい
て，レジスタ（CRIC）４上の制御レジスタ（CR01）に対
応している番号「01」位置の内容と照合される。以下同
様に，解読結果が（15）であった場合にはアンド回路16
−15において照合が行われる。
て,15はデコーダ,16はアンド回路,17はオア回路を表わ
している。第６図に示すレジスタ（TW1）12−１の内容
を与える＃０ビットないし＃３ビットがデコーダ15にお
いて解読される。そして，解読結果が（00）であった場
合にはアンド回路16−00において，レジスタ（CRIC）４
上の制御レジスタ（CR00）に対応している番号「00」位
置の内容と照合される。即ち，制御レジスタCR00に対応
して割出しを行うべく論理「１」が立てられていると，
アンド回路16−00が論理「１」を出力する。また解読結
果が（01）であった場合にはアンド回路16−01におい
て，レジスタ（CRIC）４上の制御レジスタ（CR01）に対
応している番号「01」位置の内容と照合される。以下同
様に，解読結果が（15）であった場合にはアンド回路16
−15において照合が行われる。
第６図を参照して証明したパイプライン処理の間に，
レジスタ（TW1）12−１の内容が，オペランドOP1の内容
m,次いで（ｍ＋１），次いで（ｍ＋２）…と変化してゆ
くが，これに対応してデコーダ15の出力も変化してゆ
く。そして，当該変化の間に，第７図図示のオア回路17
が論理「１」を出力した場合に，上述の割出しが行われ
る。
レジスタ（TW1）12−１の内容が，オペランドOP1の内容
m,次いで（ｍ＋１），次いで（ｍ＋２）…と変化してゆ
くが，これに対応してデコーダ15の出力も変化してゆ
く。そして，当該変化の間に，第７図図示のオア回路17
が論理「１」を出力した場合に，上述の割出しが行われ
る。
上記従来の場合には，必要とするハードウェア構成は
比較的簡単で済む。しかし，従来の場合には実際に制御
レジスタ（CR）をロードするフローで行っていた。即ち
上述の如くパイプライン処理を逐次実行して，仮想計算
機制御モニタに対して割出しを行った後に，当該仮想計
算機制御モニタが再びLCTL（ロード・コントロール）命
令を実行することになる。このために２度手間になると
いう問題があった。
比較的簡単で済む。しかし，従来の場合には実際に制御
レジスタ（CR）をロードするフローで行っていた。即ち
上述の如くパイプライン処理を逐次実行して，仮想計算
機制御モニタに対して割出しを行った後に，当該仮想計
算機制御モニタが再びLCTL（ロード・コントロール）命
令を実行することになる。このために２度手間になると
いう問題があった。
本発明は，仮想計算機制御モニタに対して割込みをか
けるべきか否かを，高速に，パイプライン処理を伴わな
いワイヤド論理を用いて判定することを目的としてい
る。
けるべきか否かを，高速に，パイプライン処理を伴わな
いワイヤド論理を用いて判定することを目的としてい
る。
第１図は本発明の原理構成図を示す。図中の符号１は
CR00ないしCR15の制御レジスタ,2は仮想計算機,3は仮想
計算機制御モニタ,4は制御レジスタ・インタセプション
・コード・レジスタ,5は割出し制御回路,6は第１手段,7
は第２手段,8は第３手段,9は検出手段を表わしている。
CR00ないしCR15の制御レジスタ,2は仮想計算機,3は仮想
計算機制御モニタ,4は制御レジスタ・インタセプション
・コード・レジスタ,5は割出し制御回路,6は第１手段,7
は第２手段,8は第３手段,9は検出手段を表わしている。
仮想計算機例えば２−０においては，制御レジスタ・
インタセプション・コード・レジスタ４−０の内容と,L
CTL命令のオペランドOP1（第１のオペランドと呼ぶ）と
オペランドOP2（第２のオペランドと呼ぶ）とにもとづ
いて，割出し制御回路５−０が割出しを行うべきか否か
を判定する。即ち （ｉ）第１手段６−０は，第１のオペランド（OP1）の
値と第２のオペランド（OP2）の値とを比較する。
インタセプション・コード・レジスタ４−０の内容と,L
CTL命令のオペランドOP1（第１のオペランドと呼ぶ）と
オペランドOP2（第２のオペランドと呼ぶ）とにもとづ
いて，割出し制御回路５−０が割出しを行うべきか否か
を判定する。即ち （ｉ）第１手段６−０は，第１のオペランド（OP1）の
値と第２のオペランド（OP2）の値とを比較する。
（ii）第２手段７−０は，第１のオペランド（OP1）の
値が最小値（00）以上最大値（15）以下の範囲内の１つ
である任意の値ｍ以下であることを検出する。
値が最小値（00）以上最大値（15）以下の範囲内の１つ
である任意の値ｍ以下であることを検出する。
（iii）第３手段８−０は，第２のオペランド（OP2）の
値が最小値（00）以上最大値（15）以下の範囲内の１つ
である任意の値ｎ以上であることを検出する。
値が最小値（00）以上最大値（15）以下の範囲内の１つ
である任意の値ｎ以上であることを検出する。
（iv）検出手段９−０は，第１手段６−０と第２手段７
−０と第３手段８−０との夫々の結果にもとづいて割出
しが指示されているか否かを検出する。
−０と第３手段８−０との夫々の結果にもとづいて割出
しが指示されているか否かを検出する。
仮想計算機２−０において，割出し制御回路５−０が
割出しの必要性を検出すると，仮想計算機２−０は仮想
計算機制御モニタ３に対して割出しを行う。仮想計算機
制御モニタ３は，これに対応して，制御レジスタ（CR00
ないしCR15）のうちの該当するものに対して制御を行
う。
割出しの必要性を検出すると，仮想計算機２−０は仮想
計算機制御モニタ３に対して割出しを行う。仮想計算機
制御モニタ３は，これに対応して，制御レジスタ（CR00
ないしCR15）のうちの該当するものに対して制御を行
う。
第２図は本発明の場合の制御レジスタ割出し制御回路
の一実施例構成を示す。
の一実施例構成を示す。
図中の符号6,7,8,9は夫々第１図図示の符号６−0,7−
0,8−0,9−０に対応している。
0,8−0,9−０に対応している。
また図中の記号に関して，（ｉ）TW1（0:3）は第６図
に示すレジスタ（TW1）12−１の内容（＃０ビットない
し＃３ビット），（ii）TW3（0:3）は第６図に示すレジ
スタ（TW3）12−３の内容（＃０ビットないし＃３ビッ
ト）， （iii）−T1_GT_T3は,TW1の内容がTW3の内容よりも大
（GT）， （iv）−T1_LE_nは,TW1の内容が（ｎ）よりも小か等し
い（LE）， （ｖ）−T3_GE_nは,TW3の内容が（ｎ）よりも大か等し
い（GE）， （vi）−CRIC（ｎ）は，制御レジスタ・インタセプショ
ン・コード・レジスタ（CRIC）４における＃ｎ位置の内
容， （vii）＋CRn_INTERCERTや＋CRn_INTERCERT_WRAP
（（注）Wraparound）は，中間情報， （viii）＋T_CR_INTERCEPTは，割出しを要することを指
示する信号 を表わしている。また18ないし20は夫々比較回路部,21,
22,23,27は夫々アンド回路,24,25,26,28は夫々オア回路
を表わしている。また三角印は否定を表わしている。
に示すレジスタ（TW1）12−１の内容（＃０ビットない
し＃３ビット），（ii）TW3（0:3）は第６図に示すレジ
スタ（TW3）12−３の内容（＃０ビットないし＃３ビッ
ト）， （iii）−T1_GT_T3は,TW1の内容がTW3の内容よりも大
（GT）， （iv）−T1_LE_nは,TW1の内容が（ｎ）よりも小か等し
い（LE）， （ｖ）−T3_GE_nは,TW3の内容が（ｎ）よりも大か等し
い（GE）， （vi）−CRIC（ｎ）は，制御レジスタ・インタセプショ
ン・コード・レジスタ（CRIC）４における＃ｎ位置の内
容， （vii）＋CRn_INTERCERTや＋CRn_INTERCERT_WRAP
（（注）Wraparound）は，中間情報， （viii）＋T_CR_INTERCEPTは，割出しを要することを指
示する信号 を表わしている。また18ないし20は夫々比較回路部,21,
22,23,27は夫々アンド回路,24,25,26,28は夫々オア回路
を表わしている。また三角印は否定を表わしている。
（ｉ）第１手段６は，第１のオペランド（OP1）の値（T
W1の内容と同じ）と第２のオペランド（OP2）の値（TW3
の内容と同じ）とを比較する。
W1の内容と同じ）と第２のオペランド（OP2）の値（TW3
の内容と同じ）とを比較する。
（ii）第２手段７は，第１のオペランド（OP1）の値が
最小値（00）以上最大値（15）以下の範囲内の１つであ
る任意値ｍ以下であることを検出する。
最小値（00）以上最大値（15）以下の範囲内の１つであ
る任意値ｍ以下であることを検出する。
（iii）第３手段８は，第２のオペランド（OP2）の値が
最小値（00）以上最大値（15）以下の範囲内の１つであ
る任意値ｎ以上であることを検出する。
最小値（00）以上最大値（15）以下の範囲内の１つであ
る任意値ｎ以上であることを検出する。
（iv）検出手段９においては，次の如き判定を行ってい
る。上記第１手段は『OP1の値＞OP2の値の場合かOP1の
値≦OP2の値の場合か』を判定する手段に利用され、上
記第２手段と第３手段は『例えば OP1の値＞OP2の値 の場合にOP1とOP2とが（ｉ）共にｋよりも小さいか（i
i）共にｋよりも大きいか』を判定する手段に利用され
る。即ち、 ａ）割出しを指示する制御ビットｋ（但し０≦ｋ≦15）
が論理「１」であり（即ち制御レジスタCRkに対応して
論理「１」が立てられている），第１のオペランド（OP
1）の値がｋ以下でかつ第２のオペランド（OP2）の値が
ｋ以上であるか， ｂ）割出しを指示する制御ビットｋが論理「１」であ
り，第１のオペランド（OP1）の値がｋ以下でかつ第２
のオペランド（OP2）の値が第１のオペランド（OP1）の
値よりも小であるか， ｃ）割出しを指示する制御ビットｋが論理「１」であ
り，第２のオペランド（OP2）の値がｋ以上でかつ第１
のオペランド（OP1）の値が第２のオペランド（OP2）の
値よりも大であるか の判定を行い,2つのオペランド（OP1とOP2）によって指
示される範囲の制御レジスタ（CR）に，割出しを指示す
る制御ビットが与えられているものが存在するか否かを
調べる。
る。上記第１手段は『OP1の値＞OP2の値の場合かOP1の
値≦OP2の値の場合か』を判定する手段に利用され、上
記第２手段と第３手段は『例えば OP1の値＞OP2の値 の場合にOP1とOP2とが（ｉ）共にｋよりも小さいか（i
i）共にｋよりも大きいか』を判定する手段に利用され
る。即ち、 ａ）割出しを指示する制御ビットｋ（但し０≦ｋ≦15）
が論理「１」であり（即ち制御レジスタCRkに対応して
論理「１」が立てられている），第１のオペランド（OP
1）の値がｋ以下でかつ第２のオペランド（OP2）の値が
ｋ以上であるか， ｂ）割出しを指示する制御ビットｋが論理「１」であ
り，第１のオペランド（OP1）の値がｋ以下でかつ第２
のオペランド（OP2）の値が第１のオペランド（OP1）の
値よりも小であるか， ｃ）割出しを指示する制御ビットｋが論理「１」であ
り，第２のオペランド（OP2）の値がｋ以上でかつ第１
のオペランド（OP1）の値が第２のオペランド（OP2）の
値よりも大であるか の判定を行い,2つのオペランド（OP1とOP2）によって指
示される範囲の制御レジスタ（CR）に，割出しを指示す
る制御ビットが与えられているものが存在するか否かを
調べる。
上記において，例えば第１のオペランド（OP1）の値
をTW1の内容と同じとし，また第３のオペランド（OP3）
の値をTW3の内容と同じとした理由は次の通りであるか
らである。即ち，第２図図示の場合には，第６図に示し
たパイプライン処理における第１回目のフローにおいて
レジスタTW1の内容とレジスタTW3の内容とが与えられた
際に，第２図図示の割出し制御回路５が割出しの必要性
の有無を検出するようにされているからである。
をTW1の内容と同じとし，また第３のオペランド（OP3）
の値をTW3の内容と同じとした理由は次の通りであるか
らである。即ち，第２図図示の場合には，第６図に示し
たパイプライン処理における第１回目のフローにおいて
レジスタTW1の内容とレジスタTW3の内容とが与えられた
際に，第２図図示の割出し制御回路５が割出しの必要性
の有無を検出するようにされているからである。
第３図は第２図図示の第１手段における比較回路の構
成を示し，第４図は第２図図示の第２手段における比較
回路の構成を示し，第５図は第２図図示の第３手段にお
ける比較回路の構成を示す。
成を示し，第４図は第２図図示の第２手段における比較
回路の構成を示し，第５図は第２図図示の第３手段にお
ける比較回路の構成を示す。
図中の符号29ないし32は夫々デコーダであって，例え
ば図示＋T3_00XXはTW3の内容が「00XX」であることを表
わしている（なおXXはドント・ケヤを表わしている）。
また符号33ないし87は夫々アンド回路,88（第３図）は
オア回路を表わしている。
ば図示＋T3_00XXはTW3の内容が「00XX」であることを表
わしている（なおXXはドント・ケヤを表わしている）。
また符号33ないし87は夫々アンド回路,88（第３図）は
オア回路を表わしている。
以上説明した如く，本発明によれば，例えば第６図図
示のパイプライン処理における最初のフローにおいて，
割出しを要するか否かを検出することができる。
示のパイプライン処理における最初のフローにおいて，
割出しを要するか否かを検出することができる。
第１図は本発明の原理構成図，第２図は本発明の場合の
制御レジスタ割出し制御回路の一実施例構成，第３図は
第２図図示の第１手段における比較回路の構成，第４図
は第２図図示の第２手段における比較回路の構成，第５
図は第２図図示の第３手段における比較回路の構成，第
６図は従来の場合の制御レジスタ更新の割出し制御ブロ
ック図の要部，第７図は第６図に示される制御レジスタ
割出し検出回路の構成例を示す。 図中,1は制御レジスタ,2は仮想計算機,3は仮想計算機制
御モニタ,4は制御レジスタ・インタセプション・コード
・レジスタ,5は割出し制御回路,6は第１手段,7は第２手
段,8は第３手段,9は検出手段を表わす。
制御レジスタ割出し制御回路の一実施例構成，第３図は
第２図図示の第１手段における比較回路の構成，第４図
は第２図図示の第２手段における比較回路の構成，第５
図は第２図図示の第３手段における比較回路の構成，第
６図は従来の場合の制御レジスタ更新の割出し制御ブロ
ック図の要部，第７図は第６図に示される制御レジスタ
割出し検出回路の構成例を示す。 図中,1は制御レジスタ,2は仮想計算機,3は仮想計算機制
御モニタ,4は制御レジスタ・インタセプション・コード
・レジスタ,5は割出し制御回路,6は第１手段,7は第２手
段,8は第３手段,9は検出手段を表わす。
Claims (1)
- 【請求項１】システム内にもうけられた複数個の制御レ
ジスタ（１）をそなえると共に、複数の仮想計算機
（２）と、当該仮想計算機（２）が上記制御レジスタの
内容を更新する際に当該仮想計算機（２）からの割込み
に対応して上記制御レジスタ（１）の更新を管理する仮
想計算機制御モニタ（３）とをそなえた仮想計算機シス
テムにおけるレジスタ更新割出し制御装置において、 上記割込みをあげるべき制御レジスタ（１）の番号を予
めセットされる制御レジスタ・インタセプション・コー
ド・レジスタ（４）と、 与えられたロード・コントロール命令における第１のオ
ペランドと第２のオペランドとで指示された範囲内によ
って指示された制御レジスタ（１）が、上記制御レジス
タ・インタセプション・コード・レジスタ（４）によっ
てセットされている制御レジスタ（１）に該当するか否
かを検出する制御レジスタ割出し制御回路（５）とをそ
なえ、 該制御レジスタ割出し制御回路（５）は、 上記第１のオペランドの値と第２のオペランドの値とを
比較する第１手段（６）と、 第１のオペランドの値が、最小値以上最大値以下の値の
うちの１つである任意の値ｍ以下の値であることを検出
する第２手段（７）と、 第２のオペランドの値が、最小値以上最大値以下の値の
うちの１つである任意の値ｎ以下の値であることを検出
する第３手段（８）と、 上記第１手段（６）と第２手段（７）と第３手段（８）
との夫々との結果にもとづいて割出しが指示されている
か否かを検出する検出手段（９）とをそなえ、 当該制御レジスタ割出し制御回路（５）による検出結果
によって、上記仮想計算機（２）が、上記仮想計算機制
御モニタ（３）に対して、割込みをかけるようにした ことを特徴とするレジスタ更新割出し制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1239377A JP2510295B2 (ja) | 1989-09-14 | 1989-09-14 | レジスタ更新割出し制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1239377A JP2510295B2 (ja) | 1989-09-14 | 1989-09-14 | レジスタ更新割出し制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03102432A JPH03102432A (ja) | 1991-04-26 |
| JP2510295B2 true JP2510295B2 (ja) | 1996-06-26 |
Family
ID=17043874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1239377A Expired - Fee Related JP2510295B2 (ja) | 1989-09-14 | 1989-09-14 | レジスタ更新割出し制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2510295B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0638238B2 (ja) * | 1984-02-06 | 1994-05-18 | 株式会社日立製作所 | 仮想計算機システム |
-
1989
- 1989-09-14 JP JP1239377A patent/JP2510295B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03102432A (ja) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4578750A (en) | Code determination using half-adder based operand comparator | |
| CA1242281A (en) | Vector processing | |
| US4833640A (en) | Register bank change including register to register transfer in a data processing system | |
| JPH0792739B2 (ja) | 浮動小数点データ正規化方式 | |
| JP2510295B2 (ja) | レジスタ更新割出し制御装置 | |
| JPH034936B2 (ja) | ||
| JP3469645B2 (ja) | データ駆動型情報処理装置 | |
| US5045992A (en) | Apparatus for executing instruction regardless of data types and thereafter selectively branching to other instruction upon determining of incompatible data type | |
| EP0313817B1 (en) | Method and apparatus for explicitly evaluating conditions in a data processor | |
| JPS63111535A (ja) | デ−タ処理装置 | |
| JPH0377137A (ja) | 情報処理装置 | |
| JP2557629B2 (ja) | 割込方式 | |
| JPS62256035A (ja) | 可変のデ−タバス幅をもつプログラム装置におけるプログラム制御のシフト機構 | |
| US5739745A (en) | Comparator circuit and method of using a comparator scheme for determining mathematical results | |
| JPH02148140A (ja) | 情報処理装置における条件分岐制御方式 | |
| JPS6327746B2 (ja) | ||
| JPH0883165A (ja) | コンパレータ装置 | |
| JP3658879B2 (ja) | パイプライン計算機 | |
| JPS6373335A (ja) | 情報処理装置 | |
| JP3137636B2 (ja) | データ処理装置 | |
| JPS63187332A (ja) | 演算処理装置 | |
| JPH0378832A (ja) | デ―タ処理装置 | |
| JPH01307831A (ja) | 情報処理装置 | |
| JP2503210B2 (ja) | マイクロプログラム制御装置 | |
| JPS6155731A (ja) | コンデイシヨンコ−ド判定機能を備えるプロセツサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |