JPH04363937A - セルスイッチ結合網およびその試験方法 - Google Patents

セルスイッチ結合網およびその試験方法

Info

Publication number
JPH04363937A
JPH04363937A JP3000754A JP75491A JPH04363937A JP H04363937 A JPH04363937 A JP H04363937A JP 3000754 A JP3000754 A JP 3000754A JP 75491 A JP75491 A JP 75491A JP H04363937 A JPH04363937 A JP H04363937A
Authority
JP
Japan
Prior art keywords
cell
output
switch
pseudo
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3000754A
Other languages
English (en)
Other versions
JP3073534B2 (ja
Inventor
Eiji Kamagata
鎌形　映二
Yasuro Shohata
康郎 正畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP75491A priority Critical patent/JP3073534B2/ja
Priority to CA002058796A priority patent/CA2058796C/en
Priority to EP92300157A priority patent/EP0494772B1/en
Priority to DE69211862T priority patent/DE69211862T2/de
Publication of JPH04363937A publication Critical patent/JPH04363937A/ja
Priority to US08/420,904 priority patent/US5477549A/en
Application granted granted Critical
Publication of JP3073534B2 publication Critical patent/JP3073534B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/255—Control mechanisms for ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/256—Routing or path finding in ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5628—Testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、ＡＴＭ通信システムで
使用されるセルスイッチに関する。
【０００３】
【従来の技術】従来、通信に必要な情報転送能力を呼設
定時に割り当てる、ＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ　
　Ｔｒａｎｓｆｅｒ　　Ｍｏｄｅ）が電話網などで広く
用いられている。また、このＳＴＭに換わる伝送モード
として、近年、通信端末が必要な時に通信網の情報転送
能力を使用するＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ　　
ｔｒａｎｓｆｅｒ　　ｍｏｄｅ：非同期転送モード）が
開発され、高速・広帯域網を実現するものとして期待さ
れている。
【０００４】このＡＴＭは、セルと呼ばれる固定長の短
パケットを用い、このセル毎に宛先を示すヘッダを付し
て、情報をセル単位に伝送するもので、各通信端末は必
要に応じて通信網にセルを渡すこと、すなわち、通信端
末が必要なときに通信網の情報転送能力を使用すること
を特徴とする伝送モードである。
【０００５】このＡＴＭによる通信システムを構成する
ためには、複数の入力通信路から入力されるセルを、そ
のセルの持つ方路情報に従って所望の出力通信路へ出力
する機能、すなわちセルスイッチを実現する必要がある
。
【０００６】図６に従来のセルスイッチ１０１の構成の
一例を示す。
【０００７】この図に示すセルスイッチ１０１は、複数
の入力通信路＃０，〜，＃ｍが接続されるシリアル／パ
ラレル変換器およびマルチプレクサを含む入力側変換部
１０５と、セルの情報を蓄積するバッファメモリ１０７
と、複数の出力通信路＃０，〜，＃ｍが接続されるパラ
レル／シリアル変換器およびデマルチプレクサを含む出
力側変換部１１５と、バッファメモリ１０７へのセルの
書き込みやセルの読み出しの制御をするバッファ制御回
路部１１７から構成される。
【０００８】このような構成の従来のセルスイッチ１０
１にあっては、出力通信路に出力するセルがバッファメ
モリ１０７に蓄積されているときには、そのセルデータ
がバッファメモリ１０７から出力側変換部１１５に転送
され、これがパラレル／シリアル変換器でシリアル変換
された後に出力通信路から出力される。また、このとき
出力通信路に出力されるセルがバッファメモリ１０７に
蓄積されていないときには、出力側変換部１１５には予
め定められる形式の空セルがセットされ、これがシリア
ル変換された後に出力通信路から出力される。
【０００９】一方、複数の上述したようなセルスイッチ
を多段接続して構成されるセルスイッチ結合網では、基
本となるセルスイッチに設定される入力通信路数や出力
通信路数よりも多くの入力通信路や出力通信路を収容す
ることができる。
【００１０】図８に従来のセルスイッチ１０１を用いた
セルスイッチ結合網の構成の一例を示す。この図で示さ
れるセルスイッチ結合網１４０は、それぞれ、ｍ個の入
力通信路が接続される第１段セルスイッチ１４１ａ，１
４１ｂ，〜，１４１ｎと、他のセルスイッチが前後段に
接続される第２段セルスイッチ１４３ａ，１４３ｂ，〜
，１４３ｎと、ｍ個の出力通信路が接続される第３段セ
ルスイッチ１４５ａ，１４５ｂ，〜，１４５ｎで構成さ
れる。
【００１１】この図８で示すセルスイッチ結合網１４０
に入力されるセルの一例を図７に示す。この図７に示し
たセルは、そのセルが有効セルか空セルかを示す先頭ビ
ット３１、各段のセルスイッチが参照する方路情報３３
，３５，３７、そして情報部分３９から成る。すなわち
、このセルを図８で示すセルスイッチ結合網１４０内に
入力すると、第１段セルスイッチ１４１はセルの先頭に
１番近い方路情報３３の方路データ（＃３）に従って通
信路番号＃３の出力通信路にこのセルを出力する。第２
段セルスイッチ１４３はセルの先頭から２番目の方路情
報３５の方路データ（＃２）に従って通信路番号＃２の
出力通信路にこのセルを出力する。第３段セルスイッチ
１４５はセルの先頭から３番目の方路情報３７の方路デ
ータ（＃５）に従って通信路番号＃５の出力通信路にこ
のセルを出力する。
【００１２】
【発明が解決しようとする課題】しかしながら、上述し
たように複数のセルスイッチを多段接続したセルスイッ
チ結合網は、セルスイッチ間の結線が多いうえに、１つ
のセルスイッチとの結線が多数のセルスイッチに及んで
いるので、例えば当該セルスイッチ結合網を含む装置の
設置時等にそれらの結線全ての接続の検査を行うのは難
しい。
【００１３】同様に、１つのセルスイッチに複数のセル
スイッチまたは複数の入力通信路または複数の出力通信
路が接続されているので、セルスイッチ間やセルスイッ
チと入力通信路に接続される装置間、セルスイッチと出
力通信路に接続される装置間において、セル入出力の動
作タイミングの試験や、セルスイッチまたはそれに接続
される装置に供給するクロックとセル入出力の位相の調
整が行い難い。
【００１４】特にセルスイッチ結合網の入力通信路また
は出力通信路に接続されていない第２段のセルスイッチ
１４３については直接セルを入出力する手段がないので
、セル入出力の動作タイミングの試験や、セルスイッチ
に供給するクロックとセル入出力の位相の調整を行うこ
とは出来ない。
【００１５】また、セルスイッチの動作速度などの特性
はセルスイッチの温度によって変化するため、セルスイ
ッチと接続される装置との位相調整を行っても、セルス
イッチの温度が変わることにより位相が変化してしまう
こともある。
【００１６】以上説明したように、ＡＴＭ通信システム
を構成するセルスイッチ、および複数のセルスイッチを
多段接続したセルスイッチ結合網は、その動作の試験や
位相の調整が困難であり、多くの課題を残していた。
【００１７】本発明はセルスイッチ、および複数のセル
スイッチを多段接続したセルスイッチ結合網の接続の検
査や動作タイミングの試験や位相の調整を容易にするこ
とを目的とする。
【００１８】［発明の構成］
【００１９】
【課題を解決するための手段】上述した目的を達成する
ために、本願第１の発明は、複数の入力通信路から方路
情報を含むセルを入力し、この入力したセルを複数の出
力通信路の内、当該方路情報に対応する出力通信路から
出力するセルスイッチにおいて、所定の形式の擬似セル
を発生する擬似セル発生回路と、この擬似セル発生回路
で発生された擬似セルを前記出力通信路から出力する出
力制御手段とを有することを要旨とする。
【００２０】また、本願第２の発明は、前記出力通信路
はそれぞれ通信路番号を有し、前記擬似セル発生回路で
発生された擬似セルは所望とする出力通信路の通信路番
号と対応する情報を方路情報として持つことを要旨とす
る。
【００２１】さらに、本願第３の発明は、複数の入力通
信路と複数の出力通信路を有し、セルクロック入力回路
を介して入力されるセルクロックに同期して入力通信路
から方路情報を含む第１のセルを入力すると共に、既に
入力された第２のセルを第２のセルの方路情報に対応す
る出力通信路から出力するセルスイッチにおいて、前記
セルクロック入力回路を介して入力されるセルクロック
及び外部から入力されるクロックとを当該セルスイッチ
の外部に出力するセルクロック出力手段及びクロック出
力手段とを有することを要旨とする。
【００２２】
【作用】本願第１の発明のセルスイッチにおいては、入
力通信路から入力されるセルの有無などにかかわらず、
出力通信路から予め定められた形式の擬似セルを出力す
ることができるため、試験用のセルをセルスイッチへ入
力する手段がない場合でも、セルスイッチ間またはセル
スイッチとセルスイッチに接続される装置との間の接続
の検査や入出力の動作タイミングの試験、位相の調整が
容易に行える。
【００２３】また、本願第２の発明のセルスイッチにお
いては、複数のセルスイッチを多段接続したセルスイッ
チ結合網のように、試験用のセルをセルスイッチへ入力
する手段がない場合でも、擬似セルを所望とする出力通
信路から出力することができるので、それぞれのセルス
イッチに順次擬似セル発生を指示することにより、セル
スイッチ結合網内および出力通信路の全ての結線につい
ての接続の検査や、入出力の動作タイミングの試験、位
相の調整が行える。
【００２４】さらに、本願第３の発明のセルスイッチに
おいては、セルスイッチのセル出力と同じ動作特性のセ
ルクロック及びクロックがセルクロック出力手段及びク
ロック出力手段から出力されており、そのため、複数の
セルスイッチを多段接続した場合であっても、これを後
段のセルスイッチや、セルスイッチが接続される装置に
供給することによって、位相調整後はセルスイッチの温
度が変化してもセルクロック、クロック及びセル出力の
特性が一様に変化するために再び位相を調整する必要が
なくなる。
【００２５】
【実施例】以下、本発明に係る一実施例を図面を参照し
て詳細に説明する。
【００２６】まず、図１を参照して本発明が適用される
セルスイッチの構成を説明する。
【００２７】この図１に示すセルスイッチ１は、それぞ
れｍ個の入力回路３を介して複数の入力通信路ＬＩ　（
＃０，＃１，〜，＃ｍ）が接続されるシリアル／パラレ
ル変換器およびマルチプレクサを含む入力側変換部５と
、この入力側変換部５から出力されるセルを蓄積するバ
ッファメモリ７と、それぞれｍ個の出力回路１３を介し
て複数の出力通信路ＬＯ　（＃０，＃１，〜，＃ｍ）が
接続されるパラレル／シリアル変換器およびデマルチプ
レクサを含む出力側変換部１５と、前記バッファメモリ
７へのセルの書き込みやセルの読み出しの制御を行うバ
ッファ制御回路部１７と、擬似セルを発生する擬似セル
発生回路部１９と、セルスイッチ１の外部から入力回路
１１を介して与えられる擬似セル発生制御信号により制
御され、この制御に従って擬似セル発生回路部１９で発
生された擬似セルを出力側変換部１５へ出力する擬似セ
ル出力制御回路部９と、クロック入力回路２１を介して
セルスイッチ１の外部から与えられるクロック信号をセ
ルスイッチ１の外部へ出力するクロック出力回路２５と
、セルクロック入力回路２３を介してセルスイッチ１の
外部から与えられるセルクロック信号をセルスイッチ１
の外部へ出力するセルクロック出力回路２７から構成さ
れる。なお、クロック出力回路２５とセルクロック出力
回路２７は、前記出力回路１３と同一に構成される。
【００２８】このように構成されるセルスイッチ１にお
いては、入力回路１１を介してセルスイッチ１の外部か
ら与えられる擬似セル発生制御信号が擬似セルの発生を
指示する場合、入力回路３を介して入力するセルの有無
や、入力されるセルのデータ内容、当該セルスイッチ１
内のバッファメモリ７に蓄積されたセルの有無等に依存
すること無く、擬似セル発生回路部１９で発生された、
予め各出力通信路ＬＯ　（＃０，＃１，〜，＃ｍ）ごと
に定められている形式の擬似セルが、出力側変換部１５
に転送され、さらに出力側変換部１５のパラレル／シリ
アル変換器でシリアル変換された後に、各出力通信路Ｌ
Ｏ　（＃０，＃１，〜，＃ｍ）から出力される。
【００２９】また、セルスイッチ１から出力される擬似
セルの方路情報の一例として、図２に通信路番号＃０が
付与された出力通信路ＬＯ　（＃０）から出力されるセ
ル、図３に通信路番号＃１が付与された出力通信路ＬＯ
　（＃１）から出力されるセル、図４に通信路番号＃ｍ
が付与された出力通信路ＬＯ　（＃ｍ）から出力される
セルをそれぞれ示す。これら図２乃至図４に示したセル
は、そのセルが有効セルか空セルかを示す先頭ビット３
１、各段のセルスイッチが参照する方路情報３３，３５
，３７、及び情報部分３９から成る。
【００３０】図５に本発明によるセルスイッチ１を用い
たセルスイッチ結合網４０の構成の一例を示す。
【００３１】この図５に示すセルスイッチ結合網４０の
構成においては、擬似セル発生を指示されたセルスイッ
チの擬似セル発生回路部１９から図２に示す擬似セルが
発生されると、当該セルスイッチの通信路番号＃０から
出力され、後段に接続されたセルスイッチに入力される
。この擬似セルは、いずれのセルスイッチにおいても通
信路番号＃０の出力通信路から出力される。他の通信路
番号の出力通信路から出力された擬似セルも同様である
。
【００３２】例えば、図５に示すセルスイッチ結合網４
０で、第３段のセルスイッチ４５の１つに擬似セル発生
を指示することにより、第３段のセルスイッチ４５から
擬似セルが、当該第３段のセルスイッチ４５に接続され
た全ての出力通信路（＃０，＃１，〜，＃ｍ）に出力さ
れる。この操作によって、第３段のセルスイッチ４５と
出力通信路の接続試験および、第３段のセルスイッチ４
５と各出力通信路（＃０，＃１，〜，＃ｍ）の先に接続
される装置との動作タイミングの調整を容易に行い得る
。この時に第３段のセルスイッチ４５のクロック出力２
５を出力通信路に接続した装置や測定器に供給したり、
同期をとるために用いると位相あわせが容易になる。
【００３３】また、第２段のセルスイッチ４３の１つに
擬似セル発生を指示することにより、たとえば第２段の
セルスイッチ４３ａから出力される擬似セルが、第２段
のセルスイッチ４３ａに接続されるすべての第３段のセ
ルスイッチ４５ａ，４５ｂ，〜４５ｎを経由してそれぞ
れの各出力通信路（＃０，＃１，〜，＃ｍ）に出力され
る。この操作によって、第２段のセルスイッチ４３と第
３段のセルスイッチ４５の接続試験および、第２段のセ
ルスイッチ４３と第３段のセルスイッチ４５との動作タ
イミングの調整を行える。
【００３４】具体的には、セルスイッチ４３のセル出力
と同じ動作特性のセルクロック及びクロックがセルクロ
ック出力回路２７及びクロック出力回路２５から出力さ
れており、そのため、複数のセルスイッチを多段接続し
た場合であっても、これを後段のセルスイッチ４５や、
セルスイッチが接続される装置に供給することによって
、位相調整後はセルスイッチ４３，４５の温度が変化し
てもセルクロック、クロック及びセル出力の特性が一様
に変化するために再び位相を調整する必要がなくなる。
【００３５】同様にして第１段のセルスイッチ４１と第
２段のセルスイッチ４３間の接続試験および動作タイミ
ングの調整を行うことができる。
【００３６】
【発明の効果】以上説明したように、本発明は擬似セル
発生回路、セルクロック出力手段を有することによって
セルスイッチの動作の確認や、セルスイッチ結合網にお
けるセルスイッチ間などの接続の検査や動作タイミング
の試験、位相の調整が容易になる等の効果を奏する。
【図面の簡単な説明】
【図１】本発明によるセルスイッチの実施例を示すブロ
ック図。
【図２】本発明による擬似セルの一例を表す模式図。
【図３】本発明による擬似セルの一例を表す模式図。
【図４】本発明による擬似セルの一例を表す模式図。
【図５】本発明によるセルスイッチを用いたセルスイッ
チ結合網を示すブロック図。
【図６】従来から知られているセルスイッチの一例を示
すブロック図。
【図７】セルスイッチ結合網に入力するセルの一例を表
す模式図。
【図８】従来から知られているセルスイッチ結合網の一
例を示す図。
【符号の説明】
ＬＩ　　　入力通信路 ＬＯ　　　出力通信路 ３、１１　　入力回路 ５　　入力側変換部 ７　　バッファメモリ ９　　擬似セル出力制御回路部 １３　　出力回路 １５　　出力側変換部 １７　　バッファ制御回路部 １９　　擬似セル発生回路部 ２１　　クロック入力回路 ２３　　セルクロック入力回路 ２４　　入力通信路 ２５　　クロック出力回路 ２７　　セルクロック出力回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】　　複数の入力通信路から方路情報を含む
    セルを入力し、この入力したセルを複数の出力通信路の
    内、当該方路情報に対応する出力通信路から出力するセ
    ルスイッチにおいて、所定の形式の擬似セルを発生する
    擬似セル発生回路と、この擬似セル発生回路で発生され
    た擬似セルを前記出力通信路から出力する出力制御手段
    とを有することを特徴とするセルスイッチ。
  2. 【請求項２】　　前記出力通信路はそれぞれ通信路番号
    を有し、前記擬似セル発生回路で発生された擬似セルは
    所望とする出力通信路の通信路番号と対応する情報を方
    路情報として持つことを特徴とする請求項１に記載のセ
    ルスイッチ。
  3. 【請求項３】　　複数の入力通信路と複数の出力通信路
    を有し、セルクロック入力回路を介して入力されるセル
    クロックに同期して入力通信路から方路情報を含む第１
    のセルを入力すると共に、既に入力された第２のセルを
    第２のセルの方路情報に対応する出力通信路から出力す
    るセルスイッチにおいて、前記セルクロック入力回路を
    介して入力されるセルクロック及び外部から入力される
    クロックとを当該セルスイッチの外部に出力するセルク
    ロック出力手段及びクロック出力手段とを有することを
    特徴とするセルスイッチ。
JP75491A 1991-01-08 1991-01-08 セルスイッチ結合網およびその試験方法 Expired - Lifetime JP3073534B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP75491A JP3073534B2 (ja) 1991-01-08 1991-01-08 セルスイッチ結合網およびその試験方法
CA002058796A CA2058796C (en) 1991-01-08 1992-01-06 Cell switch and cell switch network with simplified cell switch testing
EP92300157A EP0494772B1 (en) 1991-01-08 1992-01-08 Cell switch and network with simplified testing
DE69211862T DE69211862T2 (de) 1991-01-08 1992-01-08 Zellenvermittlungsmodul und -netz mit vereinfachtem Prüfverfahren
US08/420,904 US5477549A (en) 1991-01-08 1995-04-11 Cell switch and cell switch network using dummy cells for simplified cell switch test in communication network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP75491A JP3073534B2 (ja) 1991-01-08 1991-01-08 セルスイッチ結合網およびその試験方法

Publications (2)

Publication Number Publication Date
JPH04363937A true JPH04363937A (ja) 1992-12-16
JP3073534B2 JP3073534B2 (ja) 2000-08-07

Family

ID=11482489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP75491A Expired - Lifetime JP3073534B2 (ja) 1991-01-08 1991-01-08 セルスイッチ結合網およびその試験方法

Country Status (5)

Country Link
US (1) US5477549A (ja)
EP (1) EP0494772B1 (ja)
JP (1) JP3073534B2 (ja)
CA (1) CA2058796C (ja)
DE (1) DE69211862T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135505A (ja) * 1993-11-10 1995-05-23 Nec Corp Ａｔｍクロスコネクト装置の自動試験方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365519A (en) 1991-03-05 1994-11-15 Hitachi, Ltd. ATM switch1ng system connectable to I/O links having different transmission rates
US6330240B1 (en) 1987-04-24 2001-12-11 Hitachi, Ltd. ATM cell switching system
USRE36751E (en) * 1987-07-15 2000-06-27 Hitachi, Ltd. ATM switching system connectable to I/O links having different transmission rates
FR2706712B1 (fr) * 1993-06-11 1995-07-13 Girard Alain Système de commutation temporelle destiné à un réseau de transmission de cellules.
US5745696A (en) * 1995-04-10 1998-04-28 Digital Equipment Corporation Transport controller for timed program data
US5596585A (en) * 1995-06-07 1997-01-21 Advanced Micro Devices, Inc. Performance driven BIST technique
DE19751258C1 (de) * 1997-11-19 1999-01-21 Deutsche Telekom Ag Messverfahren und -vorrichtung für Datenkommunikationsnetze
JP2004272638A (ja) * 2003-03-10 2004-09-30 Renesas Technology Corp マイクロコンピュータ
US7131043B1 (en) * 2003-09-25 2006-10-31 Altera Corporation Automatic testing for programmable networks of control signals
JP2016197073A (ja) * 2015-04-06 2016-11-24 株式会社日本アクア ウレタン厚さ確認ピンおよび断熱構造

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3787669A (en) * 1972-06-30 1974-01-22 Ibm Test pattern generator
US4293950A (en) * 1978-04-03 1981-10-06 Nippon Telegraph And Telephone Public Corporation Test pattern generating apparatus
US4554659A (en) * 1983-12-12 1985-11-19 At&T Bell Laboratories Data communication network
US4912709A (en) * 1987-10-23 1990-03-27 Control Data Corporation Flexible VLSI on-chip maintenance and test system with unit I/O cell design
US5084874A (en) * 1988-09-07 1992-01-28 Texas Instruments Incorporated Enhanced test circuit
US5056094A (en) * 1989-06-09 1991-10-08 Texas Instruments Incorporated Delay fault testing method and apparatus
US5210744A (en) * 1989-06-28 1993-05-11 Mitsubishi Denki Kabushiki Kaisha Cell exchange apparatus
EP0456914B1 (en) * 1990-05-15 1994-12-14 BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap Transmission quality assessment arrangement
US5208809A (en) * 1990-06-14 1993-05-04 At&T Bell Laboratories Communication network node
CA2044718C (en) * 1990-06-18 1998-07-28 Katsumi Omuro Rerouting and change-back systems for asynchronous transfer mode network
JPH04127743A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd 広帯域ｉｓｄｎにおける伝送路試験方式
US5166926A (en) * 1990-12-18 1992-11-24 Bell Communications Research, Inc. Packet address look-ahead technique for use in implementing a high speed packet switch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135505A (ja) * 1993-11-10 1995-05-23 Nec Corp Ａｔｍクロスコネクト装置の自動試験方法

Also Published As

Publication number Publication date
DE69211862D1 (de) 1996-08-08
CA2058796C (en) 2001-10-09
EP0494772B1 (en) 1996-07-03
US5477549A (en) 1995-12-19
DE69211862T2 (de) 1996-11-28
JP3073534B2 (ja) 2000-08-07
EP0494772A2 (en) 1992-07-15
EP0494772A3 (en) 1992-10-14
CA2058796A1 (en) 1992-07-09

Similar Documents

Publication Publication Date Title
US6021128A (en) Asynchronous transfer mode switching system
US5257311A (en) System for monitoring ATM cross-connecting apparatus by inside-apparatus monitoring cell
US5091903A (en) Switching network and switching-network module for an atm system
US6327244B1 (en) Packet handler
JPH04363937A (ja) セルスイッチ結合網およびその試験方法
US5450397A (en) Method for handling redundant switching planes in packet switches and a packet switch for carrying out the method
US6101184A (en) Data switching method and data switching apparatus for efficiently handling scan data in information communication network
JPH04369945A (ja) Ｖｐｉ変換機能検査のための方法および装置、並びに、該装置を具備するａｔｍクロスコネクト装置
WO2000076256A1 (en) Photonic switch using time-slot interchange
JPH06303248A (ja) ループドバスシステム
US6744762B1 (en) Node device, communication network having a plurality of node devices, and control method therefor
US5608719A (en) ATM multiplex transmission system having test equipment
JP3165229B2 (ja) Ａｔｍスイッチの同期化方法およびａｔｍスイッチ
JP2978766B2 (ja) Ａｔｍ交換機システムのループバック方式
JP3137311B2 (ja) Ａｔｍ交換機等の回線対応部の試験方式
KR100228378B1 (ko) 티유12 및 티유11이 혼재된 종속신호를 스위칭하는 전/후단 겸용 시간 스위칭 장치
KR100190290B1 (ko) 동기식 초고속 전송 장치의 타임 스위칭 시스템및 그 제어 방법
JPH02224547A (ja) Ａｔｍ／ｓｔｍハイブリッドスイッチ構成方式
KR100190854B1 (ko) 비동기 전송 방식 멀티캐스트 셀 라우팅 망의 스위칭장치
JP2000183934A (ja) ノード装置およびノード装置を用いたネットワーク
JP3334738B2 (ja) 光周波数ルーチング型時分割ハイウェイスイッチ
JP2853382B2 (ja) 非同期転送モードのためのクロスコネクト通信装置
JPH08204720A (ja) Ａｔｍ交換装置および通話路導通試験方法
JPH11340993A (ja) Ａｔｍセル多重回路
JP2000324131A (ja) Ｕｔｏｐｉａ変換回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 11