JP3165229B2 - Ａｔｍスイッチの同期化方法およびａｔｍスイッチ - Google Patents
Ａｔｍスイッチの同期化方法およびａｔｍスイッチInfo
- Publication number
- JP3165229B2 JP3165229B2 JP12357592A JP12357592A JP3165229B2 JP 3165229 B2 JP3165229 B2 JP 3165229B2 JP 12357592 A JP12357592 A JP 12357592A JP 12357592 A JP12357592 A JP 12357592A JP 3165229 B2 JP3165229 B2 JP 3165229B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- switch
- output
- atm
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、ＡＴＭ(Asynchronous
Transfer Mode:CCITT勧告I.361参照)伝送装置やＡＴＭ
交換機に用いられるＡＴＭスイッチに関し、ＡＴＭで伝
送されたセルを分割して並列に処理する並列処理型のス
イッチにおけるスイッチエレメント間の同期の技術に関
するものである。
Transfer Mode:CCITT勧告I.361参照)伝送装置やＡＴＭ
交換機に用いられるＡＴＭスイッチに関し、ＡＴＭで伝
送されたセルを分割して並列に処理する並列処理型のス
イッチにおけるスイッチエレメント間の同期の技術に関
するものである。
【０００２】
【従来の技術】ＡＴＭで伝送されたセルの交換を行うス
イッチには、通常数百Ｍｂｐｓ以上の高速なスイッチン
グ速度が要求される。
イッチには、通常数百Ｍｂｐｓ以上の高速なスイッチン
グ速度が要求される。
【０００３】このような高速なスイッチング動作を実現
するために、本出願人らは、特願平２−２１５７０３号
「ＡＴＭスイッチ及びその制御方法」において、並列処
理型のスイッチを開示している。
するために、本出願人らは、特願平２−２１５７０３号
「ＡＴＭスイッチ及びその制御方法」において、並列処
理型のスイッチを開示している。
【０００４】この技術によれば、セルを複数のブロック
に分割し、各々の分割されたセルが並列に設置された複
数のスイッチエレメントに入力する。各スイッチエレメ
ントは、同時に同一の動作をすることにより分割された
セルをスイッチング処理する。そして、スイッチング処
理終了後、各スイッチエレメントが分割されたセルを同
時に出力し、元のセルを復元することにより、セルの高
速なスイッチングを実現している。
に分割し、各々の分割されたセルが並列に設置された複
数のスイッチエレメントに入力する。各スイッチエレメ
ントは、同時に同一の動作をすることにより分割された
セルをスイッチング処理する。そして、スイッチング処
理終了後、各スイッチエレメントが分割されたセルを同
時に出力し、元のセルを復元することにより、セルの高
速なスイッチングを実現している。
【０００５】
【発明が解決しようとする課題】ところで、前記特願平
２−２１５７０３号の技術に係る並列処理型のスイッチ
を、より高速化するためには、スイッチエレメント間
で、より正確に同期をとることが必要となる。
２−２１５７０３号の技術に係る並列処理型のスイッチ
を、より高速化するためには、スイッチエレメント間
で、より正確に同期をとることが必要となる。
【０００６】そこで、本発明は、スイッチエレメント間
で、より正確に同期をとることのできる並列処理型のＡ
ＴＭスイッチを提供することを目的とする。
で、より正確に同期をとることのできる並列処理型のＡ
ＴＭスイッチを提供することを目的とする。
【０００７】
【課題を解決するための手段】前記目的達成のために、
本発明は、入力ハイウェイより入力するＡＴＭセルをＭ
個（Ｍは２以上の自然数）のブロックに分割し、分割し
たＭ個のブロックを並列に出力する、入力ハイウェイ毎
に設けられたセル分割部と、セル分割部が並列に出力し
たＭ個のブロックのそれぞれを入力し、入力したブロッ
クを他のスイッチエレメントと同期してスイッチするＭ
個のスイッチエレメントと、Ｍ個のスイッチエレメント
が、自身に対応する出力ハイウェイ方向に出力すべく同
時にスイッチしたＭ個のブロックを結合してセルに復元
し、復元したセルを対応する出力ハイウェイに出力す
る、出力ハイウェイ毎に設けられたセル結合部とを有す
るＡＴＭスイッチにおいて、処理開始に先立ち、前記ス
イッチエレメントの初期化を指示する制御情報を格納し
たＡＴＭセルを生成して、いずれかの入力ハイウェイに
出力し、前記各スイッチエレメントにおいて、入力した
ブロックが前記制御情報を格納したＡＴＭセルを分割し
たブロックか否かを検出し、前記制御情報を格納したＡ
ＴＭセルを分割したブロックを検出した場合に、自スイ
ッチエレメントを初期状態に設定することにより、以後
の前記Ｍ個のスイッチエレメントの同期動作を実現する
ことを特徴とするＡＴＭスイッチの同期化方法を提供す
る。
本発明は、入力ハイウェイより入力するＡＴＭセルをＭ
個（Ｍは２以上の自然数）のブロックに分割し、分割し
たＭ個のブロックを並列に出力する、入力ハイウェイ毎
に設けられたセル分割部と、セル分割部が並列に出力し
たＭ個のブロックのそれぞれを入力し、入力したブロッ
クを他のスイッチエレメントと同期してスイッチするＭ
個のスイッチエレメントと、Ｍ個のスイッチエレメント
が、自身に対応する出力ハイウェイ方向に出力すべく同
時にスイッチしたＭ個のブロックを結合してセルに復元
し、復元したセルを対応する出力ハイウェイに出力す
る、出力ハイウェイ毎に設けられたセル結合部とを有す
るＡＴＭスイッチにおいて、処理開始に先立ち、前記ス
イッチエレメントの初期化を指示する制御情報を格納し
たＡＴＭセルを生成して、いずれかの入力ハイウェイに
出力し、前記各スイッチエレメントにおいて、入力した
ブロックが前記制御情報を格納したＡＴＭセルを分割し
たブロックか否かを検出し、前記制御情報を格納したＡ
ＴＭセルを分割したブロックを検出した場合に、自スイ
ッチエレメントを初期状態に設定することにより、以後
の前記Ｍ個のスイッチエレメントの同期動作を実現する
ことを特徴とするＡＴＭスイッチの同期化方法を提供す
る。
【０００８】また、本発明は、前記目的達成のために、
入力ハイウェイより入力するＡＴＭセルをＭ個（Ｍは２
以上の自然数）のブロックに分割し、分割したＭ個のブ
ロックを並列に出力する、入力ハイウェイ毎に設けられ
たセル分割部と、セル分割部が並列に出力したＭ個のブ
ロックのそれぞれを入力し、入力したブロックを、他の
スイッチエレメントと同期してスイッチするＭ個のスイ
ッチエレメントと、前記Ｍ個のスイッチエレメントが、
自身に対応する出力ハイウェイに出力すべく同時にスイ
ッチしたＭ個のブロックを結合してセルに復元し、復元
したセルを対応する出力ハイウェイに出力する、出力ハ
イウェイ毎に設けられたセル結合部とを有するＡＴＭス
イッチであって、前記スイッチエレメントの初期化を指
示する制御情報を格納したＡＴＭセルを生成して、いず
れかの入力ハイウェイに出力するリセットセル発生手段
を備え、かつ、前記各スイッチエレメントは、入力する
ブロックが前記制御情報を格納したＡＴＭセルを分割し
たブロックか否かを検出するリセットセル検出手段と、
リセットセル検出手段が前記制御情報を格納したＡＴＭ
セルを分割したブロックを検出した場合に、自スイッチ
エレメントを初期状態に設定する初期化手段とを有する
ことを特徴とするＡＴＭスイッチを提供する。
入力ハイウェイより入力するＡＴＭセルをＭ個（Ｍは２
以上の自然数）のブロックに分割し、分割したＭ個のブ
ロックを並列に出力する、入力ハイウェイ毎に設けられ
たセル分割部と、セル分割部が並列に出力したＭ個のブ
ロックのそれぞれを入力し、入力したブロックを、他の
スイッチエレメントと同期してスイッチするＭ個のスイ
ッチエレメントと、前記Ｍ個のスイッチエレメントが、
自身に対応する出力ハイウェイに出力すべく同時にスイ
ッチしたＭ個のブロックを結合してセルに復元し、復元
したセルを対応する出力ハイウェイに出力する、出力ハ
イウェイ毎に設けられたセル結合部とを有するＡＴＭス
イッチであって、前記スイッチエレメントの初期化を指
示する制御情報を格納したＡＴＭセルを生成して、いず
れかの入力ハイウェイに出力するリセットセル発生手段
を備え、かつ、前記各スイッチエレメントは、入力する
ブロックが前記制御情報を格納したＡＴＭセルを分割し
たブロックか否かを検出するリセットセル検出手段と、
リセットセル検出手段が前記制御情報を格納したＡＴＭ
セルを分割したブロックを検出した場合に、自スイッチ
エレメントを初期状態に設定する初期化手段とを有する
ことを特徴とするＡＴＭスイッチを提供する。
【０００９】
【作用】本発明に係るＡＴＭスイッチによれば、リセッ
トセル発生手段は、前記スイッチエレメントの初期化を
指示する制御情報を格納したＡＴＭセルを生成して、い
ずれかの入力ハイウェイに出力する。セル分割部は、入
力ハイウェイより、制御情報を格納したＡＴＭセルが入
力したら、これを通常のＡＴＭセルと同様に、Ｍ個（Ｍ
は２以上の自然数）のブロックに分割し、分割したＭ個
のブロックを並列に出力する。前記各スイッチエレメン
トの初期化手段は、前記制御情報を格納したＡＴＭセル
を分割したブロックを検出した場合には、自スイッチエ
レメントを初期状態に設定する。
トセル発生手段は、前記スイッチエレメントの初期化を
指示する制御情報を格納したＡＴＭセルを生成して、い
ずれかの入力ハイウェイに出力する。セル分割部は、入
力ハイウェイより、制御情報を格納したＡＴＭセルが入
力したら、これを通常のＡＴＭセルと同様に、Ｍ個（Ｍ
は２以上の自然数）のブロックに分割し、分割したＭ個
のブロックを並列に出力する。前記各スイッチエレメン
トの初期化手段は、前記制御情報を格納したＡＴＭセル
を分割したブロックを検出した場合には、自スイッチエ
レメントを初期状態に設定する。
【００１０】すなわち、実際のセルの経路と同じ経路に
スイッチエレメントの初期化を指示する制御情報を格納
したＡＴＭセルを流し込み、これを各スイッチエレメン
トが、各々検出し、各スイッチエレメントの初期化を行
うので、各スイッチエレメント間の同期化動作を正確に
行うことができる。また、初期化およびスイッチエレメ
ント間の同期化のために特別な布線を設ける必要もなく
なる。
スイッチエレメントの初期化を指示する制御情報を格納
したＡＴＭセルを流し込み、これを各スイッチエレメン
トが、各々検出し、各スイッチエレメントの初期化を行
うので、各スイッチエレメント間の同期化動作を正確に
行うことができる。また、初期化およびスイッチエレメ
ント間の同期化のために特別な布線を設ける必要もなく
なる。
【００１１】
【実施例】以下、本発明に係るＡＴＭスイッチの実施例
を説明する。
を説明する。
【００１２】図１に、本実施例に係るＡＴＭスイッチの
構成を示す。
構成を示す。
【００１３】図示するように、本実施例に係るＡＴＭス
イッチは、並列処理型のＡＴＭスイッチであって、Ｎ本
の入力ハイウェイ１−１〜１−Ｎと出力ハイウェイ２−
１〜２−Ｍの間でセルを交換するＡＴＭスイッチであ
る。
イッチは、並列処理型のＡＴＭスイッチであって、Ｎ本
の入力ハイウェイ１−１〜１−Ｎと出力ハイウェイ２−
１〜２−Ｍの間でセルを交換するＡＴＭスイッチであ
る。
【００１４】図中、５−１〜５−Ｍは並列に配置された
Ｍ個のスイッチエレメント、３はリセットセルを発生す
るリセットセル発生部、４−１〜４−Ｍは出力ハイウェ
イに対応して設けられたセル分割部、６−１〜６−Ｎは
セル結合部、７−１〜７−Ｎはセル結合部に対応して設
けられたアドレス検査部である。
Ｍ個のスイッチエレメント、３はリセットセルを発生す
るリセットセル発生部、４−１〜４−Ｍは出力ハイウェ
イに対応して設けられたセル分割部、６−１〜６−Ｎは
セル結合部、７−１〜７−Ｎはセル結合部に対応して設
けられたアドレス検査部である。
【００１５】また、各入力ハイウェイ１−１〜１−Ｎか
らは、相互に同タイミングでセルが入力する。また、リ
セットセル発生部３、各セル分割部４−１〜４−Ｎに
は、入力ハイウェイ上を、セルの先頭が入力するタイミ
ングと同じタイミングのパルス信号であるセルトップ信
号が入力されている。
らは、相互に同タイミングでセルが入力する。また、リ
セットセル発生部３、各セル分割部４−１〜４−Ｎに
は、入力ハイウェイ上を、セルの先頭が入力するタイミ
ングと同じタイミングのパルス信号であるセルトップ信
号が入力されている。
【００１６】セル分割部４−１〜４−Ｍは、セルを分割
し、分割した分割セルにルーチング情報を付加する。ス
イッチングエレメント５−１〜５−Ｍは分割セルのスイ
ッチング処理を行う。セル結合部６−１〜６−Ｎは、分
割セルの結合を行う。アドレス検査部７−１〜７−Ｎ
は、分割セルに付加されているアドレス値が一致してい
るかどうかを検査する。リセットセル発生部３は、スイ
ッチエレメント５−１〜５−Ｍを初期化するリセットセ
ルを発生する。
し、分割した分割セルにルーチング情報を付加する。ス
イッチングエレメント５−１〜５−Ｍは分割セルのスイ
ッチング処理を行う。セル結合部６−１〜６−Ｎは、分
割セルの結合を行う。アドレス検査部７−１〜７−Ｎ
は、分割セルに付加されているアドレス値が一致してい
るかどうかを検査する。リセットセル発生部３は、スイ
ッチエレメント５−１〜５−Ｍを初期化するリセットセ
ルを発生する。
【００１７】さて、各入力ハイウェイから入力するセル
は、スイッチングされる前に、それぞれＭ個のブロック
（以下、「分割セル」という）にセル分割部４−１〜４
−Ｎにおいて分割される。セル分割部４−１〜４−Ｎは
セルトップ信号に同期して処理を行う。また、セル分割
部４−１〜４−Ｎは、セルのヘッダの内容に応じて、各
分割セルに、スイッチングエレメントにおけるスイッチ
ングに必要なルーチング情報を付与する。
は、スイッチングされる前に、それぞれＭ個のブロック
（以下、「分割セル」という）にセル分割部４−１〜４
−Ｎにおいて分割される。セル分割部４−１〜４−Ｎは
セルトップ信号に同期して処理を行う。また、セル分割
部４−１〜４−Ｎは、セルのヘッダの内容に応じて、各
分割セルに、スイッチングエレメントにおけるスイッチ
ングに必要なルーチング情報を付与する。
【００１８】図２に、このル−チング情報の例を示す。
【００１９】図示するように、各セル分割部は、対応す
る入力ハイウェイより入力したセル２００を、それぞ
れ、２３０−１〜２３０−Ｍまでの同じ大きさのＭ個の
分割セルに分割し、分割前のセル２００のヘッダ２１０
の内容に応じて、各分割セル２３０−１〜２３０−Ｍ
に、当該セルがいずれの出力ハイウェイに出力されるべ
きかを指定するル−チング情報２４０−１〜２４０−Ｍ
を付加する。
る入力ハイウェイより入力したセル２００を、それぞ
れ、２３０−１〜２３０−Ｍまでの同じ大きさのＭ個の
分割セルに分割し、分割前のセル２００のヘッダ２１０
の内容に応じて、各分割セル２３０−１〜２３０−Ｍ
に、当該セルがいずれの出力ハイウェイに出力されるべ
きかを指定するル−チング情報２４０−１〜２４０−Ｍ
を付加する。
【００２０】各セル分割部４−１〜４−Ｎでル−チング
情報を付加された分割セルは、セルの入力ビットレ−ト
よりも低いレ−トの分割セルクロックに同期したビット
レ−トに変換され、セル上で、どの位置にあったかに応
じて、スイッチエレメント５−１〜５−Ｍに同時に送ら
れる。すなわち、分割セル２３０−ｋはスイッチエレメ
ント５−ｋに送られ処理される。なお、スイッチエレメ
ント５−１〜５−Ｎへの分割セルの出力は、前記セルト
ップ信号に同期して行われる。セルトップ信号は、分割
セルクロックと共に各スイッチエレメント５−１〜５−
Ｍに送られる。各スイッチエレメント５−１〜５−Ｍに
おけるスイッチング処理は、分割セルごとに並列に、セ
ルトップ信号と分割セルクロックに同期して行われる。
したがい、各スイッチエレメントのスイッチング能力よ
りも大きな速度でセルのスイッチング処理を行うことが
できる。
情報を付加された分割セルは、セルの入力ビットレ−ト
よりも低いレ−トの分割セルクロックに同期したビット
レ−トに変換され、セル上で、どの位置にあったかに応
じて、スイッチエレメント５−１〜５−Ｍに同時に送ら
れる。すなわち、分割セル２３０−ｋはスイッチエレメ
ント５−ｋに送られ処理される。なお、スイッチエレメ
ント５−１〜５−Ｎへの分割セルの出力は、前記セルト
ップ信号に同期して行われる。セルトップ信号は、分割
セルクロックと共に各スイッチエレメント５−１〜５−
Ｍに送られる。各スイッチエレメント５−１〜５−Ｍに
おけるスイッチング処理は、分割セルごとに並列に、セ
ルトップ信号と分割セルクロックに同期して行われる。
したがい、各スイッチエレメントのスイッチング能力よ
りも大きな速度でセルのスイッチング処理を行うことが
できる。
【００２１】ここで、図３に、スイッチエレメント５−
１〜５−Ｍの構成を示す。
１〜５−Ｍの構成を示す。
【００２２】各スイッチエレメントの構成は全て同じで
あるので、スイッチエレメント５−１についてのみ示
す。
あるので、スイッチエレメント５−１についてのみ示
す。
【００２３】図示するように、スイッチエレメント５−
１は、出力バッファ型のスイッチであり、入力ポートか
ら入力された分割セルを多重する多重化部１０、分割セ
ルに付加されているルーチング情報によりセルフルーチ
ングを行うアドレスフィルタ１１−１〜１１−Ｎ、分割
セルを記憶するバッファ１２−１〜１２−Ｎ、各バッフ
ァ１２−１〜１２−Ｎへの分割セルの書き込みおよびセ
ルの読み出しを制御する制御部１３−１〜１３−Ｎ、セ
ル結合部６−１〜６−Ｎに出力するセルにアドレスを付
加するアドレス付加部とを有している。また、後述する
リセットセルを検出するリセットセル検出部１５を有し
ている。
１は、出力バッファ型のスイッチであり、入力ポートか
ら入力された分割セルを多重する多重化部１０、分割セ
ルに付加されているルーチング情報によりセルフルーチ
ングを行うアドレスフィルタ１１−１〜１１−Ｎ、分割
セルを記憶するバッファ１２−１〜１２−Ｎ、各バッフ
ァ１２−１〜１２−Ｎへの分割セルの書き込みおよびセ
ルの読み出しを制御する制御部１３−１〜１３−Ｎ、セ
ル結合部６−１〜６−Ｎに出力するセルにアドレスを付
加するアドレス付加部とを有している。また、後述する
リセットセルを検出するリセットセル検出部１５を有し
ている。
【００２４】アドレスフィルタ１１−１〜１１−Ｎは、
入力する分割セルに付加されたルーチング情報をもと
に、自身の後段に接続されたバッファ１２−１〜１２−
Ｎに、当該分割セルを記憶するかどうかを決定する。同
じセルを構成していた各分割セルは、同等のル−チング
情報を有しているので、各スイッチエレメント５−１〜
５−Ｎにおいて、同じセル結合部に接続するアドレス付
加部に接続するバッファにのみ書き込まれる。各制御部
１３−１〜１３−Ｎは、バッファ内のアドレスを指定し
て、接続するアドレスフィルタから送られた分割セルの
書き込み、および、接続するアドレス付加部への分割セ
ルの読み出しを行う。
入力する分割セルに付加されたルーチング情報をもと
に、自身の後段に接続されたバッファ１２−１〜１２−
Ｎに、当該分割セルを記憶するかどうかを決定する。同
じセルを構成していた各分割セルは、同等のル−チング
情報を有しているので、各スイッチエレメント５−１〜
５−Ｎにおいて、同じセル結合部に接続するアドレス付
加部に接続するバッファにのみ書き込まれる。各制御部
１３−１〜１３−Ｎは、バッファ内のアドレスを指定し
て、接続するアドレスフィルタから送られた分割セルの
書き込み、および、接続するアドレス付加部への分割セ
ルの読み出しを行う。
【００２５】バッファ１２−１〜１２−Ｍから読みださ
れたデータは、アドレス付加部１４−１〜１４−Ｍにお
いて、それまで書き込まれていたバッファのアドレスが
付加された後、セル結合部６−１〜６−Ｎ（図１参照）
に出力される。なお、このアドレスは前記ルーチング情
報内に格納されていた部分に付加するようにする。セル
結合部６−１〜６−Ｎは、セル結合部６−１〜６−Ｎが
分割されたセルを結合し、対応する出力ハイウェイ２−
１〜２−Ｎに出力する。ただし、各アドレス検査部は、
７−１〜７−Ｎは、同じセルに結合されるべき分割セル
に付加されているアドレス値に不一致を監視し、不一致
が検出された場合には、スイッチの誤動作と見なし、た
とえば、当該セルを出力ハイウェイ２−１〜２−Ｎに出
力せずに廃棄するよう対応するセル結合部６−１〜６−
Ｎを制御する等の処理を行う。ただし、不一致を所定回
数以上検出した時点で誤動作と判定するようにしてもよ
い。
れたデータは、アドレス付加部１４−１〜１４−Ｍにお
いて、それまで書き込まれていたバッファのアドレスが
付加された後、セル結合部６−１〜６−Ｎ（図１参照）
に出力される。なお、このアドレスは前記ルーチング情
報内に格納されていた部分に付加するようにする。セル
結合部６−１〜６−Ｎは、セル結合部６−１〜６−Ｎが
分割されたセルを結合し、対応する出力ハイウェイ２−
１〜２−Ｎに出力する。ただし、各アドレス検査部は、
７−１〜７−Ｎは、同じセルに結合されるべき分割セル
に付加されているアドレス値に不一致を監視し、不一致
が検出された場合には、スイッチの誤動作と見なし、た
とえば、当該セルを出力ハイウェイ２−１〜２−Ｎに出
力せずに廃棄するよう対応するセル結合部６−１〜６−
Ｎを制御する等の処理を行う。ただし、不一致を所定回
数以上検出した時点で誤動作と判定するようにしてもよ
い。
【００２６】さて、本実施例に係るスイッチにおいて
は、１つのセルを構成する各分割セルは、並列にセル分
割部よりスイッチエレメント５−１〜５−Ｍに送られ
る。また、各スイッチエレメントは、同一セルを構成し
ていた各分割セルについて同一の動作をする必要があ
る。したがい、各スイッチエレメントが同期した動作を
行うようスイッチエレメント間で同期をとる必要があ
る。
は、１つのセルを構成する各分割セルは、並列にセル分
割部よりスイッチエレメント５−１〜５−Ｍに送られ
る。また、各スイッチエレメントは、同一セルを構成し
ていた各分割セルについて同一の動作をする必要があ
る。したがい、各スイッチエレメントが同期した動作を
行うようスイッチエレメント間で同期をとる必要があ
る。
【００２７】そこで、本実施例においては、スイッチエ
レメントを初期化する役割を持つ制御セルをリセットセ
ルとして、予め定義しておく。そして、電源投入時等、
スイッチング動作を開始する場合には、まず前記リセッ
トセルを、リセットセル発生部３（図１参照）におい
て、セルトップ信号に同期させて発生する。リセットセ
ルは、一般のセルと同様にセル分割部４−１においてＭ
個に分割され、各スイッチエレメントにそれぞれ入力さ
れる。ただし、セル分割部４−１は、リセットセルを分
割した分割セルにはルーチング情報に当該セルがリセッ
トセルを構成する分割セルであることの識別を記して、
それぞれを各スイッチエレメント５−１〜５−Ｍにそれ
ぞれ同時に送る。
レメントを初期化する役割を持つ制御セルをリセットセ
ルとして、予め定義しておく。そして、電源投入時等、
スイッチング動作を開始する場合には、まず前記リセッ
トセルを、リセットセル発生部３（図１参照）におい
て、セルトップ信号に同期させて発生する。リセットセ
ルは、一般のセルと同様にセル分割部４−１においてＭ
個に分割され、各スイッチエレメントにそれぞれ入力さ
れる。ただし、セル分割部４−１は、リセットセルを分
割した分割セルにはルーチング情報に当該セルがリセッ
トセルを構成する分割セルであることの識別を記して、
それぞれを各スイッチエレメント５−１〜５−Ｍにそれ
ぞれ同時に送る。
【００２８】そして、各スイッチエレメント５−１〜５
−Ｍにおいて、リセットセル検出部１５は、リセットセ
ルを構成する分割セルを検出した場合、リセット信号２
３を各制御部１３−１〜１３−Ｎに送る。リセット信号
を受信した各制御部１３−１〜１３−Ｎは、バッファ内
容をクリアし、制御部の内容を予め定めてある初期状態
に設定する。すなわち、制御部１３−１〜１３−Ｎが、
対応するバッファ１２−１〜１２−Ｎに分割セルを書き
込むアドレスの先頭値を全て所定の値にセットする。
−Ｍにおいて、リセットセル検出部１５は、リセットセ
ルを構成する分割セルを検出した場合、リセット信号２
３を各制御部１３−１〜１３−Ｎに送る。リセット信号
を受信した各制御部１３−１〜１３−Ｎは、バッファ内
容をクリアし、制御部の内容を予め定めてある初期状態
に設定する。すなわち、制御部１３−１〜１３−Ｎが、
対応するバッファ１２−１〜１２−Ｎに分割セルを書き
込むアドレスの先頭値を全て所定の値にセットする。
【００２９】このスイッチエレメントにおけるリセット
動作タイミングを図４に示す。
動作タイミングを図４に示す。
【００３０】図中、４００は分割セルクロック、４１０
はセルトップ信号、４２０はリセットセルを分割した分
割セル、４３０はリセットセル検出部１５が出力するリ
セット信号、４４０は制御部が入力する分割セルをバッ
ファに書き込むための書き込みアドレスである。
はセルトップ信号、４２０はリセットセルを分割した分
割セル、４３０はリセットセル検出部１５が出力するリ
セット信号、４４０は制御部が入力する分割セルをバッ
ファに書き込むための書き込みアドレスである。
【００３１】図示するように、リセットセル検出部１５
は、リセットセルを分割した分割セルを検出するとリセ
ット信号をアサ−トする。一方、これを受け取った各制
御部は、次にセルトップ信号が有意になるのを待って、
書き込みアドレスを、あらかじめ定めた所定の値にセッ
トする。以上の動作が各スイッチエレメント５−１〜５
−Ｍにおいて、それぞれ行われる。各スイッチエレメン
ト５−１〜５−Ｍの各制御部がセットする書き込みアド
レスは、全て同じであるので、以降、同セルを構成して
いた分割セルは、各スイッチエレメント５−１〜５−Ｍ
において、バッファの同アドレスに書き込まれることに
なるすなわち、リセットセルを分割した各分割セルは、
全てのスイッチエレメント５−１〜５−Ｍに同時に到着
するため、以上の動作で各スイッチエレメントは同時に
初期状態に設定される。すなわち、全てのスイッチエレ
メントが同期したことになる。
は、リセットセルを分割した分割セルを検出するとリセ
ット信号をアサ−トする。一方、これを受け取った各制
御部は、次にセルトップ信号が有意になるのを待って、
書き込みアドレスを、あらかじめ定めた所定の値にセッ
トする。以上の動作が各スイッチエレメント５−１〜５
−Ｍにおいて、それぞれ行われる。各スイッチエレメン
ト５−１〜５−Ｍの各制御部がセットする書き込みアド
レスは、全て同じであるので、以降、同セルを構成して
いた分割セルは、各スイッチエレメント５−１〜５−Ｍ
において、バッファの同アドレスに書き込まれることに
なるすなわち、リセットセルを分割した各分割セルは、
全てのスイッチエレメント５−１〜５−Ｍに同時に到着
するため、以上の動作で各スイッチエレメントは同時に
初期状態に設定される。すなわち、全てのスイッチエレ
メントが同期したことになる。
【００３２】このように、全てのスイッチエレメントが
同期した後は、一般のセルを並列に処理することが可能
となる。また、全てのスイッチエレメントが同一の動作
をするため、任意のセルを分割してできた分割セルが、
各スイッチエレメントのバッファにおいて記憶されるア
ドレスは一致する。したがい、前述したように、アドレ
ス付加部１４−１〜１４−Ｎで、同じセルを分割した分
割セルに付加されるアドレス値は全て一致し、これをア
ドレス検査部７−１〜７−Ｎでアドレス値の不一致を監
視することにより、スイッチの誤動作を検出することが
できる。
同期した後は、一般のセルを並列に処理することが可能
となる。また、全てのスイッチエレメントが同一の動作
をするため、任意のセルを分割してできた分割セルが、
各スイッチエレメントのバッファにおいて記憶されるア
ドレスは一致する。したがい、前述したように、アドレ
ス付加部１４−１〜１４−Ｎで、同じセルを分割した分
割セルに付加されるアドレス値は全て一致し、これをア
ドレス検査部７−１〜７−Ｎでアドレス値の不一致を監
視することにより、スイッチの誤動作を検出することが
できる。
【００３３】ところで、スイッチの誤動作の検出は、次
のように行ってもよい。
のように行ってもよい。
【００３４】すなわち、各セル分割部４−１〜４−Ｎに
おいて、セルを分割する際に、同じセルを構成していた
分割セルには、全て同一の番号を付加し、スイッチエレ
メントに送る。この番号はセル毎に異らせる。番号の発
生は、所定ビット幅の循環カウンタを入力セル毎にイン
クリメントしていくようにすればよい。また、この番号
は前記ルーチング情報内に格納するようにすればよい。
スイッチエレメントモジュールでは、この番号を分割セ
ルと一緒にバッファ記憶し、分割セルを読み出すときに
は、この番号も同時に読み出し、セル結合部６−１〜７
−Ｎに伝送する。セル結合部では、全ての分割セルの番
号を比較し、不一致の場合は誤動作とみなし、たとえ
ば、このセルを廃棄する等の処理を行う。ただし、非一
を所定回数以上検出した時点で誤動作と判定するように
してもよい。
おいて、セルを分割する際に、同じセルを構成していた
分割セルには、全て同一の番号を付加し、スイッチエレ
メントに送る。この番号はセル毎に異らせる。番号の発
生は、所定ビット幅の循環カウンタを入力セル毎にイン
クリメントしていくようにすればよい。また、この番号
は前記ルーチング情報内に格納するようにすればよい。
スイッチエレメントモジュールでは、この番号を分割セ
ルと一緒にバッファ記憶し、分割セルを読み出すときに
は、この番号も同時に読み出し、セル結合部６−１〜７
−Ｎに伝送する。セル結合部では、全ての分割セルの番
号を比較し、不一致の場合は誤動作とみなし、たとえ
ば、このセルを廃棄する等の処理を行う。ただし、非一
を所定回数以上検出した時点で誤動作と判定するように
してもよい。
【００３５】なお、以上の実施例においては、リセット
セル発生部３においてリセットセルを発生し、１つのセ
ル分割部がこれを分割して、各スイッチエレメントに分
配したが、１つのセル分割部が各スイッチエレメントに
リセットを指示する分割セルを直接作成し各スイッチエ
レメントに、これを分配するようにしてもよい。また、
以上の実施例では、Ｎ本の入力ハイウェイ１−１〜１−
Ｎと出力ハイウェイ２−１〜２−Ｍの間でセルを交換す
るＡＴＭスイッチを例にとり説明したが、入力ハイウェ
イと出力ハイウェイの本数は等しくなくてもよい。ま
た、各スイッチエレメントは同じものであるので、それ
ぞれを１つのＬＳＩとして構成し、これを複数個用いる
のがよい。
セル発生部３においてリセットセルを発生し、１つのセ
ル分割部がこれを分割して、各スイッチエレメントに分
配したが、１つのセル分割部が各スイッチエレメントに
リセットを指示する分割セルを直接作成し各スイッチエ
レメントに、これを分配するようにしてもよい。また、
以上の実施例では、Ｎ本の入力ハイウェイ１−１〜１−
Ｎと出力ハイウェイ２−１〜２−Ｍの間でセルを交換す
るＡＴＭスイッチを例にとり説明したが、入力ハイウェ
イと出力ハイウェイの本数は等しくなくてもよい。ま
た、各スイッチエレメントは同じものであるので、それ
ぞれを１つのＬＳＩとして構成し、これを複数個用いる
のがよい。
【００３６】ところで、各スイッチエレメントの制御部
に、外部より一つのリセット信号を直接分配して与える
ことにより各スイッチエレメント同期させる場合、各ス
イッチエレメントまでの布線が、それぞれ必要になると
共に、それぞれの布線の遅延量の違い等により、必ずし
も正確に各スイッチエレメントを同期させることができ
ない。しかし、以上説明してきたように、本実施例によ
れば、実際のセルのタイミングに同期して、実際のセル
の経路と同じ経路にリセットセルを流し込み、これを検
出し、セルトップ信号に同期して各スイッチエレメント
の初期化を行うので、実際のセルに同期した初期化動作
を、スイッチエレメント間で同期して正確に行うことが
できる。また、特にリセットのための布線も必要としな
い。
に、外部より一つのリセット信号を直接分配して与える
ことにより各スイッチエレメント同期させる場合、各ス
イッチエレメントまでの布線が、それぞれ必要になると
共に、それぞれの布線の遅延量の違い等により、必ずし
も正確に各スイッチエレメントを同期させることができ
ない。しかし、以上説明してきたように、本実施例によ
れば、実際のセルのタイミングに同期して、実際のセル
の経路と同じ経路にリセットセルを流し込み、これを検
出し、セルトップ信号に同期して各スイッチエレメント
の初期化を行うので、実際のセルに同期した初期化動作
を、スイッチエレメント間で同期して正確に行うことが
できる。また、特にリセットのための布線も必要としな
い。
【００３７】
【発明の効果】以上のように、本発明によれば、スイッ
チエレメント間で、より正確に同期をとることのできる
並列処理型のＡＴＭスイッチを提供することができる。
チエレメント間で、より正確に同期をとることのできる
並列処理型のＡＴＭスイッチを提供することができる。
【図１】本発明の実施例に係るＡＴＭスイッチの構成を
示すブロック図である。
示すブロック図である。
【図２】本発明の実施例においてスイッチング処理の対
象となる分割セルを示す説明図である。
象となる分割セルを示す説明図である。
【図３】本発明の実施例に係るスイッチエレメントの構
成を示すブロック図である。
成を示すブロック図である。
【図４】本発明の実施例に係るＡＴＭスイッチの動作を
示すタイミングチャ−トである。
示すタイミングチャ−トである。
１−１、１−２〜１−Ｎ 入力ハイウェイ ２−１、２−２〜２−Ｎ 出力ハイウェイ ３ リセットセル発生部 ４−１、４−２〜４−Ｎ セル分割部 ５−１、５−２〜５−Ｍ スイッチエレメント ６−１、６−２〜６−Ｎ セル結合部 ７−１、７−２〜７−Ｎ アドレス検査部 １１−１、１１−２〜１１−Ｎ アドレスフィルタ １２−１、１２−２〜１２−Ｎ バッファ １３−１、１３−２〜１３−Ｎ 制御部 １４−１、１４−２〜１４−Ｎ アドレス付加部 １５ リセットセル検出部 ２１−１、２１−２〜２１−Ｎ スイッチ入力ポート ２２−１、２２−２〜２２−Ｎ スイッチ出力ポート ２３ リセット命令 ２４−１、２４−２〜２２−Ｎ 書き込みアドレス ２５−１、２５−２〜２５−Ｎ 読み出しアドレス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 芦 賢浩 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所 情報通信事業部内 (72)発明者 中島 隆 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 平４−98937（ＪＰ，Ａ) 特開 平２−233040（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28
Claims (7)
- 【請求項１】入力ハイウェイより入力するＡＴＭ（Asyn
chronous Transfer Mode : CCITT勧告I.361参照）セル
をＭ個（Ｍは２以上の自然数）のブロックに分割し、分
割したＭ個のブロックを並列に出力する、入力ハイウェ
イ毎に設けられたセル分割部と、セル分割部が並列に出
力したＭ個のブロックのそれぞれを入力し、入力したブ
ロックを他のスイッチエレメントと同期してスイッチす
るＭ個のスイッチエレメントと、Ｍ個のスイッチエレメ
ントが、自身に対応する出力ハイウェイ方向に出力すべ
くスイッチしたＭ個のブロックを結合してセルに復元
し、復元したセルを対応する出力ハイウェイに出力す
る、出力ハイウェイ毎に対応して設けられたセル結合部
とを有するＡＴＭスイッチにおいて、 処理開始に先立ち、前記スイッチエレメントの初期化を
指示する制御情報を格納したＡＴＭセルを生成して、い
ずれかの入力ハイウェイに出力し、前記各スイッチエレ
メントにおいて、入力するブロックが前記制御情報を格
納したＡＴＭセルを分割したブロックか否かを検出し、
前記制御情報を格納したＡＴＭセルを分割したブロック
を検出した場合に、自スイッチエレメントを初期状態に
設定することにより、以後の前記Ｍ個のスイッチエレメ
ントの同期動作を実現することを特徴とするＡＴＭスイ
ッチの同期化方法。 - 【請求項２】入力ハイウェイより入力するＡＴＭ（Asyn
chronous Transfer Mode : CCITT勧告I.361参照）セル
をＭ個（Ｍは２以上の自然数）のブロックに分割し、分
割したＭ個のブロックを並列に出力する、入力ハイウェ
イ毎に設けられたセル分割部と、セル分割部が並列に出
力したＭ個のブロックのそれぞれを入力し、入力したブ
ロックを他のスイッチエレメントと同期してスイッチす
るＭ個のスイッチエレメントと、前記Ｍ個のスイッチエ
レメントが、自身に対応する出力ハイウェイに出力すべ
く同時にスイッチしたＭ個のブロックを結合してセルに
復元し、復元したセルを対応する出力ハイウェイに出力
する、出力ハイウェイ毎に対応して設けられたセル結合
部とを有するＡＴＭスイッチであって、 前記スイッチエレメントの初期化を指示する制御情報を
格納したＡＴＭセルを生成して、いずれかの入力ハイウ
ェイに出力するリセットセル発生手段を備え、 かつ、前記各スイッチエレメントは、入力したブロック
が前記制御情報を格納したＡＴＭセルを分割したブロッ
クか否かを検出するリセットセル検出手段と、リセット
セル検出手段が前記制御情報を格納したＡＴＭセルを分
割したブロックを検出した場合に、自スイッチエレメン
トを初期状態に設定する初期化手段とを有することを特
徴とするＡＴＭスイッチ。 - 【請求項３】請求項２記載のＡＴＭスイッチであって、 前記スイッチエレメントは、各出力ハイウェイ毎に対応
して、バッファとアドレスフィルタと制御手段との組を
備え、かつ、前記各アドレスフィルタは、自スイッチエ
レメントに入力するブロックが、対応する出力ハイウェ
イに出力すべきブロックか否かを判定し、前記制御手段
は、組内のアドレスフィルタが、対応する出力ハイウェ
イに出力すべきブロックと判定したブロックを順次、組
内の前記バッファに書き込み、対応する出力ハイウェイ
の混雑状況に応じて組内のバッファに記憶されているブ
ロックを順次読みだして対応する出力ハイウェイ方向に
出力し、前記初期化手段は、リセットセル検出手段が前
記制御情報を格納したＡＴＭセルを分割したブロックを
検出した場合に、各組のバッファの内容と制御部のバッ
ファの書き込みアドレスを初期化することを特徴とする
ＡＴＭスイッチ。 - 【請求項４】請求項３記載のＡＴＭスイッチであって、 さらに、出力ハイウェイ毎に、ＡＴＭスイッチの誤動作
を検出するアドレス検査部を備え、 前記スイッチエレメントは、バッファから読みだして出
力ハイウェイ方向に出力するブロックに、当該ブロック
がバッファに記憶されていたアドレスを特定する情報を
付加するアドレス付加手段を備え、 前記アドレス検査部は、対応する出力ハイウェイに対応
するセル結合部が結合するＭ個のブロックに付加されて
いる情報が示すアドレスの全てが一致しない場合に、Ａ
ＴＭスイッチの誤動作を検出することを特徴とするＡＴ
Ｍスイッチ。 - 【請求項５】請求項３記載のＡＴＭスイッチであって、 さらに、出力ハイウェイ毎に、ＡＴＭスイッチの誤動作
を検出するアドレス検査部を備え、 前記スイッチエレメントは、前記バッファから読みだし
て出力ハイウェイ方向に出力するブロックに、当該ブロ
ックがバッファに記憶されていたアドレスを特定する情
報を付加するアドレス付加手段を備え、 前記アドレス検査部は、対応する出力ハイウェイに対応
するセル結合部が結合するＭ個のブロックに付加されて
いる情報が示すアドレスの全てが一致するか否かを判定
し、不一致を所定回数検出した場合に、ＡＴＭスイッチ
の誤動作を検出することを特徴とするＡＴＭスイッチ。 - 【請求項６】請求項２記載のＡＴＭスイッチであって、 さらに、出力ハイウェイ毎に、ＡＴＭスイッチの誤動作
を検出するアドレス検査部を備え、 前記セル分割部は、セルを分割したＭ個のブロックに、
当該ブロックが構成していたセルを識別可能な情報を付
加し、 前記アドレス検査部は、対応する出力ハイウェイに対応
するセル結合部が結合するＭ個のブロックに付加されて
いる情報が示すセルの全てが一致しない場合に、ＡＴＭ
スイッチの誤動作を検出することを特徴とするＡＴＭス
イッチ。 - 【請求項７】入力ハイウェイより入力するＡＴＭ（Asyn
chronous Transfer Mode : CCITT勧告I.361参照）セル
をＭ個（Ｍは２以上の自然数）のブロックに分割し、分
割したＭ個のブロックを並列に出力する、入力ハイウェ
イ毎に設けられたセル分割部と、セル分割部が並列に出
力したＭ個のブロックのそれぞれを入力し、入力したブ
ロックを、他のスイッチエレメントと同期してスイッチ
するＭ個のスイッチエレメントと、前記Ｍ個のスイッチ
エレメントが、自身に対応する出力ハイウェイに出力す
べく同時にスイッチしたＭ個のブロックを結合してセル
に復元し、復元したセルを対応する出力ハイウェイに出
力する、出力ハイウェイ毎に設けられたセル結合部とを
有するＡＴＭスイッチであって、 前記各セル分割部は、前記スイッチエレメントの初期化
を指示する制御情報を格納した、前記セルを分割したブ
ロックと同形式のブロックを生成して、全ての前記スイ
ッチエレメントに同時に出力し、 前記各スイッチエレメントは、入力するブロックが前記
制御情報を格納したブロックか否かを検出するリセット
セル検出手段と、リセットセル検出手段が前記制御情報
を格納したＡＴＭセルを分割したブロックを検出した場
合に、自スイッチエレメントを初期状態に設定する初期
化手段とを有することを特徴とするＡＴＭスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12357592A JP3165229B2 (ja) | 1992-05-15 | 1992-05-15 | Ａｔｍスイッチの同期化方法およびａｔｍスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12357592A JP3165229B2 (ja) | 1992-05-15 | 1992-05-15 | Ａｔｍスイッチの同期化方法およびａｔｍスイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327777A JPH05327777A (ja) | 1993-12-10 |
| JP3165229B2 true JP3165229B2 (ja) | 2001-05-14 |
Family
ID=14863979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12357592A Expired - Fee Related JP3165229B2 (ja) | 1992-05-15 | 1992-05-15 | Ａｔｍスイッチの同期化方法およびａｔｍスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3165229B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6473433B1 (en) * | 2000-06-30 | 2002-10-29 | Marconi Communications, Inc. | Queue resynch: synchronous real-time upgrade of a distributed switching system |
| US7082127B1 (en) * | 2000-07-28 | 2006-07-25 | Marconi Intellectual Property (Ringfence), Inc. | Synchronous dynamic register updating across a distributed system |
| US7106692B1 (en) * | 2000-10-04 | 2006-09-12 | Ericsson Ab | APS/port mirroring |
| JP4786522B2 (ja) * | 2006-12-25 | 2011-10-05 | 富士通株式会社 | パケット中継方法及び装置 |
| JP4802131B2 (ja) * | 2007-03-20 | 2011-10-26 | 富士通株式会社 | パケット通信装置およびパケット通信方法 |
| JP5028316B2 (ja) | 2008-04-02 | 2012-09-19 | アラクサラネットワークス株式会社 | セル分散型スイッチファブリック |
-
1992
- 1992-05-15 JP JP12357592A patent/JP3165229B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05327777A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100324092B1 (ko) | 통신네크워크및이통신네트워크의이용방법 | |
| EP1500239B1 (en) | Method and arrangement for local synchronization in master-slave distributed communication systems | |
| JP3214490B2 (ja) | パケット交換ネットワーク | |
| US5307343A (en) | Basic element for the connection network of a fast packet switching node | |
| US7082504B2 (en) | Method and apparatus for asynchronous read control | |
| US6356557B1 (en) | Hot insertable UTOPIA interface with automatic protection switching for backplane applications | |
| JPH0856231A (ja) | パケット交換機およびその拡張モジュール | |
| US6754174B1 (en) | Interface for communications among network elements | |
| JP3165229B2 (ja) | Ａｔｍスイッチの同期化方法およびａｔｍスイッチ | |
| US6775294B2 (en) | Time slot assigner for communication system | |
| JP3073534B2 (ja) | セルスイッチ結合網およびその試験方法 | |
| US6633573B1 (en) | Method and apparatus for generating massive interrupts in random access memory (RAM) | |
| US7054324B1 (en) | Interface transmitter for communications among network elements | |
| JP2967748B2 (ja) | Ａｔｍセル同期回路 | |
| KR100941569B1 (ko) | 프로세싱 시스템 및 프로세싱 시스템 사용 방법 및 장치 | |
| JP2000032575A (ja) | Ｔｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置及びその方法 | |
| JP4438276B2 (ja) | データ転送装置 | |
| JPH01270431A (ja) | 高速パケット交換スイッチ | |
| JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
| US6865148B1 (en) | Method for routing network switching information | |
| JPH08149137A (ja) | Ｓｔｍ−ａｔｍ変換装置 | |
| JPH09162890A (ja) | 非同期転送モード交換機 | |
| KR0161756B1 (ko) | 다중화기를 이용한 셀 발생 장치 | |
| JP2972683B2 (ja) | ヘッダ変換回路およびセル分配方法 | |
| JPH0783339B2 (ja) | 多重同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |