JP2853382B2 - 非同期転送モードのためのクロスコネクト通信装置 - Google Patents
非同期転送モードのためのクロスコネクト通信装置Info
- Publication number
- JP2853382B2 JP2853382B2 JP18964591A JP18964591A JP2853382B2 JP 2853382 B2 JP2853382 B2 JP 2853382B2 JP 18964591 A JP18964591 A JP 18964591A JP 18964591 A JP18964591 A JP 18964591A JP 2853382 B2 JP2853382 B2 JP 2853382B2
- Authority
- JP
- Japan
- Prior art keywords
- identifier
- broadcast
- data
- cell
- information area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】この発明は非同期転送モード（Ａ
ＴＭ：Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ
Ｍｏｄｅ）のためのクロスコネクト通信装置に関し、特
に同報（ブロードキャスト）機能を有するクロスコネク
ト通信装置に関する。
ＴＭ：Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ
Ｍｏｄｅ）のためのクロスコネクト通信装置に関し、特
に同報（ブロードキャスト）機能を有するクロスコネク
ト通信装置に関する。
【０００２】
【従来の技術】通信網において音声，データ及び画像情
報を伝送（転送）するために、回線モード及びパケット
モードが一般的に使用されている。回線モードはタイム
スロットを周期的に配置する時分割多重を採用し、情報
の有無に拘わりなく一定速度の回線（チャネル）を呼に
専有させる。このため、伝送速度が網設備で固定される
だけではなく、網資源の使用効率の低下を免れない。こ
れらの問題は高速広帯域通信網、特に広帯域ＩＳＤＮに
おける通信のようにどのような速度が要求されるかが不
明な場合、その影響は大きく、速度に依存しない転送モ
ードが必要となる。一方、パケットモードはヘッダ情報
によるパケット多重化を採用し、情報の発生に応じてパ
ケットを送出するため、任意の伝送速度に適応できる。
しかしながら、パケットモードでは複雑なプロトコルが
必要であり、その実行のためのソフトウェア処理が伝送
速度を高めることを妨げる。動画像情報をリアルタイム
で伝送する場合などにこの問題が制約条件となる。
報を伝送（転送）するために、回線モード及びパケット
モードが一般的に使用されている。回線モードはタイム
スロットを周期的に配置する時分割多重を採用し、情報
の有無に拘わりなく一定速度の回線（チャネル）を呼に
専有させる。このため、伝送速度が網設備で固定される
だけではなく、網資源の使用効率の低下を免れない。こ
れらの問題は高速広帯域通信網、特に広帯域ＩＳＤＮに
おける通信のようにどのような速度が要求されるかが不
明な場合、その影響は大きく、速度に依存しない転送モ
ードが必要となる。一方、パケットモードはヘッダ情報
によるパケット多重化を採用し、情報の発生に応じてパ
ケットを送出するため、任意の伝送速度に適応できる。
しかしながら、パケットモードでは複雑なプロトコルが
必要であり、その実行のためのソフトウェア処理が伝送
速度を高めることを妨げる。動画像情報をリアルタイム
で伝送する場合などにこの問題が制約条件となる。
【０００３】回線モード及びパケットモードの上述した
問題を解消し、ＬＡＮや広帯域ＩＳＤＮなどの高速広帯
域通信網の構築を可能にするための転送モードとしてＡ
ＴＭが近年注目され、実用化のための研究及び開発が推
進されている。ＡＴＭはマルチメディア情報をセルと呼
ぶ固定長の短いブロック（ＣＣＩＴＴ勧告Ｉ．１５０及
びＩ．３６１ではヘッダ長５バイト（４０ビット）及び
情報領域長４８バイト（３８４ビット））に分割して伝
送及び交換する技術である。ヘッダ情報によるセル多重
を採用するＡＴＭは、たとえば１５６Ｍｂｐｓの高速リ
ンクを１つ用意するならば、伝送速度をダイナミックに
変えることができる。また、ＡＴＭではヘッダ情報に基
づいてセルを振り分けるセルフルーティングスイッチを
設けることにより、このスイッチ制御処理にプロセッサ
が直接関与しない。したがって、ＡＴＭはリアルタイム
伝送を要求する音声及び画像情報を含むマルチメディア
情報を高速に転送することができる。
問題を解消し、ＬＡＮや広帯域ＩＳＤＮなどの高速広帯
域通信網の構築を可能にするための転送モードとしてＡ
ＴＭが近年注目され、実用化のための研究及び開発が推
進されている。ＡＴＭはマルチメディア情報をセルと呼
ぶ固定長の短いブロック（ＣＣＩＴＴ勧告Ｉ．１５０及
びＩ．３６１ではヘッダ長５バイト（４０ビット）及び
情報領域長４８バイト（３８４ビット））に分割して伝
送及び交換する技術である。ヘッダ情報によるセル多重
を採用するＡＴＭは、たとえば１５６Ｍｂｐｓの高速リ
ンクを１つ用意するならば、伝送速度をダイナミックに
変えることができる。また、ＡＴＭではヘッダ情報に基
づいてセルを振り分けるセルフルーティングスイッチを
設けることにより、このスイッチ制御処理にプロセッサ
が直接関与しない。したがって、ＡＴＭはリアルタイム
伝送を要求する音声及び画像情報を含むマルチメディア
情報を高速に転送することができる。
【０００４】
【発明が解決しようとする課題】網資源の有効利用を図
りながらマルチメディア情報の高速転送を可能にするＡ
ＴＭを採用して高速広帯域通信網を構築する場合、特に
画像情報のアプリケーションを考えると、ブロードキャ
スト機能すなわち同報機能が必須となる。この通信網を
構成する通信局または通信ノードの各各はセルを目的対
地へルーティングするためのクロスコネクトスイッチと
してセルフルーティングスイッチを備えるが、これまで
にセルフルーティングスイッチはＢＡＮＹＡＮ形及び出
力バッファ形など種々の形態で提案されている（Ｈ．Ｓ
ｕｚｕｋｉ，ｅｔ．ａｌ．，“Ｏｕｔｐｕｔ−ｂｕｆｆ
ｅｒ Ｓｗｉｔｃｈ Ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏ
ｒＡｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏ
ｄｅ”，ＩＣＣ８９，ｐｐ．９９−１０３，Ｊｕｎｅ
１９８９）。したがって、ノードにどのような形態のセ
ルフルーティングスイッチが設けられていても適応でき
るブロードキャスト機能構成回路を必要とする。
りながらマルチメディア情報の高速転送を可能にするＡ
ＴＭを採用して高速広帯域通信網を構築する場合、特に
画像情報のアプリケーションを考えると、ブロードキャ
スト機能すなわち同報機能が必須となる。この通信網を
構成する通信局または通信ノードの各各はセルを目的対
地へルーティングするためのクロスコネクトスイッチと
してセルフルーティングスイッチを備えるが、これまで
にセルフルーティングスイッチはＢＡＮＹＡＮ形及び出
力バッファ形など種々の形態で提案されている（Ｈ．Ｓ
ｕｚｕｋｉ，ｅｔ．ａｌ．，“Ｏｕｔｐｕｔ−ｂｕｆｆ
ｅｒ Ｓｗｉｔｃｈ Ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏ
ｒＡｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏ
ｄｅ”，ＩＣＣ８９，ｐｐ．９９−１０３，Ｊｕｎｅ
１９８９）。したがって、ノードにどのような形態のセ
ルフルーティングスイッチが設けられていても適応でき
るブロードキャスト機能構成回路を必要とする。
【０００５】この発明の目的はどのような形態のセルフ
ルーティングスイッチにも適応し得るブロードキャスト
機能を備えるクロスコネクト通信装置を提供することに
ある。
ルーティングスイッチにも適応し得るブロードキャスト
機能を備えるクロスコネクト通信装置を提供することに
ある。
【０００６】この発明の他の目的は複数のセルのうち有
効なセルだけを選択して転送する有効セル選択機能を備
えるクロスコネクト通信装置を提供することにある。
効なセルだけを選択して転送する有効セル選択機能を備
えるクロスコネクト通信装置を提供することにある。
【０００７】この発明のさらに他の目的はブロードキャ
スト機能及び有効セル選択機能をともに備えるクロスコ
ネクト通信装置を提供することにある。
スト機能及び有効セル選択機能をともに備えるクロスコ
ネクト通信装置を提供することにある。
【０００８】
【課題を解決するための手段】この発明のクロスコネク
ト通信装置は、各各複数ビットのヘッダ及び情報領域を
含む予め定めたビット数のＡＴＭセルから前記ヘッダに
含まれ前記ＡＴＭセルの宛先を示す第１の識別子と前記
ヘッダに含まれブロードキャストの要否を第１の状態及
び第２の状態で各各示す２進符号のブロードキャスト識
別子と前記第１の識別子及び前記ブロードキャスト識別
子以外のヘッダ情報を伴う前記情報領域のデータとを互
いに分離する第１の手段と；前記ブロードキャスト識別
子が前記第１の状態であるとき前記第１の識別子に基づ
く指定位置にブロードキャストすべき通信ノード数及び
ブロードキャストすべき新たな宛先を求めるための仮り
の第２の識別子を予め格納し、前記ブロードキャスト識
別子が前記第２の状態であるとき前記第１の識別子に基
づく指定位置に新たな第３の識別子を予め格納している
第２の手段と；前記第２の手段に格納された前記通信ノ
ード数に対応するカウント値を出力する第３の手段と；
前記第２の手段からの前記第２の識別子及び前記第２の
手段からの前記カウント値に基づく指定位置にブロード
キャストすべき宛先に対応する新たな第４の識別子を連
続して予め格納している第４の手段と；前記情報領域の
前記データと前記第４の手段からの前記第４の識別子と
によりブロードキャストすべきセルを組立てる第５の手
段と；前記情報領域の前記データと前記第２の手段から
の前記第３の識別子とによりブロードキャスト不要のセ
ルを組立てる第６の手段と；前記第５の手段及び前記第
６の手段からの前記ブロードキャストすべきセル及び前
記ブロードキャスト不要のセルをセルフルーティングス
イッチに対して選択的に出力する第７の手段とを備え
る。
ト通信装置は、各各複数ビットのヘッダ及び情報領域を
含む予め定めたビット数のＡＴＭセルから前記ヘッダに
含まれ前記ＡＴＭセルの宛先を示す第１の識別子と前記
ヘッダに含まれブロードキャストの要否を第１の状態及
び第２の状態で各各示す２進符号のブロードキャスト識
別子と前記第１の識別子及び前記ブロードキャスト識別
子以外のヘッダ情報を伴う前記情報領域のデータとを互
いに分離する第１の手段と；前記ブロードキャスト識別
子が前記第１の状態であるとき前記第１の識別子に基づ
く指定位置にブロードキャストすべき通信ノード数及び
ブロードキャストすべき新たな宛先を求めるための仮り
の第２の識別子を予め格納し、前記ブロードキャスト識
別子が前記第２の状態であるとき前記第１の識別子に基
づく指定位置に新たな第３の識別子を予め格納している
第２の手段と；前記第２の手段に格納された前記通信ノ
ード数に対応するカウント値を出力する第３の手段と；
前記第２の手段からの前記第２の識別子及び前記第２の
手段からの前記カウント値に基づく指定位置にブロード
キャストすべき宛先に対応する新たな第４の識別子を連
続して予め格納している第４の手段と；前記情報領域の
前記データと前記第４の手段からの前記第４の識別子と
によりブロードキャストすべきセルを組立てる第５の手
段と；前記情報領域の前記データと前記第２の手段から
の前記第３の識別子とによりブロードキャスト不要のセ
ルを組立てる第６の手段と；前記第５の手段及び前記第
６の手段からの前記ブロードキャストすべきセル及び前
記ブロードキャスト不要のセルをセルフルーティングス
イッチに対して選択的に出力する第７の手段とを備え
る。
【０００９】この発明のクロスコネクト通信装置は、各
各複数ビットのヘッダ及び情報領域を含む予め定めたビ
ット数のＡＴＭセルから前記ヘッダに含まれ前記ＡＴＭ
セルの宛先を示す第１の識別子と前記第１の識別子以外
のヘッダ情報を伴う前記情報領域のデータとを互いに分
離する第１の手段と；前記第１の手段からの前記情報領
域の前記データより前記情報領域の有効及び無効を示し
前記情報領域に含まれる２進符号のステータス識別子を
分離する第２の手段と；前記ステータス識別子が前記有
効を示すとき前記第１の識別子に基づく指定位置に新た
な第２の識別子を予め格納し、前記ステータス識別子が
前記無効を示すとき前記第１の識別子に基づく指定位置
に空きセル組立てのための第１のデータを予め格納して
いる第３の手段と；前記ステータス識別子が前記有効を
示すとき前記ステータス識別子以外の前記第２の手段か
らの前記情報領域の前記データを出力し、前記ステータ
ス識別子が前記無効を示すとき空きセル組立てのための
第２のデータを出力する第４の手段と；前記第３の手段
からの前記第２の識別子と前記第４の手段からの前記情
報領域の前記データとにより組立てた有効なセル及び前
記第３の手段からの前記第１のデータと前記第４の手段
からの前記第２のデータとにより組立てた空きセルを各
各セルフルーティングスイッチに出力する第５の手段と
を備える。
各複数ビットのヘッダ及び情報領域を含む予め定めたビ
ット数のＡＴＭセルから前記ヘッダに含まれ前記ＡＴＭ
セルの宛先を示す第１の識別子と前記第１の識別子以外
のヘッダ情報を伴う前記情報領域のデータとを互いに分
離する第１の手段と；前記第１の手段からの前記情報領
域の前記データより前記情報領域の有効及び無効を示し
前記情報領域に含まれる２進符号のステータス識別子を
分離する第２の手段と；前記ステータス識別子が前記有
効を示すとき前記第１の識別子に基づく指定位置に新た
な第２の識別子を予め格納し、前記ステータス識別子が
前記無効を示すとき前記第１の識別子に基づく指定位置
に空きセル組立てのための第１のデータを予め格納して
いる第３の手段と；前記ステータス識別子が前記有効を
示すとき前記ステータス識別子以外の前記第２の手段か
らの前記情報領域の前記データを出力し、前記ステータ
ス識別子が前記無効を示すとき空きセル組立てのための
第２のデータを出力する第４の手段と；前記第３の手段
からの前記第２の識別子と前記第４の手段からの前記情
報領域の前記データとにより組立てた有効なセル及び前
記第３の手段からの前記第１のデータと前記第４の手段
からの前記第２のデータとにより組立てた空きセルを各
各セルフルーティングスイッチに出力する第５の手段と
を備える。
【００１０】この発明のクロスコネクト通信装置は、各
各複数ビットのヘッダ及び情報領域を含む予め定めたビ
ット数のＡＴＭセルから前記ヘッダに含まれ前記ＡＴＭ
セルの宛先を示す第１の識別子と前記ヘッダに含まれブ
ロードキャストの要否を第１の状態及び第２の状態で各
各示す２進符号のブロードキャスト識別子と前記第１の
識別子及び前記ブロードキャスト識別子以外のヘッダ情
報を伴う前記情報領域のデータとを互いに分離する第１
の手段と；前記ブロードキャスト識別子が前記第１の状
態であるとき前記第１の識別子に基づく指定位置にブロ
ードキャストすべき通信ノード数及びブロードキャスト
すべき新たな宛先を求めるための仮りの第２の識別子を
予め格納し、前記ブロードキャスト識別子が前記第２の
状態であるとき前記第１の識別子に基づく指定位置に新
たな第３の識別子を予め格納している第２の手段と；前
記第２の手段に格納された前記通信ノード数に対応する
カウント値を出力する第３の手段と；前記第２の手段か
らの前記第２の識別子及び前記第３の手段からの前記カ
ウント値に基づく指定位置にブロードキャストすべき宛
先に対応する新たな第４の識別子を連続して予め格納し
ている第４の手段と；前記情報領域の前記第１のデータ
と前記第４の手段からの前記第４の識別子とによりブロ
ードキャストすべきセルを組立てる第５の手段と；前記
情報領域の前記第１のデータと前記第２の手段からの前
記第３の識別子とによりブロードキャスト不要のセルを
組立てる第６の手段と；前記第５の手段及び前記第６の
手段からの前記ブロードキャストすべきセル及び前記ブ
ロードキャスト不要のセルをセルフルーティングスイッ
チに対して選択的に出力する第７の手段と；前記ＡＴＭ
セルから前記ヘッダに含まれ前記ＡＴＭセルの宛先を示
す第５の識別子と前記第５の識別子以外のヘッダ情報を
伴う前記情報領域の第２のデータとを互いに分離する第
８の手段と；前記第８の手段からの前記情報領域の前記
第２のデータより前記情報領域の有効及び無効を示し前
記情報領域に含まれる２進符号のステータス識別子を分
離する第９の手段と；前記ステータス識別子が前記有効
を示すとき前記第５の識別子に基づく指定位置に新たな
第６の識別子を予め格納し、前記ステータス識別子が前
記無効を示すとき前記第５の識別子に基づく指定位置に
空きセル組立てのための第１のデータを予め格納してい
る第１０の手段と；前記ステータス識別子が前記有効を
示すとき前記ステータス識別子以外の前記第９の手段か
らの前記情報領域の前記第２のデータを出力し、前記ス
テータス識別子が前記無効を示すとき空きセル組立ての
ための第２のデータを出力する第１１の手段と；前記第
１０の手段からの前記第６の識別子と前記第１１の手段
からの前記情報領域の前記第２のデータとにより組立て
た有効なセル及び前記第１０の手段からの前記空きセル
組立てのための第１のデータと前記第１１の手段からの
前記空きセル組立てのための第２のデータとにより組立
てた空きセルを各各前記セルフルーティングスイッチに
出力する第１２の手段とを備える。
各複数ビットのヘッダ及び情報領域を含む予め定めたビ
ット数のＡＴＭセルから前記ヘッダに含まれ前記ＡＴＭ
セルの宛先を示す第１の識別子と前記ヘッダに含まれブ
ロードキャストの要否を第１の状態及び第２の状態で各
各示す２進符号のブロードキャスト識別子と前記第１の
識別子及び前記ブロードキャスト識別子以外のヘッダ情
報を伴う前記情報領域のデータとを互いに分離する第１
の手段と；前記ブロードキャスト識別子が前記第１の状
態であるとき前記第１の識別子に基づく指定位置にブロ
ードキャストすべき通信ノード数及びブロードキャスト
すべき新たな宛先を求めるための仮りの第２の識別子を
予め格納し、前記ブロードキャスト識別子が前記第２の
状態であるとき前記第１の識別子に基づく指定位置に新
たな第３の識別子を予め格納している第２の手段と；前
記第２の手段に格納された前記通信ノード数に対応する
カウント値を出力する第３の手段と；前記第２の手段か
らの前記第２の識別子及び前記第３の手段からの前記カ
ウント値に基づく指定位置にブロードキャストすべき宛
先に対応する新たな第４の識別子を連続して予め格納し
ている第４の手段と；前記情報領域の前記第１のデータ
と前記第４の手段からの前記第４の識別子とによりブロ
ードキャストすべきセルを組立てる第５の手段と；前記
情報領域の前記第１のデータと前記第２の手段からの前
記第３の識別子とによりブロードキャスト不要のセルを
組立てる第６の手段と；前記第５の手段及び前記第６の
手段からの前記ブロードキャストすべきセル及び前記ブ
ロードキャスト不要のセルをセルフルーティングスイッ
チに対して選択的に出力する第７の手段と；前記ＡＴＭ
セルから前記ヘッダに含まれ前記ＡＴＭセルの宛先を示
す第５の識別子と前記第５の識別子以外のヘッダ情報を
伴う前記情報領域の第２のデータとを互いに分離する第
８の手段と；前記第８の手段からの前記情報領域の前記
第２のデータより前記情報領域の有効及び無効を示し前
記情報領域に含まれる２進符号のステータス識別子を分
離する第９の手段と；前記ステータス識別子が前記有効
を示すとき前記第５の識別子に基づく指定位置に新たな
第６の識別子を予め格納し、前記ステータス識別子が前
記無効を示すとき前記第５の識別子に基づく指定位置に
空きセル組立てのための第１のデータを予め格納してい
る第１０の手段と；前記ステータス識別子が前記有効を
示すとき前記ステータス識別子以外の前記第９の手段か
らの前記情報領域の前記第２のデータを出力し、前記ス
テータス識別子が前記無効を示すとき空きセル組立ての
ための第２のデータを出力する第１１の手段と；前記第
１０の手段からの前記第６の識別子と前記第１１の手段
からの前記情報領域の前記第２のデータとにより組立て
た有効なセル及び前記第１０の手段からの前記空きセル
組立てのための第１のデータと前記第１１の手段からの
前記空きセル組立てのための第２のデータとにより組立
てた空きセルを各各前記セルフルーティングスイッチに
出力する第１２の手段とを備える。
【００１１】この発明のクロスコネクト通信装置は、各
各複数ビットのヘッダ及び情報領域を含む予め定めたビ
ット数のＡＴＭセルから前記ヘッダに含まれ前記ＡＴＭ
セルの宛先を示す第１の識別子と前記ヘッダに含まれブ
ロードキャストの要否を第１の状態及び第２の状態で各
各示す２進符号のブロードキャスト識別子と前記第１の
識別子及び前記ブロードキャスト識別子以外のヘッダ情
報を伴う前記情報領域のデータとを互いに分離する第１
の手段と；前記ブロードキャスト識別子が前記第１の状
態であるとき前記第１の識別子に基づく指定位置にブロ
ードキャストすべき通信ノード数及びブロードキャスト
すべき新たな宛先を求めるための仮りの第２の識別子を
予め格納し、前記ブロードキャスト識別子が前記第２の
状態であるとき前記第１の識別子に基づく指定位置に新
たな第３の識別子及び第１の制御データを予め格納して
いる第２の手段と；前記第２の手段に格納された前記通
信ノード数に対応するカウント値を出力する第３の手段
と；前記第２の手段からの前記第２の識別子及び前記第
３の手段からの前記カウント値に基づく指定位置にブロ
ードキャストすべき宛先に対応する新たな第４の識別子
を連続して予め格納している第４の手段と；前記第２の
手段から前記第３の識別子とともに前記第１の制御デー
タが入力されたとき前記情報領域の前記データ及び前記
第３の識別子をそれぞれ通過させる第５の手段と；前記
情報領域の前記データと前記第４の手段からの前記第４
の識別子とによりブロードキャストすべきセルを組立て
る第６の手段と；前記第５の手段からの前記情報領域の
前記データと前記第５の手段からの前記第３の識別子と
によりブロードキャスト不要のセルを組立てる第７の手
段と；前記第６の手段及び前記第７の手段からの前記ブ
ロードキャストすべきセル及び前記ブロードキャスト不
要のセルをセルフルーティングスイッチに対して選択的
に出力する第８の手段とを備え；前記第１の手段は前記
ブロードキャスト識別子に代えて前記情報領域の有効及
び無効を示す２進符号のステータス識別子を分離でき、
前記第２の手段はさらに前記ステータス識別子が前記有
効を示すとき前記第１の識別子に基づく指定位置に前記
第２の識別子及び前記第１の制御データを予め格納さ
れ、かつ前記ステータス識別子が前記無効を示すとき前
記第１の識別子に基づく指定位置に前記第２の識別子及
び第２の制御データを予め格納され、前記第５の手段は
前記第２の手段から前記第２の識別子とともに前記第１
の制御データが入力されたとき前記情報領域の前記デー
タ及び前記第２の識別子を各各通過させ、かつ前記第２
の手段から前記第２の識別子とともに前記第２の制御デ
ータが入力されたとき前記情報領域の前記データ及び前
記第２の識別子を空きセル組立てのためのデータに変換
し、前記第７の手段は前記第５の手段からの前記情報領
域の前記データと前記第２の識別子とにより有効なセル
を組立て、かつ前記第５の手段からの前記空きセル組立
てのためのデータにより空きセルを組立て、前記第８の
手段は前記有効セル及び前記空きセルを各各セルフルー
ティングスイッチに出力する。
各複数ビットのヘッダ及び情報領域を含む予め定めたビ
ット数のＡＴＭセルから前記ヘッダに含まれ前記ＡＴＭ
セルの宛先を示す第１の識別子と前記ヘッダに含まれブ
ロードキャストの要否を第１の状態及び第２の状態で各
各示す２進符号のブロードキャスト識別子と前記第１の
識別子及び前記ブロードキャスト識別子以外のヘッダ情
報を伴う前記情報領域のデータとを互いに分離する第１
の手段と；前記ブロードキャスト識別子が前記第１の状
態であるとき前記第１の識別子に基づく指定位置にブロ
ードキャストすべき通信ノード数及びブロードキャスト
すべき新たな宛先を求めるための仮りの第２の識別子を
予め格納し、前記ブロードキャスト識別子が前記第２の
状態であるとき前記第１の識別子に基づく指定位置に新
たな第３の識別子及び第１の制御データを予め格納して
いる第２の手段と；前記第２の手段に格納された前記通
信ノード数に対応するカウント値を出力する第３の手段
と；前記第２の手段からの前記第２の識別子及び前記第
３の手段からの前記カウント値に基づく指定位置にブロ
ードキャストすべき宛先に対応する新たな第４の識別子
を連続して予め格納している第４の手段と；前記第２の
手段から前記第３の識別子とともに前記第１の制御デー
タが入力されたとき前記情報領域の前記データ及び前記
第３の識別子をそれぞれ通過させる第５の手段と；前記
情報領域の前記データと前記第４の手段からの前記第４
の識別子とによりブロードキャストすべきセルを組立て
る第６の手段と；前記第５の手段からの前記情報領域の
前記データと前記第５の手段からの前記第３の識別子と
によりブロードキャスト不要のセルを組立てる第７の手
段と；前記第６の手段及び前記第７の手段からの前記ブ
ロードキャストすべきセル及び前記ブロードキャスト不
要のセルをセルフルーティングスイッチに対して選択的
に出力する第８の手段とを備え；前記第１の手段は前記
ブロードキャスト識別子に代えて前記情報領域の有効及
び無効を示す２進符号のステータス識別子を分離でき、
前記第２の手段はさらに前記ステータス識別子が前記有
効を示すとき前記第１の識別子に基づく指定位置に前記
第２の識別子及び前記第１の制御データを予め格納さ
れ、かつ前記ステータス識別子が前記無効を示すとき前
記第１の識別子に基づく指定位置に前記第２の識別子及
び第２の制御データを予め格納され、前記第５の手段は
前記第２の手段から前記第２の識別子とともに前記第１
の制御データが入力されたとき前記情報領域の前記デー
タ及び前記第２の識別子を各各通過させ、かつ前記第２
の手段から前記第２の識別子とともに前記第２の制御デ
ータが入力されたとき前記情報領域の前記データ及び前
記第２の識別子を空きセル組立てのためのデータに変換
し、前記第７の手段は前記第５の手段からの前記情報領
域の前記データと前記第２の識別子とにより有効なセル
を組立て、かつ前記第５の手段からの前記空きセル組立
てのためのデータにより空きセルを組立て、前記第８の
手段は前記有効セル及び前記空きセルを各各セルフルー
ティングスイッチに出力する。
【００１２】
【実施例】図１及び図２を参照すると、この発明の第１
の実施例における高速広帯域通信網はオペレーションシ
ステムＯＰＳにより統合管理される複数の通信局（通信
ノード）ＮＤ１，ＮＤ２，ＮＤ３，ＮＤ４，ＮＤ５及び
ＮＤ６を含む。これらのノードＮＤ１，…，ＮＤ６は伝
送路のパスを介して論理的に互いに接続され、入力パス
内のＡＴＭセルを出力パスに自律的に接続するセルフル
ーティングスイッチ（クロスコネクトスイッチと呼ぶこ
ともできる）を各各有する。ノードＮＤ２はブロードキ
ャスト回路１及び後に詳述するセル選択回路（図８中の
２）から構成されるＡＴＭクロスコネクト通信装置ＣＥ
を有する。この実施例では、情報源であるノードＮＤ１
からのＡＴＭセルＣＥＬ１がノードＮＤ２に設けられた
ブロードキャスト回路１の制御により４つのノードＮＤ
３，ＮＤ４，ＮＤ５及びＮＤ６にブロードキャストされ
る場合、及びノードＮＤ３，ＮＤ４，ＮＤ５及びＮＤ６
からのＡＴＭセルＣＥＬ３１，ＣＥＬ４１，ＣＥＬ５１
及びＣＥＬ６１がノードＮＤ２に設けられたセル選択回
路により集中的に選択されて有効なセルだけがノードＮ
Ｄ１に転送される場合について説明する。ブロードキャ
スト回路１において、分離回路１０は多重入力されるＡ
ＴＭセルＣＥＬのそれぞれからヘッダに含まれるブロー
ドキャスト識別子ＢＳＩ及びバーチャルパス識別子ＶＰ
Ｉを互いに分離する。ブロードキャスト識別子ＢＳＩは
ブロードキャストすべきセルを識別するためのビットで
あり、セルのヘッダのバーチャルパス識別領域，バーチ
ャルチャネル識別領域及びペイロードタイプ領域のいず
れかの一部分を割当てることができる。この実施例で
は、バーチャルパス識別領域の一部分をブロードキャス
ト識別子ＢＳＩに割当て、識別子ＢＳＩが論理“０”の
ときはそのセルをブロードキャストし、かつ識別子が論
理“１”のときはそのセルをブロードキャストしないよ
うに処理する。
の実施例における高速広帯域通信網はオペレーションシ
ステムＯＰＳにより統合管理される複数の通信局（通信
ノード）ＮＤ１，ＮＤ２，ＮＤ３，ＮＤ４，ＮＤ５及び
ＮＤ６を含む。これらのノードＮＤ１，…，ＮＤ６は伝
送路のパスを介して論理的に互いに接続され、入力パス
内のＡＴＭセルを出力パスに自律的に接続するセルフル
ーティングスイッチ（クロスコネクトスイッチと呼ぶこ
ともできる）を各各有する。ノードＮＤ２はブロードキ
ャスト回路１及び後に詳述するセル選択回路（図８中の
２）から構成されるＡＴＭクロスコネクト通信装置ＣＥ
を有する。この実施例では、情報源であるノードＮＤ１
からのＡＴＭセルＣＥＬ１がノードＮＤ２に設けられた
ブロードキャスト回路１の制御により４つのノードＮＤ
３，ＮＤ４，ＮＤ５及びＮＤ６にブロードキャストされ
る場合、及びノードＮＤ３，ＮＤ４，ＮＤ５及びＮＤ６
からのＡＴＭセルＣＥＬ３１，ＣＥＬ４１，ＣＥＬ５１
及びＣＥＬ６１がノードＮＤ２に設けられたセル選択回
路により集中的に選択されて有効なセルだけがノードＮ
Ｄ１に転送される場合について説明する。ブロードキャ
スト回路１において、分離回路１０は多重入力されるＡ
ＴＭセルＣＥＬのそれぞれからヘッダに含まれるブロー
ドキャスト識別子ＢＳＩ及びバーチャルパス識別子ＶＰ
Ｉを互いに分離する。ブロードキャスト識別子ＢＳＩは
ブロードキャストすべきセルを識別するためのビットで
あり、セルのヘッダのバーチャルパス識別領域，バーチ
ャルチャネル識別領域及びペイロードタイプ領域のいず
れかの一部分を割当てることができる。この実施例で
は、バーチャルパス識別領域の一部分をブロードキャス
ト識別子ＢＳＩに割当て、識別子ＢＳＩが論理“０”の
ときはそのセルをブロードキャストし、かつ識別子が論
理“１”のときはそのセルをブロードキャストしないよ
うに処理する。
【００１３】ここで、図３及び図４を参照して図２に示
す分離回路１０の詳細構成を説明する。分離回路１０は
クロスコネクト通信装置の内部基本クロックＣＬＫを所
定の周波数に分周する周波数デバイダ（ＤＩＶ）１０１
を有し、このデバイダ１０１から出力されるクロックＯ
ＵＴＣＬＫに基づいて動作する。具体的には、デバイダ
１０１は１５６Ｍｂｐｓの基本クロックＣＬＫを１／８
分周したクロックＯＵＴＣＬＫを作成し、分離回路１０
を構成する他の回路及びブロードキャスト回路１がバイ
ト単位のパラレルデータ処理を行えるようにしている。
ヘッダ誤り検査回路（ＨＥＣ）１０２は入力されるヘッ
ダＨ長５バイト及び情報領域ＩＦ長４８バイトのＡＴＭ
セルＣＥＬの各各のヘッダＨに対してＣＲＣ演算を行っ
てヘッダＨの誤りを検査するとともに、ヘッダＨの検出
を行う。この結果、ヘッダＨに誤りの無いセルＣＥＬだ
けが検査回路１０２からシリアルパラレル変換回路（Ｓ
／Ｐ）１０３に入力される。変換回路１０３はシリアル
データとして順次入力されるセルＣＥＬのヘッダＨ及び
情報領域ＩＦをパラレルデータに変換してＦＩＦＯ形式
のバッファ（ＢＦ）１０４に入力する。検査回路１０２
のヘッダ検出結果により起動されてセルＣＥＬの終りを
検出するための計数動作を行うカウンタ（ＣＴＲ）１０
５は５３バイト長の計数後にセルエンド信号ＣＬＥＮＤ
を出力する。出力制御回路（ＣＴＬ）１０６はカウンタ
１０５からのセルエンド信号ＣＬＥＮＤと後述するカウ
ンタ（図２中の１３）からの出力イネーブル信号ＯＴＥ
Ｂとの条件により、つまり信号ＣＬＥＮＤ及びＯＴＥＢ
がともに論理“０”であるとき、書込制御信号ＷＲを出
力するとともに、バッファ１０４に蓄積データの出力制
御信号ＲＤを出力する。バッファ１０４は出力制御回路
１０６から信号ＲＤが入力されると、蓄積しているブロ
ードキャスト識別子ＢＳＩ，バーチャルパス識別子ＶＰ
Ｉ及び他のヘッダ情報を伴なう情報領域ＩＦのデータＩ
Ｆ（ｈ）を各各パラレルデータとして出力する。図４に
示すように、３つのＡＴＭセルＣＥＬ１，ＣＥＬ２及び
ＣＥＬ３が順次入力された場合、分離回路１０は上述し
た動作を各各のセルに対して行い、識別子ＢＳＩ及びＶ
ＰＩ及びデータＩＦ（ｈ）を各各互いに分離する。
す分離回路１０の詳細構成を説明する。分離回路１０は
クロスコネクト通信装置の内部基本クロックＣＬＫを所
定の周波数に分周する周波数デバイダ（ＤＩＶ）１０１
を有し、このデバイダ１０１から出力されるクロックＯ
ＵＴＣＬＫに基づいて動作する。具体的には、デバイダ
１０１は１５６Ｍｂｐｓの基本クロックＣＬＫを１／８
分周したクロックＯＵＴＣＬＫを作成し、分離回路１０
を構成する他の回路及びブロードキャスト回路１がバイ
ト単位のパラレルデータ処理を行えるようにしている。
ヘッダ誤り検査回路（ＨＥＣ）１０２は入力されるヘッ
ダＨ長５バイト及び情報領域ＩＦ長４８バイトのＡＴＭ
セルＣＥＬの各各のヘッダＨに対してＣＲＣ演算を行っ
てヘッダＨの誤りを検査するとともに、ヘッダＨの検出
を行う。この結果、ヘッダＨに誤りの無いセルＣＥＬだ
けが検査回路１０２からシリアルパラレル変換回路（Ｓ
／Ｐ）１０３に入力される。変換回路１０３はシリアル
データとして順次入力されるセルＣＥＬのヘッダＨ及び
情報領域ＩＦをパラレルデータに変換してＦＩＦＯ形式
のバッファ（ＢＦ）１０４に入力する。検査回路１０２
のヘッダ検出結果により起動されてセルＣＥＬの終りを
検出するための計数動作を行うカウンタ（ＣＴＲ）１０
５は５３バイト長の計数後にセルエンド信号ＣＬＥＮＤ
を出力する。出力制御回路（ＣＴＬ）１０６はカウンタ
１０５からのセルエンド信号ＣＬＥＮＤと後述するカウ
ンタ（図２中の１３）からの出力イネーブル信号ＯＴＥ
Ｂとの条件により、つまり信号ＣＬＥＮＤ及びＯＴＥＢ
がともに論理“０”であるとき、書込制御信号ＷＲを出
力するとともに、バッファ１０４に蓄積データの出力制
御信号ＲＤを出力する。バッファ１０４は出力制御回路
１０６から信号ＲＤが入力されると、蓄積しているブロ
ードキャスト識別子ＢＳＩ，バーチャルパス識別子ＶＰ
Ｉ及び他のヘッダ情報を伴なう情報領域ＩＦのデータＩ
Ｆ（ｈ）を各各パラレルデータとして出力する。図４に
示すように、３つのＡＴＭセルＣＥＬ１，ＣＥＬ２及び
ＣＥＬ３が順次入力された場合、分離回路１０は上述し
た動作を各各のセルに対して行い、識別子ＢＳＩ及びＶ
ＰＩ及びデータＩＦ（ｈ）を各各互いに分離する。
【００１４】再び、図２を参照すると、分離回路１０に
おいて識別子ＢＳＩ及びＶＰＩと分離された他のヘッダ
情報を伴なう情報領域のデータＩＦ（ｈ）は分離回路１
０から出力される書込制御信号ＷＲにより起動されるセ
ルレジスタ１１に入力される。セルレジスタ１１はデー
タＩＦ（ｈ）を次の書込制御信号ＷＲが入力されるまで
保持する。一方、分離回路１０においてデータＩＦ
（ｈ）と分離されたヘッダのブロードキャスト識別子Ｂ
ＳＩ及びバーチャルパス識別子ＶＰＩは、書込制御信号
ＷＲにより起動される第１のヘッダ変換メモリ回路１２
に入力される。変換メモリ回路１２は識別子ＢＳＩ及び
ＶＰＩによって指定されるアドレスに所定のデータを格
納している。つまり、図５に示すように、変換メモリ回
路１２は識別子ＢＳＩがオフ状態（論理“１”）である
ブロードキャスト不要セルに対しては、単なるＶＰＩ変
換テーブルとして動作するように、新しく付与すべきＶ
ＰＩをデータとして予め格納している。また、メモリ回
路１２は識別子ＢＳＩがオン状態（論理“０”）である
ブロードキャストすべきセルに対しては、ブロードキャ
ストすべきノード数（局数）ＮＯＤと後述する第２のヘ
ッダ変換メモリ回路１４を指定するためのアドレスとを
データとして予め格納している。カウンタ１３は識別子
ＢＳＩがオン状態にあるときにメモリ回路１２からブロ
ードキャストすべきノード数ＮＯＤを入力され、ノード
数に対応したパルス幅の出力イネーブル信号ＯＴＥＢを
分離回路１０に出力するとともに、カウント値ＣＮＴを
変換メモリ回路１４に出力する。変換メモリ回路１４は
図６に示すように、情報源のノードからブロードキャス
トすべき複数の他のノードに対応する新しいＶＰＩのデ
ータを連続したアドレスに予め格納している。メモリ回
路１２の出力データは、識別子ＢＳＩがオン状態のと
き、メモリ回路１４に格納されている一連の識別子ＶＰ
Ｉの先頭アドレスを示すため、この出力データとカウン
タ１３からのカウント値ＣＮＴとをメモリ回路１４に入
力してアドレスを指定することにより、ブロードキャス
トすべき全ての新しい識別子ＶＰＩをメモリ回路１４か
ら得ることができる。第１のセル組立回路１５はセルレ
ジスタ１１からのブロードキャストすべきセルの他のヘ
ッダ情報を伴なう情報領域のデータＩＦ（ｈ）とメモリ
回路１４からのブロードキャストすべき全ての新しいＶ
ＰＩの各各とを組立てて完全なＡＴＭセルを出力する。
また、第２のセル組立回路１６はセルレジスタ１１から
のブロードキャスト不要のセルのデータＩＦ（ｈ）とメ
モリ回路１２からの新しいＶＰＩとを組立てて完全なＡ
ＴＭセルを出力する。セル多重回路１７はセル組立回路
１５及び１６からのＡＴＭセルを分離回路１０から入力
されるクロックＯＵＴＣＬＫによってサンプリングして
出力する。セル多重回路１７から出力されたセルＯＵＴ
ＣＥＬは後段に設けられるセルフルーティングスイッチ
（図示省略）に入力され、識別子ＶＰＩが示す伝送路の
パスに自律的にルーティングされる。制御回路１８は図
１に示す通信網の初期設定時及び設定変更を必要とする
時にオペレーションシステムＯＰＳからの指示に基づい
てメモリ回路１２，１４に図５及び図６に示すような所
定のデータを予め格納する。つまり、複数のノードから
構成される通信網において、ブロードキャストするノー
ド，伝送路のパス及びセルなどはオペレーションシステ
ムＯＰＳが決定し、該当するノードの制御回路１８を介
してメモリ回路１２，１４に設定する。図７には、上述
したブロードキャスト回路１に４つのノードにブロード
キャストすべきＡＴＭセルＣＥＬ１とブロードキャスト
不要ＡＴＭセルＣＥＬ２及びＣＥＬ３とが順次入力され
た場合の回路１１，…，１７の入出力信号関係が示され
ている。
おいて識別子ＢＳＩ及びＶＰＩと分離された他のヘッダ
情報を伴なう情報領域のデータＩＦ（ｈ）は分離回路１
０から出力される書込制御信号ＷＲにより起動されるセ
ルレジスタ１１に入力される。セルレジスタ１１はデー
タＩＦ（ｈ）を次の書込制御信号ＷＲが入力されるまで
保持する。一方、分離回路１０においてデータＩＦ
（ｈ）と分離されたヘッダのブロードキャスト識別子Ｂ
ＳＩ及びバーチャルパス識別子ＶＰＩは、書込制御信号
ＷＲにより起動される第１のヘッダ変換メモリ回路１２
に入力される。変換メモリ回路１２は識別子ＢＳＩ及び
ＶＰＩによって指定されるアドレスに所定のデータを格
納している。つまり、図５に示すように、変換メモリ回
路１２は識別子ＢＳＩがオフ状態（論理“１”）である
ブロードキャスト不要セルに対しては、単なるＶＰＩ変
換テーブルとして動作するように、新しく付与すべきＶ
ＰＩをデータとして予め格納している。また、メモリ回
路１２は識別子ＢＳＩがオン状態（論理“０”）である
ブロードキャストすべきセルに対しては、ブロードキャ
ストすべきノード数（局数）ＮＯＤと後述する第２のヘ
ッダ変換メモリ回路１４を指定するためのアドレスとを
データとして予め格納している。カウンタ１３は識別子
ＢＳＩがオン状態にあるときにメモリ回路１２からブロ
ードキャストすべきノード数ＮＯＤを入力され、ノード
数に対応したパルス幅の出力イネーブル信号ＯＴＥＢを
分離回路１０に出力するとともに、カウント値ＣＮＴを
変換メモリ回路１４に出力する。変換メモリ回路１４は
図６に示すように、情報源のノードからブロードキャス
トすべき複数の他のノードに対応する新しいＶＰＩのデ
ータを連続したアドレスに予め格納している。メモリ回
路１２の出力データは、識別子ＢＳＩがオン状態のと
き、メモリ回路１４に格納されている一連の識別子ＶＰ
Ｉの先頭アドレスを示すため、この出力データとカウン
タ１３からのカウント値ＣＮＴとをメモリ回路１４に入
力してアドレスを指定することにより、ブロードキャス
トすべき全ての新しい識別子ＶＰＩをメモリ回路１４か
ら得ることができる。第１のセル組立回路１５はセルレ
ジスタ１１からのブロードキャストすべきセルの他のヘ
ッダ情報を伴なう情報領域のデータＩＦ（ｈ）とメモリ
回路１４からのブロードキャストすべき全ての新しいＶ
ＰＩの各各とを組立てて完全なＡＴＭセルを出力する。
また、第２のセル組立回路１６はセルレジスタ１１から
のブロードキャスト不要のセルのデータＩＦ（ｈ）とメ
モリ回路１２からの新しいＶＰＩとを組立てて完全なＡ
ＴＭセルを出力する。セル多重回路１７はセル組立回路
１５及び１６からのＡＴＭセルを分離回路１０から入力
されるクロックＯＵＴＣＬＫによってサンプリングして
出力する。セル多重回路１７から出力されたセルＯＵＴ
ＣＥＬは後段に設けられるセルフルーティングスイッチ
（図示省略）に入力され、識別子ＶＰＩが示す伝送路の
パスに自律的にルーティングされる。制御回路１８は図
１に示す通信網の初期設定時及び設定変更を必要とする
時にオペレーションシステムＯＰＳからの指示に基づい
てメモリ回路１２，１４に図５及び図６に示すような所
定のデータを予め格納する。つまり、複数のノードから
構成される通信網において、ブロードキャストするノー
ド，伝送路のパス及びセルなどはオペレーションシステ
ムＯＰＳが決定し、該当するノードの制御回路１８を介
してメモリ回路１２，１４に設定する。図７には、上述
したブロードキャスト回路１に４つのノードにブロード
キャストすべきＡＴＭセルＣＥＬ１とブロードキャスト
不要ＡＴＭセルＣＥＬ２及びＣＥＬ３とが順次入力され
た場合の回路１１，…，１７の入出力信号関係が示され
ている。
【００１５】次に、図１，８，９及び１０を参照してノ
ードＮＤ３，ＮＤ４，ＮＤ５及びＮＤ６からのＡＴＭセ
ルＣＥＬ３１，ＣＥＬ４１，ＣＥＬ５１及びＣＥＬ６１
がノードＮＤ２に設けられたクロスコネクト通信装置Ｃ
Ｅのセル選択回路２により集中的に選択され、有効なセ
ルだけがノードＮＤ１に転送される場合について説明す
る。セル選択回路２の分離回路２０には、ノードＮＤ
３，…，ＮＤ６からのセルＣＥＬ３１，…，ＣＥＬ６１
を含む多重化されたセルＣＥＬが図９に示すように順次
入力される。セルＣＥＬ３１，…，ＣＥＬ６１はそれぞ
れ５バイト長のヘッダＨ及び４８バイト長の情報領域Ｉ
Ｆから成り、ヘッダＨのバーチャルパス識別領域にはセ
ルの宛先（ここでは、ノードＮＤ１）を示す情報として
識別子ＶＰＩが含まれている。また、セルＣＥＬ３１，
…，ＣＥＬ６１の情報領域ＩＦには、情報領域ＩＦのデ
ータの有効（論理“０”）及び無効（論理“１”）を示
すためのステータス識別子ＳＩがそれぞれ割当てられて
いる。この識別子ＳＩはセル発行時に各各のノードによ
り付与される。分離回路２０は入力されたセルＣＥＬ
（ＣＥＬ３１，…，ＣＥＬ６１）の各各についてヘッダ
Ｈに含まれるバーチャルパス識別子ＶＰＩと他のヘッダ
情報を伴なう情報領域ＩＦのデータＩＦ（ｈ）とを分離
する。この分離回路２０は図３に詳細構成を示すブロー
ドキャスト回路の分離回路１０と基本的に同一の構成を
もつ。ステータス識別子分離回路２１は分離回路２０か
らの各各のセルのデータＩＦ（ｈ）からその特定ビット
位置に含まれているステータス識別子ＳＩを分離する。
分離回路２０及び２１によりそれぞれ分離された識別子
ＶＰＩ及びＳＩはアドレス情報としてヘッダ変換メモリ
回路２２に入力される。変換メモリ回路２２は図１０に
示すように、入力される識別子ＶＰＩに対応する新しい
識別子ＶＰＩをデータとして予め格納している。入力さ
れるステータス識別子ＳＩのオフ状態（ＳＩ＝１）は情
報領域ＩＦのデータが無効であること、すなわちノード
ＮＤ１に転送する必要がないことを意味し、メモリ回路
２２のＳＩ＝１のアドレス入力に対応するデータには、
空セルのヘッダ（全ビット“１”）が格納されている。
ノードＮＤ３，…，ＮＤ６からノードＮＤ１宛のセルＣ
ＥＬ３１，…，ＣＥＬ６１には、識別子ＶＰＩにノード
ＮＤ１宛のヘッダＨが付与されているが、メモリ回路２
２は入力される識別子ＶＰＩ及びＳＩの状態に基づいて
空セルヘッダあるいはノードＮＤ１宛の新しい識別子Ｖ
ＰＩを出力する。空セル発生回路２３は識別子ＳＩがオ
ン状態（ＳＩ＝０）のとき、分離回路２１からのデータ
ＩＦ（ｈ）をトランスペアレントに通過させるが、識別
子ＳＩのビット位置に“１”を付与する。又、空セル発
生回路２３は識別子ＳＩがオフ状態（ＳＩ＝１）のと
き、データＩＦ（ｈ）を空セルデータ（全ビット
“１”）ＥＰＴに変換する。セル組立回路２４はメモリ
回路２２からの新しい識別子ＶＰＩを空セル発生回路２
３からのデータＩＦ（ｈ）のバーチャルパス識別領域に
付与したセルＣＥＬ３１を出力セルＯＵＴＣＥＬとして
組立てる。また、セル組立回路２４は入力セルＣＥＬの
うちのセルＣＥＬ４１，ＣＥＬ５１及びＣＥＬ６１に対
しては空セルＥＰＣＥＬを出力セルＯＵＴＣＥＬとして
生成する。セル組立回路２４から出力されたセルＯＵＴ
ＣＥＬは後段のセルフルーティングスイッチに入力さ
れ、ノードＮＤ３からのセルＣＥＬ３１だけがノードＮ
Ｄ１へ転送される。制御回路２５は通信網の初期設定時
などにオペレーションシステムＯＰＳからの指示に基づ
いてメモリ回路２２に図１０に示すデータを予め格納す
る。セル選択回路２における上述したセル選択は、ノー
ドＮＤ３，…，ＮＤ６へのセルのブロードキャストに対
するノードＮＤ３，…，ＮＤ６からの応答時に必要にな
り、セルＣＥＬ３１だけではなくセルＣＥＬ４１，ＣＥ
Ｌ５１及びＣＥＬ６１が各各有効セルとして選択され得
る。このように有効セルだけを選択して転送することに
より、伝送路のパスなど網資源の有効利用を図れる。
ードＮＤ３，ＮＤ４，ＮＤ５及びＮＤ６からのＡＴＭセ
ルＣＥＬ３１，ＣＥＬ４１，ＣＥＬ５１及びＣＥＬ６１
がノードＮＤ２に設けられたクロスコネクト通信装置Ｃ
Ｅのセル選択回路２により集中的に選択され、有効なセ
ルだけがノードＮＤ１に転送される場合について説明す
る。セル選択回路２の分離回路２０には、ノードＮＤ
３，…，ＮＤ６からのセルＣＥＬ３１，…，ＣＥＬ６１
を含む多重化されたセルＣＥＬが図９に示すように順次
入力される。セルＣＥＬ３１，…，ＣＥＬ６１はそれぞ
れ５バイト長のヘッダＨ及び４８バイト長の情報領域Ｉ
Ｆから成り、ヘッダＨのバーチャルパス識別領域にはセ
ルの宛先（ここでは、ノードＮＤ１）を示す情報として
識別子ＶＰＩが含まれている。また、セルＣＥＬ３１，
…，ＣＥＬ６１の情報領域ＩＦには、情報領域ＩＦのデ
ータの有効（論理“０”）及び無効（論理“１”）を示
すためのステータス識別子ＳＩがそれぞれ割当てられて
いる。この識別子ＳＩはセル発行時に各各のノードによ
り付与される。分離回路２０は入力されたセルＣＥＬ
（ＣＥＬ３１，…，ＣＥＬ６１）の各各についてヘッダ
Ｈに含まれるバーチャルパス識別子ＶＰＩと他のヘッダ
情報を伴なう情報領域ＩＦのデータＩＦ（ｈ）とを分離
する。この分離回路２０は図３に詳細構成を示すブロー
ドキャスト回路の分離回路１０と基本的に同一の構成を
もつ。ステータス識別子分離回路２１は分離回路２０か
らの各各のセルのデータＩＦ（ｈ）からその特定ビット
位置に含まれているステータス識別子ＳＩを分離する。
分離回路２０及び２１によりそれぞれ分離された識別子
ＶＰＩ及びＳＩはアドレス情報としてヘッダ変換メモリ
回路２２に入力される。変換メモリ回路２２は図１０に
示すように、入力される識別子ＶＰＩに対応する新しい
識別子ＶＰＩをデータとして予め格納している。入力さ
れるステータス識別子ＳＩのオフ状態（ＳＩ＝１）は情
報領域ＩＦのデータが無効であること、すなわちノード
ＮＤ１に転送する必要がないことを意味し、メモリ回路
２２のＳＩ＝１のアドレス入力に対応するデータには、
空セルのヘッダ（全ビット“１”）が格納されている。
ノードＮＤ３，…，ＮＤ６からノードＮＤ１宛のセルＣ
ＥＬ３１，…，ＣＥＬ６１には、識別子ＶＰＩにノード
ＮＤ１宛のヘッダＨが付与されているが、メモリ回路２
２は入力される識別子ＶＰＩ及びＳＩの状態に基づいて
空セルヘッダあるいはノードＮＤ１宛の新しい識別子Ｖ
ＰＩを出力する。空セル発生回路２３は識別子ＳＩがオ
ン状態（ＳＩ＝０）のとき、分離回路２１からのデータ
ＩＦ（ｈ）をトランスペアレントに通過させるが、識別
子ＳＩのビット位置に“１”を付与する。又、空セル発
生回路２３は識別子ＳＩがオフ状態（ＳＩ＝１）のと
き、データＩＦ（ｈ）を空セルデータ（全ビット
“１”）ＥＰＴに変換する。セル組立回路２４はメモリ
回路２２からの新しい識別子ＶＰＩを空セル発生回路２
３からのデータＩＦ（ｈ）のバーチャルパス識別領域に
付与したセルＣＥＬ３１を出力セルＯＵＴＣＥＬとして
組立てる。また、セル組立回路２４は入力セルＣＥＬの
うちのセルＣＥＬ４１，ＣＥＬ５１及びＣＥＬ６１に対
しては空セルＥＰＣＥＬを出力セルＯＵＴＣＥＬとして
生成する。セル組立回路２４から出力されたセルＯＵＴ
ＣＥＬは後段のセルフルーティングスイッチに入力さ
れ、ノードＮＤ３からのセルＣＥＬ３１だけがノードＮ
Ｄ１へ転送される。制御回路２５は通信網の初期設定時
などにオペレーションシステムＯＰＳからの指示に基づ
いてメモリ回路２２に図１０に示すデータを予め格納す
る。セル選択回路２における上述したセル選択は、ノー
ドＮＤ３，…，ＮＤ６へのセルのブロードキャストに対
するノードＮＤ３，…，ＮＤ６からの応答時に必要にな
り、セルＣＥＬ３１だけではなくセルＣＥＬ４１，ＣＥ
Ｌ５１及びＣＥＬ６１が各各有効セルとして選択され得
る。このように有効セルだけを選択して転送することに
より、伝送路のパスなど網資源の有効利用を図れる。
【００１６】この発明の第２の実施例のクロスコネクト
通信装置は図１１に示すようなブロードキャスト及びセ
ル選択回路３を有し、第１の実施例と同様に図１に示す
高速広帯域通信網のノードＮＤ２に配置される。第２の
実施例では、ブロードキャストすべきＡＴＭセルを識別
するためのブロードキャスト識別子ＢＳＩと情報領域の
データの有効及び無効を示すためのステータス識別子Ｓ
Ｉとを共にセルのヘッダのバーチャルパス識別領域の一
部分に割当ててセル転送を行うことにより、ブロードキ
ャスト及びセル選択に必要な回路構成要素の共用を図っ
ている。この回路３において、分離回路３０，セルレジ
スタ３１，第１のヘッダ変換メモリ回路３２，カウンタ
３３，第２のヘッダ変換メモリ回路３４，第１のセル組
立回路３５，第２のセル組立回路３６，セル多重回路３
７及び制御回路３８はブロードキャスト機能を果し、図
２，３，４，５，６及び７に示す第１の実施例における
ブロードキャスト回路１の各各の回路１０，１１，１
２，１３，１４，１５，１６，１７及び１８と基本的に
は同一動作を行う。ただし、主に分離回路３０，セルレ
ジスタ３１，メモリ回路２２及びセル組立回路３６がセ
ル選択機能を果すために共用されるので、制御回路３８
がメモリ回路３２に予め格納するデータとして図１２に
示すようなクランプビットＣＬＰの追加が必要となる。
このクランプビットＣＬＰはブロードキャスト及びセル
選択動作時の各各において空セル発生回路３９を制御す
ることにより、回路構成要素の共用を可能にしている。
つまり、ブロードキャスト動作時にメモリ回路３２に入
力されるブロードキャスト識別子ＢＳＩ及びバーチャル
パス識別子ＶＰＩ、またセル選択動作時にメモリ回路３
２に入力されるステータス識別子ＳＩ（“０”：有効）
及び識別子ＶＰＩによって各各指定されるアドレスにデ
ータとして予め格納されている論理“１”のクランプビ
ットＣＬＰがメモリ回路３２から空セル発生回路３９に
入力されると、この回路３９はデータＩＦ（ｈ）及び新
しいバーチャルパス識別子ＶＰＩをトランスペアレント
に通過させて出力する。また、セル選択動作時、論理
“０”のクランプビットＣＬＰがメモリ回路３２から空
セル発生回路３９に入力されると（このとき、識別子Ｓ
Ｉは“１”で無効を示す）、空セル発生回路３９はデー
タＩＦ（ｈ）及び識別子ＶＰＩを各各全ビット“１”に
変換し、空セルデータとして出力する。したがって、ブ
ロードキャスト動作時、空セル発生回路３９は存在しな
い状態と等価であり、第１の実施例と同様にブロードキ
ャスト機能を果す。また、セル選択動作時はステータス
識別子ＳＩが情報領域のデータの有効を示すセルだけを
転送する。
通信装置は図１１に示すようなブロードキャスト及びセ
ル選択回路３を有し、第１の実施例と同様に図１に示す
高速広帯域通信網のノードＮＤ２に配置される。第２の
実施例では、ブロードキャストすべきＡＴＭセルを識別
するためのブロードキャスト識別子ＢＳＩと情報領域の
データの有効及び無効を示すためのステータス識別子Ｓ
Ｉとを共にセルのヘッダのバーチャルパス識別領域の一
部分に割当ててセル転送を行うことにより、ブロードキ
ャスト及びセル選択に必要な回路構成要素の共用を図っ
ている。この回路３において、分離回路３０，セルレジ
スタ３１，第１のヘッダ変換メモリ回路３２，カウンタ
３３，第２のヘッダ変換メモリ回路３４，第１のセル組
立回路３５，第２のセル組立回路３６，セル多重回路３
７及び制御回路３８はブロードキャスト機能を果し、図
２，３，４，５，６及び７に示す第１の実施例における
ブロードキャスト回路１の各各の回路１０，１１，１
２，１３，１４，１５，１６，１７及び１８と基本的に
は同一動作を行う。ただし、主に分離回路３０，セルレ
ジスタ３１，メモリ回路２２及びセル組立回路３６がセ
ル選択機能を果すために共用されるので、制御回路３８
がメモリ回路３２に予め格納するデータとして図１２に
示すようなクランプビットＣＬＰの追加が必要となる。
このクランプビットＣＬＰはブロードキャスト及びセル
選択動作時の各各において空セル発生回路３９を制御す
ることにより、回路構成要素の共用を可能にしている。
つまり、ブロードキャスト動作時にメモリ回路３２に入
力されるブロードキャスト識別子ＢＳＩ及びバーチャル
パス識別子ＶＰＩ、またセル選択動作時にメモリ回路３
２に入力されるステータス識別子ＳＩ（“０”：有効）
及び識別子ＶＰＩによって各各指定されるアドレスにデ
ータとして予め格納されている論理“１”のクランプビ
ットＣＬＰがメモリ回路３２から空セル発生回路３９に
入力されると、この回路３９はデータＩＦ（ｈ）及び新
しいバーチャルパス識別子ＶＰＩをトランスペアレント
に通過させて出力する。また、セル選択動作時、論理
“０”のクランプビットＣＬＰがメモリ回路３２から空
セル発生回路３９に入力されると（このとき、識別子Ｓ
Ｉは“１”で無効を示す）、空セル発生回路３９はデー
タＩＦ（ｈ）及び識別子ＶＰＩを各各全ビット“１”に
変換し、空セルデータとして出力する。したがって、ブ
ロードキャスト動作時、空セル発生回路３９は存在しな
い状態と等価であり、第１の実施例と同様にブロードキ
ャスト機能を果す。また、セル選択動作時はステータス
識別子ＳＩが情報領域のデータの有効を示すセルだけを
転送する。
【００１７】
【発明の効果】この発明によれば、どのような形態のセ
ルフルーティングスイッチにも適応し得るブロードキャ
スト機能を備えるクロスコネクト通信装置が得られる。
ルフルーティングスイッチにも適応し得るブロードキャ
スト機能を備えるクロスコネクト通信装置が得られる。
【００１８】また、この発明によれば、複数のセルのう
ち有効なセルだけを選択して転送する有効セル選択機能
を備えるクロスコネクト通信装置が得られる。
ち有効なセルだけを選択して転送する有効セル選択機能
を備えるクロスコネクト通信装置が得られる。
【００１９】さらに、この発明によれば、ブロードキャ
スト機能及び有効セル選択機能をともに備えるクロスコ
ネクト通信装置が得られる。
スト機能及び有効セル選択機能をともに備えるクロスコ
ネクト通信装置が得られる。
【図１】この発明の第１の実施例における通信網を示す
図である。
図である。
【図２】この発明の第１の実施例におけるブロードキャ
スト回路の構成を示す図である。
スト回路の構成を示す図である。
【図３】図２に示す分離回路の詳細構成を示す図であ
る。
る。
【図４】図２に示す分離回路の入出力信号を示す図であ
る。
る。
【図５】図２に示す第１のヘッダ変換メモリ回路を説明
するための図である。
するための図である。
【図６】図２に示す第２のヘッダ変換メモリ回路を説明
するための図である。
するための図である。
【図７】図２に示すブロードキャスト回路の入出力信号
を示す図である。
を示す図である。
【図８】この発明の第１の実施例におけるセル選択回路
の構成を示す図である。
の構成を示す図である。
【図９】図８に示すセル選択回路の入出力セルの関係を
示す図である。
示す図である。
【図１０】図８に示すヘッダ変換メモリ回路を説明する
ための図である。
ための図である。
【図１１】この発明の第２の実施例におけるブロードキ
ャスト及びセル選択回路の構成を示す図である。
ャスト及びセル選択回路の構成を示す図である。
【図１２】図１１に示す第１のヘッダ変換メモリ回路を
説明するための図である。
説明するための図である。
ＮＤ１，ＮＤ２，…，ＮＤ６ 通信局（通信ノード） ＯＰＳ オペレーションシステム ＣＥ クロスコネクト通信装置 １ ブロードキャスト回路 １０，２０，３０ 分離回路 １１，３１ セルレジスタ １２，１４，２２，３２，３４ ヘッダ変換メモリ回
路 １３，３３ カウンタ １５，１６，２４，３５，３６ セル組立回路 １７，３７ セル多重回路 １８，２５，３８ 制御回路 ２ セル選択回路 ２１ ステータス識別子分離回路 ２３，３９ 空セル発生回路 ３ ブロードキャスト及びセル選択回路
路 １３，３３ カウンタ １５，１６，２４，３５，３６ セル組立回路 １７，３７ セル多重回路 １８，２５，３８ 制御回路 ２ セル選択回路 ２１ ステータス識別子分離回路 ２３，３９ 空セル発生回路 ３ ブロードキャスト及びセル選択回路
Claims (4)
- 【請求項１】 各各複数ビットのヘッダ及び情報領域を
含む予め定めたビット数のＡＴＭセルから前記ヘッダに
含まれ前記ＡＴＭセルの宛先を示す第１の識別子と前記
ヘッダに含まれブロードキャストの要否を第１の状態及
び第２の状態で各各示す２進符号のブロードキャスト識
別子と前記第１の識別子及び前記ブロードキャスト識別
子以外のヘッダ情報を伴う前記情報領域のデータとを互
いに分離する第１の手段と；前記ブロードキャスト識別
子が前記第１の状態であるとき前記第１の識別子に基づ
く指定位置にブロードキャストすべき通信ノード数及び
ブロードキャストすべき新たな宛先を求めるための仮り
の第２の識別子を予め格納し、前記ブロードキャスト識
別子が前記第２の状態であるとき前記第１の識別子に基
づく指定位置に新たな第３の識別子を予め格納している
第２の手段と；前記第２の手段に格納された前記通信ノ
ード数に対応するカウント値を出力する第３の手段と；
前記第２の手段からの前記第２の識別子及び前記第３の
手段からの前記カウント値に基づく指定位置にブロード
キャストすべき宛先に対応する新たな第４の識別子を連
続して予め格納している第４の手段と；前記情報領域の
前記データと前記第４の手段からの前記第４の識別子と
によりブロードキャストすべきセルを組立てる第５の手
段と；前記情報領域の前記データと前記第２の手段から
の前記第３の識別子とによりブロードキャスト不要のセ
ルを組立てる第６の手段と；前記第５の手段及び前記第
６の手段からの前記ブロードキャストすべきセル及び前
記ブロードキャスト不要のセルをセルフルーティングス
イッチに対して選択的に出力する第７の手段と；を備え
ることを特徴とする非同期転送モードのためのクロスコ
ネクト通信装置。 - 【請求項２】 各各複数ビットのヘッダ及び情報領域を
含む予め定めたビット数のＡＴＭセルから前記ヘッダに
含まれ前記ＡＴＭセルの宛先を示す第１の識別子と前記
第１の識別子以外のヘッダ情報を伴う前記情報領域のデ
ータとを互いに分離する第１の手段と；前記第１の手段
からの前記情報領域の前記データより前記情報領域の有
効及び無効を示し前記情報領域に含まれる２進符号のス
テータス識別子を分離する第２の手段と；前記ステータ
ス識別子が前記有効を示すとき前記第１の識別子に基づ
く指定位置に新たな第２の識別子を予め格納し、前記ス
テータス識別子が前記無効を示すとき前記第１の識別子
に基づく指定位置に空きセル組立てのための第１のデー
タを予め格納している第３の手段と；前記ステータス識
別子が前記有効を示すとき前記ステータス識別子以外の
前記第２の手段からの前記情報領域の前記データを出力
し、前記ステータス識別子が前記無効を示すとき空きセ
ル組立てのための第２のデータを出力する第４の手段
と；前記第３の手段からの前記第２の識別子と前記第４
の手段からの前記情報領域の前記データとにより組立て
た有効なセル及び前記第３の手段からの前記第１のデー
タと前記第４の手段からの前記第２のデータとにより組
立てた空きセルを各各セルフルーティングスイッチに出
力する第５の手段と；を備えることを特徴とする非同期
転送モードのためのクロスコネクト通信装置。 - 【請求項３】 各各複数ビットのヘッダ及び情報領域を
含む予め定めたビット数のＡＴＭセルから前記ヘッダに
含まれ前記ＡＴＭセルの宛先を示す第１の識別子と前記
ヘッダに含まれブロードキャストの要否を第１の状態及
び第２の状態で各各示す２進符号のブロードキャスト識
別子と前記第１の識別子及び前記ブロードキャスト識別
子以外のヘッダ情報を伴う前記情報領域のデータとを互
いに分離する第１の手段と；前記ブロードキャスト識別
子が前記第１の状態であるとき前記第１の識別子に基づ
く指定位置にブロードキャストすべき通信ノード数及び
ブロードキャストすべき新たな宛先を求めるための仮り
の第２の識別子を予め格納し、前記ブロードキャスト識
別子が前記第２の状態であるとき前記第１の識別子に基
づく指定位置に新たな第３の識別子を予め格納している
第２の手段と；前記第２の手段に格納された前記通信ノ
ード数に対応するカウント値を出力する第３の手段と；
前記第２の手段からの前記第２の識別子及び前記第３の
手段からの前記カウント値に基づく指定位置にブロード
キャストすべき宛先に対応する新たな第４の識別子を連
続して予め格納している第４の手段と；前記情報領域の
前記第１のデータと前記第４の手段からの前記第４の識
別子とによりブロードキャストすべきセルを組立てる第
５の手段と；前記情報領域の前記第１のデータと前記第
２の手段からの前記第３の識別子とによりブロードキャ
スト不要のセルを組立てる第６の手段と；前記第５の手
段及び前記第６の手段からの前記ブロードキャストすべ
きセル及び前記ブロードキャスト不要のセルをセルフル
ーティングスイッチに対して選択的に出力する第７の手
段と；前記ＡＴＭセルから前記ヘッダに含まれ前記ＡＴ
Ｍセルの宛先を示す第５の識別子と前記第５の識別子以
外のヘッダ情報を伴う前記情報領域の第２のデータとを
互いに分離する第８の手段と；前記第８の手段からの前
記情報領域の前記第２のデータより前記情報領域の有効
及び無効を示し前記情報領域に含まれる２進符号のステ
ータス識別子を分離する第９の手段と；前記ステータス
識別子が前記有効を示すとき前記第５の識別子に基づく
指定位置に新たな第６の識別子を予め格納し、前記ステ
ータス識別子が前記無効を示すとき前記第５の識別子に
基づく指定位置に空きセル組立てのための第１のデータ
を予め格納している第１０の手段と；前記ステータス識
別子が前記有効を示すとき前記ステータス識別子以外の
前記第９の手段からの前記情報領域の前記第２のデータ
を出力し、前記ステータス識別子が前記無効を示すとき
空きセル組立てのための第２のデータを出力する第１１
の手段と；前記第１０の手段からの前記第６の識別子と
前記第１１の手段からの前記情報領域の前記第２のデー
タとにより組立てた有効なセル及び前記第１０の手段か
らの前記空きセル組立てのための第１のデータと前記第
１１の手段からの前記空きセル組立てのための第２のデ
ータとにより組立てた空きセルを各各前記セルフルーテ
ィングスイッチに出力する第１２の手段と；を備えるこ
とを特徴とする非同期転送モードのためのクロスコネク
ト通信装置。 - 【請求項４】 各各複数ビットのヘッダ及び情報領域を
含む予め定めたビット数のＡＴＭセルから前記ヘッダに
含まれ前記ＡＴＭセルの宛先を示す第１の識別子と前記
ヘッダに含まれブロードキャストの要否を第１の状態及
び第２の状態で各各示す２進符号のブロードキャスト識
別子と前記第１の識別子及び前記ブロードキャスト識別
子以外のヘッダ情報を伴う前記情報領域のデータとを互
いに分離する第１の手段と；前記ブロードキャスト識別
子が前記第１の状態であるとき前記第１の識別子に基づ
く指定位置にブロードキャストすべき通信ノード数及び
ブロードキャストすべき新たな宛先を求めるための仮り
の第２の識別子を予め格納し、前記ブロードキャスト識
別子が前記第２の状態であるとき前記第１の識別子に基
づく指定位置に新たな第３の識別子及び第１の制御デー
タを予め格納している第２の手段と；前記第２の手段に
格納された前記通信ノード数に対応するカウント値を出
力する第３の手段と；前記第２の手段からの前記第２の
識別子及び前記第３の手段からの前記カウント値に基づ
く指定位置にブロードキャストすべき宛先に対応する新
たな第４の識別子を連続して予め格納している第４の手
段と；前記第２の手段から前記第３の識別子とともに前
記第１の制御データが入力されたとき前記情報領域の前
記データ及び前記第３の識別子をそれぞれ通過させる第
５の手段と；前記情報領域の前記データと前記第４の手
段からの前記第４の識別子とによりブロードキャストす
べきセルを組立てる第６の手段と；前記第５の手段から
の前記情報領域の前記データと前記第５の手段からの前
記第３の識別子とによりブロードキャスト不要のセルを
組立てる第７の手段と；前記第６の手段及び前記第７の
手段からの前記ブロードキャストすべきセル及び前記ブ
ロードキャスト不要のセルをセルフルーティングスイッ
チに対して選択的に出力する第８の手段とを備え；前記
第１の手段は前記ブロードキャスト識別子に代えて前記
情報領域の有効及び無効を示す２進符号のステータス識
別子を分離でき、 前記第２の手段はさらに前記ステータス識別子が前記有
効を示すとき前記第１の識別子に基づく指定位置に前記
第２の識別子及び前記第１の制御データを予め格納さ
れ、かつ前記ステータス識別子が前記無効を示すとき前
記第１の識別子に基づく指定位置に前記第２の識別子及
び第２の制御データを予め格納され、 前記第５の手段は前記第２の手段から前記第２の識別子
とともに前記第１の制御データが入力されたとき前記情
報領域の前記データ及び前記第２の識別子を各各通過さ
せ、かつ前記第２の手段から前記第２の識別子とともに
前記第２の制御データが入力されたとき前記情報領域の
前記データ及び前記第２の識別子を空きセル組立てのた
めのデータに変換し、 前記第７の手段は前記第５の手段からの前記情報領域の
前記データと前記第２の識別子とにより有効なセルを組
立て、かつ前記第５の手段からの前記空きセル組立ての
ためのデータにより空きセルを組立て、 前記第８の手段は前記有効セル及び前記空きセルを各各
セルフルーティングスイッチに出力することを特徴とす
る非同期転送モードのためのクロスコネクト通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18964591A JP2853382B2 (ja) | 1990-07-31 | 1991-07-30 | 非同期転送モードのためのクロスコネクト通信装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-202700 | 1990-07-31 | ||
| JP2-202699 | 1990-07-31 | ||
| JP20269990 | 1990-07-31 | ||
| JP20270090 | 1990-07-31 | ||
| JP18964591A JP2853382B2 (ja) | 1990-07-31 | 1991-07-30 | 非同期転送モードのためのクロスコネクト通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537546A JPH0537546A (ja) | 1993-02-12 |
| JP2853382B2 true JP2853382B2 (ja) | 1999-02-03 |
Family
ID=27326205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18964591A Expired - Fee Related JP2853382B2 (ja) | 1990-07-31 | 1991-07-30 | 非同期転送モードのためのクロスコネクト通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853382B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63224445A (ja) * | 1987-03-13 | 1988-09-19 | Nippon Telegr & Teleph Corp <Ntt> | 自己ル−チング通話路 |
| JP2670073B2 (ja) * | 1988-03-19 | 1997-10-29 | 富士通株式会社 | 自己ルーチング交換方式 |
-
1991
- 1991-07-30 JP JP18964591A patent/JP2853382B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0537546A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568477A (en) | Multipurpose packet switching node for a data communication network | |
| US5379295A (en) | Cross-connect system for asynchronous transfer mode | |
| US5732080A (en) | Method and apparatus for controlling data flow within a switching device | |
| US6064674A (en) | Method and apparatus for hardware forwarding of LAN frames over ATM networks | |
| USRE41772E1 (en) | Router device and datagram transfer method for data communication network system | |
| US6147999A (en) | ATM switch capable of routing IP packet | |
| US6389023B1 (en) | Router device and frame transfer method using datalink layer frame switching | |
| JP4602794B2 (ja) | Ａｔｍデータをリアルタイムで再組立するシステム、方法、およびプログラム | |
| US7403532B2 (en) | Method and apparatus for hardware forwarding of LAN frames over ATM networks | |
| US6324164B1 (en) | Asynchronous transfer mode (A.T.M.) protocol adapter for a high speed cell switching system | |
| US6101184A (en) | Data switching method and data switching apparatus for efficiently handling scan data in information communication network | |
| JP3654837B2 (ja) | パケットバッファ装置 | |
| US20040090967A1 (en) | Method and apparatus for hardware forwarding of LAN frames over ATM networks | |
| WO2000076122A2 (en) | Lan emulation using paired unicast and broadcast virtual connections | |
| US6671277B1 (en) | Network relaying apparatus and network relaying method capable of high quality transfer of packets under stable service quality control | |
| US20020181463A1 (en) | System and method for handling asynchronous transfer mode cells | |
| JP2853382B2 (ja) | 非同期転送モードのためのクロスコネクト通信装置 | |
| US5715251A (en) | Local network including concentric main and relief rings | |
| US6466577B1 (en) | Method and apparatus for point-to-point and point-to-multipoint connections in an ATM network | |
| CA2266390A1 (en) | Packet routing in a telecommunications network | |
| JP2980172B2 (ja) | コネクションレス通信装置 | |
| KR100384996B1 (ko) | 비동기 전송모드 셀 스위칭 기능을 이용한 패킷 교환기 구조 및 그 처리방법 | |
| FI103309B (fi) | Pakettien reititys tietoliikennejärjestelmässä | |
| US7492790B2 (en) | Real-time reassembly of ATM data | |
| KR20030078295A (ko) | 멀티 프로토콜 레이블 스위치 망 내 라우터의 가상 채널머징 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |