JPH04354436A - データ合成回路 - Google Patents
データ合成回路Info
- Publication number
- JPH04354436A JPH04354436A JP3129873A JP12987391A JPH04354436A JP H04354436 A JPH04354436 A JP H04354436A JP 3129873 A JP3129873 A JP 3129873A JP 12987391 A JP12987391 A JP 12987391A JP H04354436 A JPH04354436 A JP H04354436A
- Authority
- JP
- Japan
- Prior art keywords
- data
- slot
- circuit
- amorphous
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title claims description 19
- 238000003786 synthesis reaction Methods 0.000 title claims description 19
- 230000005540 biological transmission Effects 0.000 claims description 21
- 238000013500 data storage Methods 0.000 claims description 11
- 230000002194 synthesizing effect Effects 0.000 claims description 3
- 239000000872 buffer Substances 0.000 abstract description 17
- 230000015654 memory Effects 0.000 abstract description 16
- 230000004044 response Effects 0.000 abstract description 3
- 238000012795 verification Methods 0.000 description 21
- 238000012937 correction Methods 0.000 description 16
- 238000004891 communication Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 2
- 150000001768 cations Chemical class 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
- H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
- H04B7/2643—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile using time-division multiple access [TDMA]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、例えば携帯・自動車電
話システムやコードレス電話装置等の移動無線通信シス
テムで使用される基地局または移動局において、複数の
データを合成してスロットデータを作成するために設け
られるデータ合成回路に関する。
話システムやコードレス電話装置等の移動無線通信シス
テムで使用される基地局または移動局において、複数の
データを合成してスロットデータを作成するために設け
られるデータ合成回路に関する。
【０００２】
【従来の技術】近年、移動無線通信システムの一つとし
てディジタル方式を採用したシステムが提唱されている
。この種のシステムは、制御信号だけでなく通話音声等
の通話内容もディジタル化して、このディジタルデータ
を基地局と移動局との間で時分割多元接続（ＴＤＭＡ）
方式により伝送するもので、秘話性の確保、データとの
親和性の向上、無線周波数の有効利用等が可能になる。
てディジタル方式を採用したシステムが提唱されている
。この種のシステムは、制御信号だけでなく通話音声等
の通話内容もディジタル化して、このディジタルデータ
を基地局と移動局との間で時分割多元接続（ＴＤＭＡ）
方式により伝送するもので、秘話性の確保、データとの
親和性の向上、無線周波数の有効利用等が可能になる。
【０００３】図４は、この種のシステムで使用される移
動局用の無線通信装置の構成を示すものである。この装
置は、送信系と受信系と制御系とに大別される。尚、４
０は電源としてのバッテリである。
動局用の無線通信装置の構成を示すものである。この装
置は、送信系と受信系と制御系とに大別される。尚、４
０は電源としてのバッテリである。
【０００４】先ず送信系は、送話器１１と、音声符号器
（ＳＰＣＯＤ）１２と、誤り訂正符号器（ＣＨＣＯＤ）
１３と、ディジタル変調器（ＭＯＤ）１４と、加算器１
５と、電力増幅器（ＰＡ）１６と、高周波スイッチ回路
（ＳＷ）１７と、アンテナ１８とから構成される。音声
符号器１２では、送話器１１から出力された送話信号の
符号化が行なわれる。また誤り訂正符号器１３では、上
記音声符号器１２から出力されたディジタル化送話信号
および制御回路３０から出力されるディジタル化制御信
号の誤り訂正符号化が行なわれ、この誤り訂正符号化後
のデータは制御回路３０に供給される。制御回路３０で
は、上記誤り訂正符号化後のデータに、さらに誤り訂正
符号化が不要なデータが追加されて、ディジタル変調器
１４に供給される。このディジタル変調器１４では、制
御回路３０から供給された送信データに応じた変調信号
が発生される。加算器１５では、この変調信号が周波数
シンセサイザ３１から出力された搬送波信号に加算され
、これにより周波数変換される。そして電力増幅器１６
では、上記加算器１５から出力された無線送信信号が所
定の送信電力に増幅される。高周波スイッチ１７は、制
御回路３０から指定された送信タイムスロットの期間だ
け導通状態となり、この期間に上記電力増幅器１６から
出力された無線送信信号をアンテナ１８に供給してこの
アンテナ１８から図示しない基地局に向けて送出する。
（ＳＰＣＯＤ）１２と、誤り訂正符号器（ＣＨＣＯＤ）
１３と、ディジタル変調器（ＭＯＤ）１４と、加算器１
５と、電力増幅器（ＰＡ）１６と、高周波スイッチ回路
（ＳＷ）１７と、アンテナ１８とから構成される。音声
符号器１２では、送話器１１から出力された送話信号の
符号化が行なわれる。また誤り訂正符号器１３では、上
記音声符号器１２から出力されたディジタル化送話信号
および制御回路３０から出力されるディジタル化制御信
号の誤り訂正符号化が行なわれ、この誤り訂正符号化後
のデータは制御回路３０に供給される。制御回路３０で
は、上記誤り訂正符号化後のデータに、さらに誤り訂正
符号化が不要なデータが追加されて、ディジタル変調器
１４に供給される。このディジタル変調器１４では、制
御回路３０から供給された送信データに応じた変調信号
が発生される。加算器１５では、この変調信号が周波数
シンセサイザ３１から出力された搬送波信号に加算され
、これにより周波数変換される。そして電力増幅器１６
では、上記加算器１５から出力された無線送信信号が所
定の送信電力に増幅される。高周波スイッチ１７は、制
御回路３０から指定された送信タイムスロットの期間だ
け導通状態となり、この期間に上記電力増幅器１６から
出力された無線送信信号をアンテナ１８に供給してこの
アンテナ１８から図示しない基地局に向けて送出する。
【０００５】これに対し受信系は、受信機（ＲＸ）２１
と、ディジタル復調器（ＤＥＭ）２２と、誤り訂正復号
器（ＣＨＤＥＣ）２３と、音声復号器（ＳＰＤＥＣ）２
４と、受話器２５とから構成される。受信機２１では、
所定の無線周波数の受信タイムスロットにおいて、アン
テナ１８および高周波スイッチ１７により受信された無
線受信信号が中間周波信号に周波数変換される。ディジ
タル復調器２２では、上記受信機２１から出力された受
信中間周波信号の復調が行なわれ、この復調された信号
は誤り訂正復号器２３に供給される。またディジタル復
調器２２では、上記受信中間周波信号に対するビット同
期およびスロット同期がとられ、その同期信号は制御回
路３０に供給される。誤り訂正復号器２３では、上記デ
ィジタル復調器２２から出力されたディジタル復調信号
の誤り訂正復号化が行なわれる。そして、この誤り訂正
復号化により得られたディジタル受話信号は音声復号器
２４へ供給され、またディジタル制御信号は制御回路３
０に供給される。音声復号器２４では、上記ディジタル
受話信号の復号化処理が行なわれる。そして、この復号
化処理により復元されたアナログの受話信号は、受話器
２５から拡声出力される。
と、ディジタル復調器（ＤＥＭ）２２と、誤り訂正復号
器（ＣＨＤＥＣ）２３と、音声復号器（ＳＰＤＥＣ）２
４と、受話器２５とから構成される。受信機２１では、
所定の無線周波数の受信タイムスロットにおいて、アン
テナ１８および高周波スイッチ１７により受信された無
線受信信号が中間周波信号に周波数変換される。ディジ
タル復調器２２では、上記受信機２１から出力された受
信中間周波信号の復調が行なわれ、この復調された信号
は誤り訂正復号器２３に供給される。またディジタル復
調器２２では、上記受信中間周波信号に対するビット同
期およびスロット同期がとられ、その同期信号は制御回
路３０に供給される。誤り訂正復号器２３では、上記デ
ィジタル復調器２２から出力されたディジタル復調信号
の誤り訂正復号化が行なわれる。そして、この誤り訂正
復号化により得られたディジタル受話信号は音声復号器
２４へ供給され、またディジタル制御信号は制御回路３
０に供給される。音声復号器２４では、上記ディジタル
受話信号の復号化処理が行なわれる。そして、この復号
化処理により復元されたアナログの受話信号は、受話器
２５から拡声出力される。
【０００６】また制御系は、制御回路（ＣＯＮＴ）３０
と、周波数シンセサイザ（ＳＹＮ）３１と、受信電界強
度検出回路（ＲＳＳＩ）３２と、発信要求スイッチやダ
イヤルキー、液晶表示器等が設けられたコンソールユニ
ット（ＣＵ）３３とを備えている。このうち周波数シン
セサイザ３１は、制御回路３０により指定された制御用
および通話用の各チャネル周波数に対応する局部発振信
号を発生する。受信電界強度検出回路３２では、基地局
から送信された電波の受信電界強度が検出され、その検
出信号は空きチャネルサーチや通信圏外監視のために制
御回路３０に通知される。
と、周波数シンセサイザ（ＳＹＮ）３１と、受信電界強
度検出回路（ＲＳＳＩ）３２と、発信要求スイッチやダ
イヤルキー、液晶表示器等が設けられたコンソールユニ
ット（ＣＵ）３３とを備えている。このうち周波数シン
セサイザ３１は、制御回路３０により指定された制御用
および通話用の各チャネル周波数に対応する局部発振信
号を発生する。受信電界強度検出回路３２では、基地局
から送信された電波の受信電界強度が検出され、その検
出信号は空きチャネルサーチや通信圏外監視のために制
御回路３０に通知される。
【０００７】ところで、通話時にこの移動局装置から基
地局装置へ伝送されるスロットデータのフォーマットは
、例えば図５に示す如く構成される。すなわち、先頭に
は１６ビットのユーザデータＤＡＴＡが配置され、続い
て２８ビットの同期信号ＳＹＮＣ、 １２２ビットのユ
ーザデータＤＡＴＡ、１２ビットの低速制御データＳＡ
ＣＣＨ（Ｓｌｏｗ Ａｓｓｏｃｉａｔｅｄ Ｃｏｎｔｒ
ｏｌ Ｃｈａｎｎｅｌ ）、１２ビットの照合コードＣ
ＤＶＣＣ（Ｃｏｄｅｄ Ｄｉｇｉｔａｌ Ｖｅｒｉｆｉ
ｃａｔｉｏｎ Ｃｏｌｅｒ Ｃｏｄｅ ）が順に配置さ
れ、最後に再び １２２ビットのユーザデータＤＡＴＡ
が配置されている。尚、図示していないが、このスロッ
トデータの頭部には各々６ビットからなるガードタイム
ＧおよびランプタイムＲが配置される。
地局装置へ伝送されるスロットデータのフォーマットは
、例えば図５に示す如く構成される。すなわち、先頭に
は１６ビットのユーザデータＤＡＴＡが配置され、続い
て２８ビットの同期信号ＳＹＮＣ、 １２２ビットのユ
ーザデータＤＡＴＡ、１２ビットの低速制御データＳＡ
ＣＣＨ（Ｓｌｏｗ Ａｓｓｏｃｉａｔｅｄ Ｃｏｎｔｒ
ｏｌ Ｃｈａｎｎｅｌ ）、１２ビットの照合コードＣ
ＤＶＣＣ（Ｃｏｄｅｄ Ｄｉｇｉｔａｌ Ｖｅｒｉｆｉ
ｃａｔｉｏｎ Ｃｏｌｅｒ Ｃｏｄｅ ）が順に配置さ
れ、最後に再び １２２ビットのユーザデータＤＡＴＡ
が配置されている。尚、図示していないが、このスロッ
トデータの頭部には各々６ビットからなるガードタイム
ＧおよびランプタイムＲが配置される。
【０００８】このうち、同期信号ＳＹＮＣおよび照合コ
ードＣＤＶＣＣは、基地局からの指示に従って事前に内
容が固定的に決定されたいわゆる定形データであり、誤
り訂正符号化処理を行なわずに送信される。これに対し
ユーザデータＤＡＴＡおよび低速制御データＳＡＣＣＨ
は、移動局が自主的に生成できスロット毎に内容が変化
するいわゆる不定形データであり、誤り訂正符号化処理
を行なったのち送信される。つまり、スロットデータは
別個に生成される定形データと不定形データとを組み合
わせたデータであり、このためスロットデータを送信す
る際にはこれらの定形および不定形データを制御回路３
０で合成する必要がある。
ードＣＤＶＣＣは、基地局からの指示に従って事前に内
容が固定的に決定されたいわゆる定形データであり、誤
り訂正符号化処理を行なわずに送信される。これに対し
ユーザデータＤＡＴＡおよび低速制御データＳＡＣＣＨ
は、移動局が自主的に生成できスロット毎に内容が変化
するいわゆる不定形データであり、誤り訂正符号化処理
を行なったのち送信される。つまり、スロットデータは
別個に生成される定形データと不定形データとを組み合
わせたデータであり、このためスロットデータを送信す
る際にはこれらの定形および不定形データを制御回路３
０で合成する必要がある。
【０００９】図７は、従来のデータ合成回路の構成の一
例を示すものである。この回路は、ＣＰＵ５０において
、１スロット毎に、誤り訂正符号器１３から供給された
ユーザデータＤＡＴＡおよび低速制御データＳＡＣＣＨ
と、自身で作成した同期信号ＳＹＮＣおよび照合コード
ＣＤＶＣＣとを合成して１スロットデータを作成する。 そして、この１スロットデータをＣＰＵ５０からシフト
レジスタ５１にパラレルに転送したのち、自身の送信ス
ロット期間においてタイミング生成回路５２からゲート
信号を発生してクロックゲート５３を開き、これにより
クロックＣＬＫをシフトレジスタ５１に供給してシフト
レジスタ５１から上記１スロットデータＤＴをシリアル
に読み出すようにしている。
例を示すものである。この回路は、ＣＰＵ５０において
、１スロット毎に、誤り訂正符号器１３から供給された
ユーザデータＤＡＴＡおよび低速制御データＳＡＣＣＨ
と、自身で作成した同期信号ＳＹＮＣおよび照合コード
ＣＤＶＣＣとを合成して１スロットデータを作成する。 そして、この１スロットデータをＣＰＵ５０からシフト
レジスタ５１にパラレルに転送したのち、自身の送信ス
ロット期間においてタイミング生成回路５２からゲート
信号を発生してクロックゲート５３を開き、これにより
クロックＣＬＫをシフトレジスタ５１に供給してシフト
レジスタ５１から上記１スロットデータＤＴをシリアル
に読み出すようにしている。
【００１０】ところがこのような回路では、ＣＰＵ５０
が各スロット毎に定形データである同期信号ＳＹＮＣお
よび照合コードＣＤＶＣＣをその都度作成して、不定形
データであるユーザデータＤＡＴＡおよび低速制御デー
タＳＡＣＣＨと合成しなければならない。このため、Ｃ
ＰＵ５０の処理負担が非常に大きくなる。
が各スロット毎に定形データである同期信号ＳＹＮＣお
よび照合コードＣＤＶＣＣをその都度作成して、不定形
データであるユーザデータＤＡＴＡおよび低速制御デー
タＳＡＣＣＨと合成しなければならない。このため、Ｃ
ＰＵ５０の処理負担が非常に大きくなる。
【００１１】そこで、最近では例えば図８に示すような
データ合成回路が考えられている。この回路は、ＣＰＵ
６０とシフトレジスタ６１との間に２個のバッファメモ
リ６４，６５を設け、これらのバッファメモリ６４，６
５にそれぞれ定形データである同期信号ＳＹＮＣおよび
照合コードＣＤＶＣＣを記憶させるようにしたものであ
る。このような構成であれば、バッファメモリ６４，６
５に一度同期信号ＳＹＮＣおよび照合コードＣＤＶＣＣ
を記憶してしまえば、その後ＣＰＵ６０は同期信号ＳＹ
ＮＣおよび照合コードＣＤＶＣＣを作成する必要がなく
なり、これによりＣＰＵ６０の処理負担は軽減される。
データ合成回路が考えられている。この回路は、ＣＰＵ
６０とシフトレジスタ６１との間に２個のバッファメモ
リ６４，６５を設け、これらのバッファメモリ６４，６
５にそれぞれ定形データである同期信号ＳＹＮＣおよび
照合コードＣＤＶＣＣを記憶させるようにしたものであ
る。このような構成であれば、バッファメモリ６４，６
５に一度同期信号ＳＹＮＣおよび照合コードＣＤＶＣＣ
を記憶してしまえば、その後ＣＰＵ６０は同期信号ＳＹ
ＮＣおよび照合コードＣＤＶＣＣを作成する必要がなく
なり、これによりＣＰＵ６０の処理負担は軽減される。
【００１２】しかし、このような回路には次のような問
題点があった。すなわち、携帯・自動車無線電話システ
ムで使用される無線通信装置では、通話開始前のトレー
ニング期間においてショーテンドバーストを送出する。 ショーテンドバーストとは、基地局に伝搬遅延を測定さ
せるために移動局が例えば２０ｍｓｅｃで繰り返し送出
するもので、例えば図６に示すように定形データである
同期信号ＳＹＮＣおよび照合コードＣＤＶＣＣと、不定
形データ測定データＯＸ４，ＯＸ８，ＯＸ１２，ＯＸ１
６とから構成される。すなわち、ショーテンドバースト
は通話用のスロットデータとそのフォーマットが全く異
なっている。したがって、バッファ６４，６５の位置に
より、スロットデータにおける同期信号ＳＹＮＣおよび
照合コードＣＤＶＣＣの挿入位置が固定された前記従来
の回路では、シーョーテンドバーストについては対応す
ることができず、このためショーテンドバースト合成用
の回路を別に構成しなければならなかった。
題点があった。すなわち、携帯・自動車無線電話システ
ムで使用される無線通信装置では、通話開始前のトレー
ニング期間においてショーテンドバーストを送出する。 ショーテンドバーストとは、基地局に伝搬遅延を測定さ
せるために移動局が例えば２０ｍｓｅｃで繰り返し送出
するもので、例えば図６に示すように定形データである
同期信号ＳＹＮＣおよび照合コードＣＤＶＣＣと、不定
形データ測定データＯＸ４，ＯＸ８，ＯＸ１２，ＯＸ１
６とから構成される。すなわち、ショーテンドバースト
は通話用のスロットデータとそのフォーマットが全く異
なっている。したがって、バッファ６４，６５の位置に
より、スロットデータにおける同期信号ＳＹＮＣおよび
照合コードＣＤＶＣＣの挿入位置が固定された前記従来
の回路では、シーョーテンドバーストについては対応す
ることができず、このためショーテンドバースト合成用
の回路を別に構成しなければならなかった。
【００１３】
【発明が解決しようとする課題】この様に従来のデータ
合成回路は、通話中に送出されるスロットデータについ
ては確かに効果的に合成できるが、例えばショーテンド
バーストのようにフォーマットの異なるスロットデータ
については対応することができないという問題点を有す
るもので、本発明の目的はフォーマットの異なる複数種
のスロットデータに対して、簡単な構成で効果的に対処
することができるデータ合成回路を提供することにある
。
合成回路は、通話中に送出されるスロットデータについ
ては確かに効果的に合成できるが、例えばショーテンド
バーストのようにフォーマットの異なるスロットデータ
については対応することができないという問題点を有す
るもので、本発明の目的はフォーマットの異なる複数種
のスロットデータに対して、簡単な構成で効果的に対処
することができるデータ合成回路を提供することにある
。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に本発明は、不定形データを一時保持するためのデータ
保持手段と、定形データを反復出力可能に記憶保持する
ためのデータ記憶手段と、読出し制御手段および合成手
段とを備える。そして、読出し制御手段により、送信ス
ロット期間に、上記データ保持手段およびデータ記憶手
段から、送出すべきスロットデータのフォーマットに応
じて予め設定された所定のタイミングで前記不定形デー
タおよび定形データを選択的にシリアルに出力させ、こ
れらの不定形データおよび定形データのシリアルデータ
列を上記合成手段で合成してスロットデータとして出力
するようにしたものである。
に本発明は、不定形データを一時保持するためのデータ
保持手段と、定形データを反復出力可能に記憶保持する
ためのデータ記憶手段と、読出し制御手段および合成手
段とを備える。そして、読出し制御手段により、送信ス
ロット期間に、上記データ保持手段およびデータ記憶手
段から、送出すべきスロットデータのフォーマットに応
じて予め設定された所定のタイミングで前記不定形デー
タおよび定形データを選択的にシリアルに出力させ、こ
れらの不定形データおよび定形データのシリアルデータ
列を上記合成手段で合成してスロットデータとして出力
するようにしたものである。
【００１５】
【作用】この結果本発明によれば、不定形データはデー
タ保持手段に一時保持されるとともに、この不定形デー
タとは独立して、定形データは反復出力が可能なデータ
記憶手段に記憶保持される。したがって、上記データ保
持手段およびデータ記憶手段を任意のタイミングで選択
的に読出し制御することにより、定形データおよび不定
形データをそれぞれ任意の順序で読出し、これにより任
意のフォーマットのスロットデータを合成することがで
きる。すなわち、如何なるフォーマットのスロットデー
タについても、データ保持手段およびデータ記憶手段の
読出しタイミングを適宜制御することによりもれなく合
成することが可能となる。また、定形データはデータ記
憶手段に反復出力可能に記憶保持されるので、ＣＰＵは
定形データを一度作成してしまえば後に作成する必要が
なく、これによりＣＰＵの処理負担は軽減される。
タ保持手段に一時保持されるとともに、この不定形デー
タとは独立して、定形データは反復出力が可能なデータ
記憶手段に記憶保持される。したがって、上記データ保
持手段およびデータ記憶手段を任意のタイミングで選択
的に読出し制御することにより、定形データおよび不定
形データをそれぞれ任意の順序で読出し、これにより任
意のフォーマットのスロットデータを合成することがで
きる。すなわち、如何なるフォーマットのスロットデー
タについても、データ保持手段およびデータ記憶手段の
読出しタイミングを適宜制御することによりもれなく合
成することが可能となる。また、定形データはデータ記
憶手段に反復出力可能に記憶保持されるので、ＣＰＵは
定形データを一度作成してしまえば後に作成する必要が
なく、これによりＣＰＵの処理負担は軽減される。
【００１６】
【実施例】図１は、本発明の一実施例におけるデータ合
成回路の構成を示す回路ブロック図である。
成回路の構成を示す回路ブロック図である。
【００１７】この回路は、図４に示した制御回路３０の
主制御部として機能するＣＰＵ７０と、第１、第２およ
び第３のシフトレジスタ７１，７２，７３と、第１およ
び第２のバッファメモリ７４，７５と、タイミング生成
回路７６と、オアゲート回路７７と、上記各シフトレジ
スタ７１，７２，７３に各々対応して設けられた第１、
第２および第３のクロックゲート８１，８２，８３とか
ら構成される。
主制御部として機能するＣＰＵ７０と、第１、第２およ
び第３のシフトレジスタ７１，７２，７３と、第１およ
び第２のバッファメモリ７４，７５と、タイミング生成
回路７６と、オアゲート回路７７と、上記各シフトレジ
スタ７１，７２，７３に各々対応して設けられた第１、
第２および第３のクロックゲート８１，８２，８３とか
ら構成される。
【００１８】上記各シフトレジスタ７１，７２，７３の
うち第１のシフトレジスタ７１は、スロット毎に内容が
変化するユーザデータＤＡＴＡや制御データＳＡＣＣＨ
等の不定形データを一時保持してシリアルデータ列に変
換して出力するためのもので、１スロットにおける上記
不定形データの最大長に応じた記憶容量を有している。 第２のシフトレジスタ７２は、同期信号ＳＹＮＣを一時
保持したのちシリアルデータ列に変換して出力するため
のもので、この同期信号ＳＹＮＣの長さ（２８ビット）
に対応する記憶容量を有している。第３のシフトレジス
タ７３は、照合コードＣＤＶＣＣを一時保持したのちシ
リアルデータ列に変換して出力するためのもので、この
照合コードＣＤＶＣＣの長さ（１２ビット）に応じた記
憶容量を有している。また、バッファメモリ７４，７５
は、それぞれＣＰＵ７０から供給された定形データであ
る同期信号ＳＹＮＣおよび照合コードＣＤＶＣＣを反復
出力が可能に記憶し、タイミング生成回路７６からの読
出し指令に応じてこれらの信号を読出してシフトレジス
タ７２，７３にパラレルに転送するものである。
うち第１のシフトレジスタ７１は、スロット毎に内容が
変化するユーザデータＤＡＴＡや制御データＳＡＣＣＨ
等の不定形データを一時保持してシリアルデータ列に変
換して出力するためのもので、１スロットにおける上記
不定形データの最大長に応じた記憶容量を有している。 第２のシフトレジスタ７２は、同期信号ＳＹＮＣを一時
保持したのちシリアルデータ列に変換して出力するため
のもので、この同期信号ＳＹＮＣの長さ（２８ビット）
に対応する記憶容量を有している。第３のシフトレジス
タ７３は、照合コードＣＤＶＣＣを一時保持したのちシ
リアルデータ列に変換して出力するためのもので、この
照合コードＣＤＶＣＣの長さ（１２ビット）に応じた記
憶容量を有している。また、バッファメモリ７４，７５
は、それぞれＣＰＵ７０から供給された定形データであ
る同期信号ＳＹＮＣおよび照合コードＣＤＶＣＣを反復
出力が可能に記憶し、タイミング生成回路７６からの読
出し指令に応じてこれらの信号を読出してシフトレジス
タ７２，７３にパラレルに転送するものである。
【００１９】タイミング生成回路７６は、ＣＰＵ７０か
ら供給されるスロット同期信号に同期して、上記各シフ
トレジスタ７１，７２，７３に一時保持された不定形デ
ータと、定形データである同期信号ＳＹＮＣおよび照合
コードＣＤＶＣＣの読出しタイミングをそれぞれ指定す
るタイミング信号ＴＳ１，ＴＳ２，ＴＳ３を発生して、
各クロックゲート８１，８２，８３に供給する。これら
のクロックゲート８１，８２，８３は、上記タイミング
生成回路７６から供給されたタイミング信号ＴＳ１，Ｔ
Ｓ２，ＴＳ３に応じてゲート開となり、これによりシフ
ト用のクロックＣＬＫを上記各シフトレジスタ７１，７
２，７３に供給する。尚、上記バッファメモリ７４，７
５に対する書込み指令および読出し指令についても、上
記タイミング生成回路７６から発生される。
ら供給されるスロット同期信号に同期して、上記各シフ
トレジスタ７１，７２，７３に一時保持された不定形デ
ータと、定形データである同期信号ＳＹＮＣおよび照合
コードＣＤＶＣＣの読出しタイミングをそれぞれ指定す
るタイミング信号ＴＳ１，ＴＳ２，ＴＳ３を発生して、
各クロックゲート８１，８２，８３に供給する。これら
のクロックゲート８１，８２，８３は、上記タイミング
生成回路７６から供給されたタイミング信号ＴＳ１，Ｔ
Ｓ２，ＴＳ３に応じてゲート開となり、これによりシフ
ト用のクロックＣＬＫを上記各シフトレジスタ７１，７
２，７３に供給する。尚、上記バッファメモリ７４，７
５に対する書込み指令および読出し指令についても、上
記タイミング生成回路７６から発生される。
【００２０】オアゲート回路７７は、上記第１、第２お
よび第３のシフトレジスタからシフト出力されたシリア
ルデータ列を合成してスロットデータＤＴとして図４に
示すディジタル変調器１４に供給する。次に以上のよう
に構成された回路の動作を説明する。
よび第３のシフトレジスタからシフト出力されたシリア
ルデータ列を合成してスロットデータＤＴとして図４に
示すディジタル変調器１４に供給する。次に以上のよう
に構成された回路の動作を説明する。
【００２１】先ず、通話用のスロットデータを送信する
場合には、ＣＰＵ７０は定形データである同期信号ＳＹ
ＮＣおよび照合コードＣＤＶＣＣを作成して、これらを
それぞれバッファメモリ７２，７３に供給する。このと
きタイミング生成回路７６からは書込み指令が出力され
、これにより上記同期信号ＳＹＮＣおよび照合コードＣ
ＤＶＣＣは各々バッファメモリ７４，７５に書込まれる
。また、この書込み終了後にタイミング生成回路７６か
らは読出し指令が出力され、これにより上記同期信号Ｓ
ＹＮＣおよび照合コードＣＤＶＣＣは各々バッファメモ
リ７４，７５から読出されて第２および第３のシフトレ
ジスタ７２，７３にパラレルに転送される。
場合には、ＣＰＵ７０は定形データである同期信号ＳＹ
ＮＣおよび照合コードＣＤＶＣＣを作成して、これらを
それぞれバッファメモリ７２，７３に供給する。このと
きタイミング生成回路７６からは書込み指令が出力され
、これにより上記同期信号ＳＹＮＣおよび照合コードＣ
ＤＶＣＣは各々バッファメモリ７４，７５に書込まれる
。また、この書込み終了後にタイミング生成回路７６か
らは読出し指令が出力され、これにより上記同期信号Ｓ
ＹＮＣおよび照合コードＣＤＶＣＣは各々バッファメモ
リ７４，７５から読出されて第２および第３のシフトレ
ジスタ７２，７３にパラレルに転送される。
【００２２】また、ＣＰＵ７０は、自局の送信スロット
において送信するユーザデータＤＡＴＡおよび制御デー
タＳＡＣＣＨを、先行する他のスロットの期間において
誤り訂正符号化器１３から取込んで、第１のシフトレジ
スタ７１へパラレルに転送する。
において送信するユーザデータＤＡＴＡおよび制御デー
タＳＡＣＣＨを、先行する他のスロットの期間において
誤り訂正符号化器１３から取込んで、第１のシフトレジ
スタ７１へパラレルに転送する。
【００２３】さて、この状態で自局の送信スロット期間
になると、ＣＰＵ７０の指示に従ってタイミング生成回
路７６から、図５に示した通話用スロットデータのフォ
ーマットに応じて所定のタイミングでタイミング信号Ｔ
Ｓ１，ＴＳ２，ＴＳ３が出力される。図２はそのタイミ
ングを示すものである。
になると、ＣＰＵ７０の指示に従ってタイミング生成回
路７６から、図５に示した通話用スロットデータのフォ
ーマットに応じて所定のタイミングでタイミング信号Ｔ
Ｓ１，ＴＳ２，ＴＳ３が出力される。図２はそのタイミ
ングを示すものである。
【００２４】すなわち、スロットデータＤＴ中の先頭の
ユーザデータＤＡＴＡの送出期間ではタイミング信号Ｔ
Ｓ１が“Ｈ”となる。このため、クロックゲート８１が
ゲート開となってシフトレジスタ７１にシフトクロック
ＣＬＫが供給され、これによりシフトレジスタ７１に保
持されていたユーザデータＤＡＴＡがシリアル出力され
る。そして、このユーザデータＤＡＴＡのシリアルデー
タ列はオアゲート回路７７を経て後段のディジタル変調
器１４に供給される。次に、同期信号ＳＹＮＣの送出期
間になるとタイミング信号ＴＳ２が“Ｈ”となる。した
がって、この場合にはクロックゲート８２がゲート開と
なってシフトレジスタ７２にシフトクロックＣＬＫが供
給され、これにより同期信号ＳＹＮＣがシリアル出力さ
れる。そして、この同期信号ＳＹＮＣは、上記ユーザデ
ータＤＡＴＡに続いてオアゲート回路７７を通過してデ
ィジタル変調器１４に供給される。
ユーザデータＤＡＴＡの送出期間ではタイミング信号Ｔ
Ｓ１が“Ｈ”となる。このため、クロックゲート８１が
ゲート開となってシフトレジスタ７１にシフトクロック
ＣＬＫが供給され、これによりシフトレジスタ７１に保
持されていたユーザデータＤＡＴＡがシリアル出力され
る。そして、このユーザデータＤＡＴＡのシリアルデー
タ列はオアゲート回路７７を経て後段のディジタル変調
器１４に供給される。次に、同期信号ＳＹＮＣの送出期
間になるとタイミング信号ＴＳ２が“Ｈ”となる。した
がって、この場合にはクロックゲート８２がゲート開と
なってシフトレジスタ７２にシフトクロックＣＬＫが供
給され、これにより同期信号ＳＹＮＣがシリアル出力さ
れる。そして、この同期信号ＳＹＮＣは、上記ユーザデ
ータＤＡＴＡに続いてオアゲート回路７７を通過してデ
ィジタル変調器１４に供給される。
【００２５】以後同様に、スロットデータＤＴのフォー
マットに応じて、タイミング生成回路７６からタイミン
グ信号ＴＳ１，ＴＳ２，ＴＳ３が選択的に出力され、こ
れによりシフトレジスタ７１，７２，７３に保持されて
いるユーザデータＤＡＴＡや制御データＳＡＣＣＨ、照
合コードＣＤＶＣＣが選択的にシフト出力されて、オア
ゲート回路７７を経てディジタル変調器１４に供給され
る。かくして、１スロットにおける通話スロットデータ
ＤＴの合成が終了し、以後自局の送信スロット期間毎に
以上の動作が繰り返される。
マットに応じて、タイミング生成回路７６からタイミン
グ信号ＴＳ１，ＴＳ２，ＴＳ３が選択的に出力され、こ
れによりシフトレジスタ７１，７２，７３に保持されて
いるユーザデータＤＡＴＡや制御データＳＡＣＣＨ、照
合コードＣＤＶＣＣが選択的にシフト出力されて、オア
ゲート回路７７を経てディジタル変調器１４に供給され
る。かくして、１スロットにおける通話スロットデータ
ＤＴの合成が終了し、以後自局の送信スロット期間毎に
以上の動作が繰り返される。
【００２６】一方、ショーテンドバーストを送出する場
合には、ＣＰＵ７０は前記通話用のスロットデータの場
合と同様に、先ず定形データである同期信号ＳＹＮＣお
よび照合コードＣＤＶＣＣを作成して、これらをそれぞ
れバッファメモリ７２，７３に供給する。これらの同期
信号ＳＹＮＣおよび照合コードＣＤＶＣＣは、タイミン
グ生成回路７６から発生される書込み指令に従ってバッ
ファメモリ７４，７５に書込まれる。つまり、同期信号
ＳＹＮＣおよび照合コードＣＤＶＣＣは、反復出力が可
能な状態に記憶保持される。
合には、ＣＰＵ７０は前記通話用のスロットデータの場
合と同様に、先ず定形データである同期信号ＳＹＮＣお
よび照合コードＣＤＶＣＣを作成して、これらをそれぞ
れバッファメモリ７２，７３に供給する。これらの同期
信号ＳＹＮＣおよび照合コードＣＤＶＣＣは、タイミン
グ生成回路７６から発生される書込み指令に従ってバッ
ファメモリ７４，７５に書込まれる。つまり、同期信号
ＳＹＮＣおよび照合コードＣＤＶＣＣは、反復出力が可
能な状態に記憶保持される。
【００２７】また、ＣＰＵ７０は、不定形データである
測定データＯＸ４，ＯＸ８，ＯＸ１２，ＯＸ１６をそれ
ぞれ作成し、これらのデータ列を第１のシフトレジスタ
７１へパラレルに転送する。
測定データＯＸ４，ＯＸ８，ＯＸ１２，ＯＸ１６をそれ
ぞれ作成し、これらのデータ列を第１のシフトレジスタ
７１へパラレルに転送する。
【００２８】さて、この状態で自局の送信スロット期間
になると、ＣＰＵ７０の指示に従ってタイミング生成回
路７６から、図６に示したショーテンドバーストのフォ
ーマットに応じて所定のタイミングでタイミング信号Ｔ
Ｓ１，ＴＳ２，ＴＳ３が出力される。図３はそのタイミ
ングを示すものである。
になると、ＣＰＵ７０の指示に従ってタイミング生成回
路７６から、図６に示したショーテンドバーストのフォ
ーマットに応じて所定のタイミングでタイミング信号Ｔ
Ｓ１，ＴＳ２，ＴＳ３が出力される。図３はそのタイミ
ングを示すものである。
【００２９】すなわち、先頭の同期信号ＳＹＮＣの送出
期間ではタイミング信号ＴＳ２が“Ｈ”となる。このた
め、クロックゲート８２がゲート開となってシフトレジ
スタ７２にシフトクロックＣＬＫが供給され、これによ
りシフトレジスタ７２に保持されていた同期信号ＳＹＮ
Ｃがシリアル出力される。そして、この同期信号ＳＹＮ
Ｃのシリアルデータ列はオアゲート回路７７を経て後段
のディジタル変調器１４に供給される。次に、照合コー
ドＣＤＶＣＣの送出期間になるとタイミング信号ＴＳ３
が“Ｈ”となる。したがって、この場合にはクロックゲ
ート８３がゲート開となってシフトレジスタ７３にシフ
トクロックＣＬＫが供給され、これにより照合コードＣ
ＤＶＣＣがシリアル出力される。そして、この照合コー
ドＣＤＶＣＣは、上記同期信号ＳＹＮＣに続いてオアゲ
ート回路７７を通過してディジタル変調器１４に供給さ
れる。
期間ではタイミング信号ＴＳ２が“Ｈ”となる。このた
め、クロックゲート８２がゲート開となってシフトレジ
スタ７２にシフトクロックＣＬＫが供給され、これによ
りシフトレジスタ７２に保持されていた同期信号ＳＹＮ
Ｃがシリアル出力される。そして、この同期信号ＳＹＮ
Ｃのシリアルデータ列はオアゲート回路７７を経て後段
のディジタル変調器１４に供給される。次に、照合コー
ドＣＤＶＣＣの送出期間になるとタイミング信号ＴＳ３
が“Ｈ”となる。したがって、この場合にはクロックゲ
ート８３がゲート開となってシフトレジスタ７３にシフ
トクロックＣＬＫが供給され、これにより照合コードＣ
ＤＶＣＣがシリアル出力される。そして、この照合コー
ドＣＤＶＣＣは、上記同期信号ＳＹＮＣに続いてオアゲ
ート回路７７を通過してディジタル変調器１４に供給さ
れる。
【００３０】また、定形データである上記同期信号ＳＹ
ＮＣおよび照合コードＣＤＶＣＣの送出が終了すると、
その都度タイミング生成回路７６からバッファメモリ７
４，７５に対し読出し指令が供給される。このため、各
シフトレジスタ７２，７３には、定形データのシフト出
力後に即時バッファメモリ７４，７５に記憶されている
同期信号ＳＹＮＣおよび照合コードＣＤＶＣＣが再セッ
トされる。
ＮＣおよび照合コードＣＤＶＣＣの送出が終了すると、
その都度タイミング生成回路７６からバッファメモリ７
４，７５に対し読出し指令が供給される。このため、各
シフトレジスタ７２，７３には、定形データのシフト出
力後に即時バッファメモリ７４，７５に記憶されている
同期信号ＳＹＮＣおよび照合コードＣＤＶＣＣが再セッ
トされる。
【００３１】以後同様に、ショーテンドバーストのフォ
ーマットに応じて、タイミング生成回路７６から図３に
示す如くタイミング信号ＴＳ１，ＴＳ２，ＴＳ３が選択
的に出力され、これによりシフトレジスタ７１，７２，
７３に保持されている測定データ、同期信号ＳＹＮＣお
よび照合コードＣＤＶＣＣが選択的にシフト出力されて
、オアゲート回路７７を経てディジタル変調器１４に供
給される。かくして１スロットにおけるショーテンドバ
ーストの合成が終了し、以後自局の送信スロット期間毎
に以上の動作が繰り返される。
ーマットに応じて、タイミング生成回路７６から図３に
示す如くタイミング信号ＴＳ１，ＴＳ２，ＴＳ３が選択
的に出力され、これによりシフトレジスタ７１，７２，
７３に保持されている測定データ、同期信号ＳＹＮＣお
よび照合コードＣＤＶＣＣが選択的にシフト出力されて
、オアゲート回路７７を経てディジタル変調器１４に供
給される。かくして１スロットにおけるショーテンドバ
ーストの合成が終了し、以後自局の送信スロット期間毎
に以上の動作が繰り返される。
【００３２】このように本実施例によれば、スロット毎
に内容が変化する不定形データをシフト出力するシフト
レジスタ７１とは独立して、定形データである同期信号
ＳＹＮＣおよび照合コードＣＤＶＣＣをシフト出力する
シフトレジスタ７２，７３を各々設け、送出しようとす
るスロットデータのフォーマットに応じて、タイミング
生成回路７６からタイミング信号ＴＳ１，ＴＳ２，ＴＳ
３を選択的に発生して上記各シフトレジスタ７１，７２
，７３の保持データをシフト出力させるようにしたので
、通話用のスロットデータばかりでなく、フォーマット
の異なるショーテンドバーストについても何ら支障なく
合成することができる。したがって、通話用のスロット
データの合成回路と、ショーテンドバーストの合成回路
とを各々設けなくてもよいので、その分回路構成を簡単
化することができる。
に内容が変化する不定形データをシフト出力するシフト
レジスタ７１とは独立して、定形データである同期信号
ＳＹＮＣおよび照合コードＣＤＶＣＣをシフト出力する
シフトレジスタ７２，７３を各々設け、送出しようとす
るスロットデータのフォーマットに応じて、タイミング
生成回路７６からタイミング信号ＴＳ１，ＴＳ２，ＴＳ
３を選択的に発生して上記各シフトレジスタ７１，７２
，７３の保持データをシフト出力させるようにしたので
、通話用のスロットデータばかりでなく、フォーマット
の異なるショーテンドバーストについても何ら支障なく
合成することができる。したがって、通話用のスロット
データの合成回路と、ショーテンドバーストの合成回路
とを各々設けなくてもよいので、その分回路構成を簡単
化することができる。
【００３３】また、上記定形データ用のシフトレジスタ
７２，７３にバッファメモリ７４，７５を付設し、ＣＰ
Ｕ７０から供給された同期信号ＳＹＮＣおよび照合コー
ドＣＤＶＣＣを記憶保持するようにしたので、ＣＰＵ７
０は各スロット毎に定形データである同期信号ＳＹＮＣ
および照合コードＣＤＶＣＣを作成する必要がなくなり
、これによりＣＰＵ７０の処理負担を軽減することがで
きる。
７２，７３にバッファメモリ７４，７５を付設し、ＣＰ
Ｕ７０から供給された同期信号ＳＹＮＣおよび照合コー
ドＣＤＶＣＣを記憶保持するようにしたので、ＣＰＵ７
０は各スロット毎に定形データである同期信号ＳＹＮＣ
および照合コードＣＤＶＣＣを作成する必要がなくなり
、これによりＣＰＵ７０の処理負担を軽減することがで
きる。
【００３４】尚、本発明は上記実施例に限定されるもの
ではない。例えば、上記実施例では携帯・自動車無線通
信システムの移動局装置に適用した場合を例にとって説
明したが、基地局装置に適用してもよく、また他の移動
無線通信システムの通信装置に適用してもよい。さらに
、無線通信装置に限らず、有線通信装置やコンピュータ
等の情報処理装置等に適用してもよい。
ではない。例えば、上記実施例では携帯・自動車無線通
信システムの移動局装置に適用した場合を例にとって説
明したが、基地局装置に適用してもよく、また他の移動
無線通信システムの通信装置に適用してもよい。さらに
、無線通信装置に限らず、有線通信装置やコンピュータ
等の情報処理装置等に適用してもよい。
【００３５】その他、不定形データを一時保持するため
のデータ保持手段、定形データを反復出力可能に記憶保
持するためのデータ記憶手段、タイミング生成手段およ
び合成手段の回路構成についても、本発明の要旨を逸脱
しない範囲で種々変形して実施できる。
のデータ保持手段、定形データを反復出力可能に記憶保
持するためのデータ記憶手段、タイミング生成手段およ
び合成手段の回路構成についても、本発明の要旨を逸脱
しない範囲で種々変形して実施できる。
【００３６】
【発明の効果】以上詳述したように本発明は、不定形デ
ータを一時保持するためのデータ保持手段と、定形デー
タを反復出力可能に記憶保持するためのデータ記憶手段
と、読出し制御手段および合成手段とを備え、読出し制
御手段により、送信スロット期間に、上記データ保持手
段およびデータ記憶手段から、送出すべきスロットデー
タのフォーマットに応じて予め設定された所定のタイミ
ングで前記不定形データおよび定形データを選択的にシ
リアルに出力させ、これらの不定形データおよび定形デ
ータのシリアルデータ列を上記合成手段で合成してスロ
ットデータとして出力するようにしたものである。
ータを一時保持するためのデータ保持手段と、定形デー
タを反復出力可能に記憶保持するためのデータ記憶手段
と、読出し制御手段および合成手段とを備え、読出し制
御手段により、送信スロット期間に、上記データ保持手
段およびデータ記憶手段から、送出すべきスロットデー
タのフォーマットに応じて予め設定された所定のタイミ
ングで前記不定形データおよび定形データを選択的にシ
リアルに出力させ、これらの不定形データおよび定形デ
ータのシリアルデータ列を上記合成手段で合成してスロ
ットデータとして出力するようにしたものである。
【００３７】したがって本発明によれば、フォーマット
の異なる複数種のスロットデータに対して、簡単な構成
で効果的に対処することができるデータ合成回路を提供
することができる。
の異なる複数種のスロットデータに対して、簡単な構成
で効果的に対処することができるデータ合成回路を提供
することができる。
【図１】本発明の一実施例におけるデータ合成回路の構
成を示す回路ブロック図。
成を示す回路ブロック図。
【図２】図１に示した回路の動作説明に使用するタイミ
ング図。
ング図。
【図３】図１に示した回路の動作説明に使用するタイミ
ング図。
ング図。
【図４】携帯・自動車無線電話システムで使用されるデ
ィジタル無線通信装置の構成の一例を示す回路ブロック
図。
ィジタル無線通信装置の構成の一例を示す回路ブロック
図。
【図５】通話用スロットデータのフォーマットを示す図
。
。
【図６】ショーテンドバーストのフォーマットを示す図
。
。
【図７】従来のデータ合成回路の一例を示す回路ブロッ
ク図。
ク図。
【図８】従来のデータ合成回路の他の例を示す回路ブロ
ック図。
ック図。
１１…送話器、１２…音声符号器（ＳＰＣＯＤ）、１３
…誤り訂正符号器（ＣＨＣＯＤ）、１４…ディジタル変
調器（ＭＯＤ）、１５…加算器、１６…電力増幅器（Ｐ
Ａ）、１７…高周波スイッチ（ＳＷ）、１８…アンテナ
、２１…受信機（ＲＸ）、２２…ディジタル復調器（Ｄ
ＥＭＯＤ）、２３…誤り訂正復号器（ＣＨＤＥＣ）、２
４…音声復号器（ＳＰＤＥＣ）、２５…受話器、３０…
制御回路（ＣＯＮＴ）、３１…周波数シンセサイザ（Ｓ
ＹＮ）、３２…受信電界強度検出回路（ＲＳＳＩ）、３
３…コンソールユニット（ＣＵ）、４０…バッテリ（Ｂ
ＡＴＴ）、７０…ＣＰＵ、７１，７２，７３…シフトレ
ジスタ、７４，７５…バッファメモリ、７６…タイミン
グ生成回路、７７…オアゲート回路、８１，８２，８３
…クロックゲート、ＤＡＴＡ…ユーザデータ、ＳＡＣＣ
Ｈ…制御データ、ＳＹＮＣ…同期信号、ＣＤＶＣＣ…照
合コード、ＯＸ４，ＯＸ８，ＯＸ１２，ＯＸ１６…測定
データ。
…誤り訂正符号器（ＣＨＣＯＤ）、１４…ディジタル変
調器（ＭＯＤ）、１５…加算器、１６…電力増幅器（Ｐ
Ａ）、１７…高周波スイッチ（ＳＷ）、１８…アンテナ
、２１…受信機（ＲＸ）、２２…ディジタル復調器（Ｄ
ＥＭＯＤ）、２３…誤り訂正復号器（ＣＨＤＥＣ）、２
４…音声復号器（ＳＰＤＥＣ）、２５…受話器、３０…
制御回路（ＣＯＮＴ）、３１…周波数シンセサイザ（Ｓ
ＹＮ）、３２…受信電界強度検出回路（ＲＳＳＩ）、３
３…コンソールユニット（ＣＵ）、４０…バッテリ（Ｂ
ＡＴＴ）、７０…ＣＰＵ、７１，７２，７３…シフトレ
ジスタ、７４，７５…バッファメモリ、７６…タイミン
グ生成回路、７７…オアゲート回路、８１，８２，８３
…クロックゲート、ＤＡＴＡ…ユーザデータ、ＳＡＣＣ
Ｈ…制御データ、ＳＹＮＣ…同期信号、ＣＤＶＣＣ…照
合コード、ＯＸ４，ＯＸ８，ＯＸ１２，ＯＸ１６…測定
データ。
Claims (1)
- 【請求項１】 送信スロット毎に内容が変化する不定
形データと内容が固定された定形データとを所定の順序
に配列してスロットデータを作成するデータ合成回路に
おいて、前記不定形データを一時保持するためのデータ
保持手段と、前記定形データを反復出力可能に記憶保持
するためのデータ記憶手段と、送信スロット期間に、前
記データ保持手段およびデータ記憶手段から、送出すべ
きスロットデータのフォーマットに応じて予め設定され
た所定のタイミングで前記不定形データおよび定形デー
タを選択的にシリアルに出力させるタイミング生成手段
と、前記データ保持手段およびデータ記憶手段から出力
された不定形データおよび定形データのシリアルデータ
列を合成してスロットデータとして出力する合成手段と
を具備したことを特徴とするデータ合成回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03129873A JP3085731B2 (ja) | 1991-05-31 | 1991-05-31 | データ合成回路 |
| US08/312,658 US5592489A (en) | 1991-05-31 | 1994-09-27 | Data combination circuit device and data combination method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03129873A JP3085731B2 (ja) | 1991-05-31 | 1991-05-31 | データ合成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04354436A true JPH04354436A (ja) | 1992-12-08 |
| JP3085731B2 JP3085731B2 (ja) | 2000-09-11 |
Family
ID=15020422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03129873A Expired - Fee Related JP3085731B2 (ja) | 1991-05-31 | 1991-05-31 | データ合成回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5592489A (ja) |
| JP (1) | JP3085731B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140343322A1 (en) * | 2013-05-20 | 2014-11-20 | Cosma S.P.A. | Process for preparing levomilnacipran hcl |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1141818B1 (en) * | 1999-10-13 | 2009-12-23 | Koninklijke Philips Electronics N.V. | Device with speech signal input means and control signal input means |
| CN103309981B (zh) * | 2013-06-17 | 2016-06-01 | 南京发艾博光电科技有限公司 | 一种具有高存储效率的adc数据组织系统及其方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4427980A (en) * | 1981-10-13 | 1984-01-24 | Motorola, Inc. | Encoder for transmitted message activation code |
| CA1309519C (en) * | 1987-03-17 | 1992-10-27 | Antonio Cantoni | Transfer of messages in a multiplexed system |
| US5042082A (en) * | 1989-06-26 | 1991-08-20 | Telefonaktiebolaget L. M. Ericsson | Mobile assisted handoff |
| US5008953A (en) * | 1989-06-26 | 1991-04-16 | Telefonaktiebolaget L M Ericsson | Mobile station link supervision utilizing digital voice color codes |
| JPH03154437A (ja) * | 1989-11-13 | 1991-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 着信制御方式 |
| SE465797B (sv) * | 1990-03-07 | 1991-10-28 | Ericsson Telefon Ab L M | Foerfarande att oeverfoera synkroniseringsinformation vid krypterad oeverfoering i ett mobilradiosystem |
| US5054020A (en) * | 1990-04-11 | 1991-10-01 | Digital Access Corporation | Apparatus for high speed data communication with asynchronous/synchronous and synchronous/asynchronous data conversion |
-
1991
- 1991-05-31 JP JP03129873A patent/JP3085731B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-27 US US08/312,658 patent/US5592489A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140343322A1 (en) * | 2013-05-20 | 2014-11-20 | Cosma S.P.A. | Process for preparing levomilnacipran hcl |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3085731B2 (ja) | 2000-09-11 |
| US5592489A (en) | 1997-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61281648A (ja) | 多重アクセス動作を有するデイジタル通信におけるランダム・アクセス動作用のコ−ダ・パケツト化器 | |
| US5583915A (en) | Digital radio telephone apparatus having automatic answering/recording functions | |
| US6085072A (en) | Telephone system and voice encoding/decoding method | |
| JPH04354436A (ja) | データ合成回路 | |
| JP2600509B2 (ja) | ディジタル無線伝送方式 | |
| US5511237A (en) | Digital portable telephone apparatus with holding function and holding tone transmission method therefor | |
| JP3213389B2 (ja) | 時分割多重通信装置 | |
| JPH04317226A (ja) | データ合成回路 | |
| JP3345552B2 (ja) | データ通信におけるインターリーブ処理装置 | |
| CN100505615C (zh) | 在两个时钟域间交换数据信号的装置 | |
| JPH07231480A (ja) | ディジタル無線通信装置 | |
| JP3530548B2 (ja) | 画像復号化装置及びその方法 | |
| JP2799945B2 (ja) | 携帯電話システム | |
| US20030223412A1 (en) | Message-type data communication apparatus used in a DECT system | |
| JP2962288B2 (ja) | ディジタルコードレス電話機 | |
| JPH07170513A (ja) | 画像符号化復号化方法 | |
| JPH08242200A (ja) | デジタル無線電話装置 | |
| JPS6190544A (ja) | シンプレツクス無線チヤネルによるデユプレツクス送信方法および装置 | |
| JPH1042002A (ja) | 情報中継装置 | |
| JPH08163099A (ja) | 通信装置 | |
| JP2713260B2 (ja) | デジタルコ−ドレス電話 | |
| JPH07235977A (ja) | 録音機能付き通信装置 | |
| JPH0888606A (ja) | 音声符復号装置 | |
| JPS63246046A (ja) | 秘話方式 | |
| JPH06252913A (ja) | 同期語多重化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |