JP3345552B2 - データ通信におけるインターリーブ処理装置 - Google Patents
データ通信におけるインターリーブ処理装置Info
- Publication number
- JP3345552B2 JP3345552B2 JP19793696A JP19793696A JP3345552B2 JP 3345552 B2 JP3345552 B2 JP 3345552B2 JP 19793696 A JP19793696 A JP 19793696A JP 19793696 A JP19793696 A JP 19793696A JP 3345552 B2 JP3345552 B2 JP 3345552B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- decoding
- interleave
- receiving
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 14
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Description
【0001】
【発明の属する技術分野】この発明は、主に無線による
データ通信においてインターリーブを行なう場合に通信
効率を向上させることができる、データ通信におけるイ
ンターリーブ処理装置に関するものである。
データ通信においてインターリーブを行なう場合に通信
効率を向上させることができる、データ通信におけるイ
ンターリーブ処理装置に関するものである。
【0002】
【従来の技術】データ通信においてインターリーブを行
なう場合、符号化と併用されることが多い。この場合、
インターリーブを行なうには、一旦、送信装置側の専用
のインターリーブ用記憶部に書き込み、読み出し時には
方向を換えてやることになる。受信装置側では送信装置
側で読み出された方法と同じ手順で書き込みが行われ、
全て書き込まれた時点で読み出して復号を行なう。
なう場合、符号化と併用されることが多い。この場合、
インターリーブを行なうには、一旦、送信装置側の専用
のインターリーブ用記憶部に書き込み、読み出し時には
方向を換えてやることになる。受信装置側では送信装置
側で読み出された方法と同じ手順で書き込みが行われ、
全て書き込まれた時点で読み出して復号を行なう。
【0003】このインターリーブ用記憶部への書き込み
方向と読み出し方向については、図6のインターリーブ
用メモリのマップを示す図によって説明する。
方向と読み出し方向については、図6のインターリーブ
用メモリのマップを示す図によって説明する。
【0004】同図において、a0,0からa0,nまで
の1行はメモリの1アドレスであり、a0,0は1ビッ
トである。なお、送信装置側のインターリーブ用記憶部
への書き込みは1行ごとにm行まで全て行う。そして、
送信装置側の読み出し方向は1列ごとにn列まで全て行
なう。
の1行はメモリの1アドレスであり、a0,0は1ビッ
トである。なお、送信装置側のインターリーブ用記憶部
への書き込みは1行ごとにm行まで全て行う。そして、
送信装置側の読み出し方向は1列ごとにn列まで全て行
なう。
【0005】受信装置側のインターリーブ用記憶部への
書き込みは1列ごとにn列全てまで行う。そして、受信
装置側のインターリーブ用記憶部の読み出しは1行ごと
にm行まで全て行なう。
書き込みは1列ごとにn列全てまで行う。そして、受信
装置側のインターリーブ用記憶部の読み出しは1行ごと
にm行まで全て行なう。
【0006】図7は従来技術の説明図を示すものであ
る。
る。
【0007】同図(a)において、送信装置側の主記憶
部101からデータを取出して符号器102で符号化さ
れ送信装置のインターリーブ用記憶部103に書き込ま
れる。読み出し時には方向を換えてやることになる。そ
して、無線機104,105で受信側と送信側とで無線
で送受信を行う。
部101からデータを取出して符号器102で符号化さ
れ送信装置のインターリーブ用記憶部103に書き込ま
れる。読み出し時には方向を換えてやることになる。そ
して、無線機104,105で受信側と送信側とで無線
で送受信を行う。
【0008】受信した後、受信装置では受信装置のイン
ターリーブ用記憶部106への書き込みアドレスと、イ
ンターリーブ用記憶部106からの読み出しアドレスの
指示をアドレス発生器113において指示される。クロ
ック切替え器112は受信用クロック110と復号用ク
ロック111を切り替えてアドレス発生器113へ適時
のクロックを供給する。受信用クロック110は図8の
従来技術の受信用クロック発生回路によって生成される
インターリーブ用記憶部の書込みアドレスとインターリ
ーブ記憶部の読み出しアドレスの動作クロックである。
復号用クロック111は復号器を動作させるためのクロ
ックである。復号した後は、主記憶部108へデータを
格納する。
ターリーブ用記憶部106への書き込みアドレスと、イ
ンターリーブ用記憶部106からの読み出しアドレスの
指示をアドレス発生器113において指示される。クロ
ック切替え器112は受信用クロック110と復号用ク
ロック111を切り替えてアドレス発生器113へ適時
のクロックを供給する。受信用クロック110は図8の
従来技術の受信用クロック発生回路によって生成される
インターリーブ用記憶部の書込みアドレスとインターリ
ーブ記憶部の読み出しアドレスの動作クロックである。
復号用クロック111は復号器を動作させるためのクロ
ックである。復号した後は、主記憶部108へデータを
格納する。
【0009】同図(b)において、インターリーブ処理
のタイミングを示すものであり、符号化した後、インタ
ーリーブ・ブロック全てをデータ通信して受信した後に
復号を行うものである。
のタイミングを示すものであり、符号化した後、インタ
ーリーブ・ブロック全てをデータ通信して受信した後に
復号を行うものである。
【0010】図9は従来技術のフローチャートを示すも
のである。
のである。
【0011】ステップS101において、送信装置側で
n列全て受信装置側へ送信して停止する。
n列全て受信装置側へ送信して停止する。
【0012】ステップS102において、受信装置側で
n列全て受信する。
n列全て受信する。
【0013】ステップS103において、デインターリ
ーブおよび復号を開始する。
ーブおよび復号を開始する。
【0014】ステップS104において、m行全て終了
したか判断する。全て終了していなければステップS1
03に戻り、全て終了したら処理を終了する。
したか判断する。全て終了していなければステップS1
03に戻り、全て終了したら処理を終了する。
【0015】
【発明が解決しようとする課題】前記のごとく、従来の
技術によるデータ通信におけるインターリーブ処理装置
では次のような問題点がある。
技術によるデータ通信におけるインターリーブ処理装置
では次のような問題点がある。
【0016】1)データ通信において、インターリーブ
を行なう場合には、インターリーブ・ブロック(インタ
ーリーブの行・列の積)全てを受信してから復号を行な
うので、符号化の開始から復号の終了までのインターリ
ーブによるオーバヘッド(処理時間のムダ))があり、
通信効率が悪い。
を行なう場合には、インターリーブ・ブロック(インタ
ーリーブの行・列の積)全てを受信してから復号を行な
うので、符号化の開始から復号の終了までのインターリ
ーブによるオーバヘッド(処理時間のムダ))があり、
通信効率が悪い。
【0017】2)受信側のインターリーブ用メモリ容量
はインターリーブ・ブロック全てに対応できるように大
きな容量が必要になる。
はインターリーブ・ブロック全てに対応できるように大
きな容量が必要になる。
【0018】
【課題を解決するための手段】前記の問題点を解決する
ために、この発明では次のような手段を取る。
ために、この発明では次のような手段を取る。
【0019】1)インターリーブを行なう際に符号化と
併用される場合が多い、受信側の書込みと復号の処理と
のタイミングを同期化する。
併用される場合が多い、受信側の書込みと復号の処理と
のタイミングを同期化する。
【0020】これにより、受信側の書き込みと復号の処
理を同期化させることにより、送信装置が受信装置へ通
信している間に受信装置では復合をしてしまう。これに
より、インターリーブによるオーバーヘッド(処理時間
のムダ)を減少する。さらにインターリーブ用メモリの
容量を削減する。
理を同期化させることにより、送信装置が受信装置へ通
信している間に受信装置では復合をしてしまう。これに
より、インターリーブによるオーバーヘッド(処理時間
のムダ)を減少する。さらにインターリーブ用メモリの
容量を削減する。
【0021】
【発明の実施の形態】この発明は、次に示したような実
施の形態をとる。
施の形態をとる。
【0022】1)図1(a)に示すごとく、復号用のク
ロックとビットクロックとを発生させる受信用クロック
発生手段1と、受信装置のインターリーブ用記憶部への
書き込みアドレスの順番の指示と受信装置のインターリ
ーブ用記憶部からの読み出しアドレスの順番の指示と復
号器への復号開始信号とを発信するアドレス・タイミン
グ発生手段2とを備え、受信データの受信装置側のイン
ターリーブ用記憶部への書き込みと受信装置側のインタ
ーリーブ用記憶部の読み出しおよび復号のタイミングを
同期させる。
ロックとビットクロックとを発生させる受信用クロック
発生手段1と、受信装置のインターリーブ用記憶部への
書き込みアドレスの順番の指示と受信装置のインターリ
ーブ用記憶部からの読み出しアドレスの順番の指示と復
号器への復号開始信号とを発信するアドレス・タイミン
グ発生手段2とを備え、受信データの受信装置側のイン
ターリーブ用記憶部への書き込みと受信装置側のインタ
ーリーブ用記憶部の読み出しおよび復号のタイミングを
同期させる。
【0023】これにより、同図(b)に示すごとく、受
信側では、データの受信終了と、復号の終了とをほぼ同
じくすることができる。
信側では、データの受信終了と、復号の終了とをほぼ同
じくすることができる。
【0024】2)図1ないし図3に示すごとく、受信用
クロック発生手段1は、復号器に入力するクロックを分
周する分周手段3を備え、受信用クロック発生回路のP
LLで発生させる高速なクロックを復号器に入力し、前
記クロックを分周して受信データのビットクロックとす
る。
クロック発生手段1は、復号器に入力するクロックを分
周する分周手段3を備え、受信用クロック発生回路のP
LLで発生させる高速なクロックを復号器に入力し、前
記クロックを分周して受信データのビットクロックとす
る。
【0025】これにより、図4に示すごとく、受信側で
はインターリーブ・ブロックの最後の列(a0,n)が
受信され始めた時点で、復号器の作動を開始して、受信
データの受信速度に対して、インターリーブのマトリク
スの列数(n)に対応する速度で復号する。例えば、2
56アドレス×8ビットのインターリーブの場合は受信
データの受信速度に対して8倍の速度で復号することに
なる。
はインターリーブ・ブロックの最後の列(a0,n)が
受信され始めた時点で、復号器の作動を開始して、受信
データの受信速度に対して、インターリーブのマトリク
スの列数(n)に対応する速度で復号する。例えば、2
56アドレス×8ビットのインターリーブの場合は受信
データの受信速度に対して8倍の速度で復号することに
なる。
【0026】さらに、受信側では、インターリーブ・ブ
ロックの最後の列(a0,n〜am,n)に相当するイ
ンターリーブ用メモリの容量を削減する。
ロックの最後の列(a0,n〜am,n)に相当するイ
ンターリーブ用メモリの容量を削減する。
【0027】
【実施例】この発明による代表的な実施例を図1ないし
図5によって説明する。なお、従来技術と同じ箇所には
同一の符号を付してあり、説明を省略する。
図5によって説明する。なお、従来技術と同じ箇所には
同一の符号を付してあり、説明を省略する。
【0028】図1は本発明の原理図を示す。
【0029】同図において、6は高速なクロックであ
り、後述する受信用クロック発生回路のPLLで発生さ
せて復号器に入力して復号のスピードを指定する信号で
ある。7はイネーブルであり、受信後のインターリーブ
用記憶部の読み出し始めと、復号するタイミングを指示
する信号である。1は受信用クロック発生手段であり、
受信用クロック発生回路のPLLで発生させて復号器に
入力される高速なクロック6と前記クロック6を分周手
段3で分周(1/n)して受信データのビットクロック
とを発生させる。2はアドレス・タイミング発生手段で
あり、受信装置のインターリーブ用記憶部への書込みア
ドレスの順番の指示と、インターリーブ用記憶部からの
読み出しアドレスの順番の指示と、復号器へイネーブル
とを発信する。
り、後述する受信用クロック発生回路のPLLで発生さ
せて復号器に入力して復号のスピードを指定する信号で
ある。7はイネーブルであり、受信後のインターリーブ
用記憶部の読み出し始めと、復号するタイミングを指示
する信号である。1は受信用クロック発生手段であり、
受信用クロック発生回路のPLLで発生させて復号器に
入力される高速なクロック6と前記クロック6を分周手
段3で分周(1/n)して受信データのビットクロック
とを発生させる。2はアドレス・タイミング発生手段で
あり、受信装置のインターリーブ用記憶部への書込みア
ドレスの順番の指示と、インターリーブ用記憶部からの
読み出しアドレスの順番の指示と、復号器へイネーブル
とを発信する。
【0030】図2は本発明の実施例のアドレス発生回路
図を示す。
図を示す。
【0031】同図において、11は受信用クロック発生
回路であり、受信用クロック12として復号のスピード
を指定する復号器の動作クロックであるデコードクロッ
ク15と、分周器13によってデコードクロック15に
対してn列数分に分周してn列の1ビットを受信する受
信データのビットクロック16とを生成するものであ
る。
回路であり、受信用クロック12として復号のスピード
を指定する復号器の動作クロックであるデコードクロッ
ク15と、分周器13によってデコードクロック15に
対してn列数分に分周してn列の1ビットを受信する受
信データのビットクロック16とを生成するものであ
る。
【0032】17は前記受信データのビットクロック1
6を受けて、受信データのm行数をカウントするアドレ
スカウンタである。18は受信されるn列数をカウント
するカウンタである。なお、前記m行数をカウントする
アドレスカウンタ17と前記n列数をカウントするカウ
ンタ18とによって受信装置のインターリーブ用記憶部
の書き込みアドレス20を指示する。21はゲートであ
り、n−1列分受信した時点で、復号開始を復号器に指
示するタイミングの信号であるデコードイネーブル23
を生成する。19は前記受信データのビットクロック1
6を受けて、受信されるn列に対してのm行の1ビット
数をカウントするカウンタであり、インターリーブ用記
憶部の読み出しアドレス22を指示する。
6を受けて、受信データのm行数をカウントするアドレ
スカウンタである。18は受信されるn列数をカウント
するカウンタである。なお、前記m行数をカウントする
アドレスカウンタ17と前記n列数をカウントするカウ
ンタ18とによって受信装置のインターリーブ用記憶部
の書き込みアドレス20を指示する。21はゲートであ
り、n−1列分受信した時点で、復号開始を復号器に指
示するタイミングの信号であるデコードイネーブル23
を生成する。19は前記受信データのビットクロック1
6を受けて、受信されるn列に対してのm行の1ビット
数をカウントするカウンタであり、インターリーブ用記
憶部の読み出しアドレス22を指示する。
【0033】図3は本発明の実施例の受信用クロック発
生回路図を示す。
生回路図を示す。
【0034】同図において、30は送信装置より送信さ
れる受信データである。31は受信データに合わせて発
信クロックを生成するPLLであり、位相検出器(P
D)32と、位相の差を検出してその差分で発信周波数
を変えてやるVCO(発振器)33とを備えており、前
記VCO33から復号用クロックを発生させ、VCO3
3を経由して分周器34で1/nに分周された受信デー
タのビットクロックとを発生させるように構成されてい
る。
れる受信データである。31は受信データに合わせて発
信クロックを生成するPLLであり、位相検出器(P
D)32と、位相の差を検出してその差分で発信周波数
を変えてやるVCO(発振器)33とを備えており、前
記VCO33から復号用クロックを発生させ、VCO3
3を経由して分周器34で1/nに分周された受信デー
タのビットクロックとを発生させるように構成されてい
る。
【0035】図4は本発明の受信側におけるインターリ
ーブ処理を示す図である。
ーブ処理を示す図である。
【0036】同図において、41は受信装置の送信装置
側から送信される受信データである。42は受信データ
を受けて復号開始のタイミングを指示する復号開始信号
(イネーブル)である。43はデインターリーブと復号
を行って復号器に入るデータである。
側から送信される受信データである。42は受信データ
を受けて復号開始のタイミングを指示する復号開始信号
(イネーブル)である。43はデインターリーブと復号
を行って復号器に入るデータである。
【0037】受信装置側では受信データのnー1列分の
受信を終了した時点において、受信用クロック発生回路
で復号開始信号を生成する。そして、n列の1ビット分
を受信するとデインターリーブと復号とを開始する。以
降、n列の1ビット分を受信する毎に1行分(1アドレ
ス)のデインターリーブと復号とを行う。
受信を終了した時点において、受信用クロック発生回路
で復号開始信号を生成する。そして、n列の1ビット分
を受信するとデインターリーブと復号とを開始する。以
降、n列の1ビット分を受信する毎に1行分(1アドレ
ス)のデインターリーブと復号とを行う。
【0038】図5は本発明の実施例のフローチャートを
示す。
示す。
【0039】送信装置側ではステップS01において、
インターリーブ用記憶部のnー1列分を受信装置側へ送
信する。
インターリーブ用記憶部のnー1列分を受信装置側へ送
信する。
【0040】次に、ステップS02において、インター
リーブ用記憶部のn列目の1ビットを送信する。
リーブ用記憶部のn列目の1ビットを送信する。
【0041】次に、ステップS03において、n列目の
m行分の送信を終了したか判断し、終了していなければ
ステップS02に戻り、終了していれば送信を終了す
る。
m行分の送信を終了したか判断し、終了していなければ
ステップS02に戻り、終了していれば送信を終了す
る。
【0042】受信装置側では前記送信装置側のステップ
01を受けて、ステップS04において、nー1列分の
受信を終了してインターリーブ用記憶部に格納する。
01を受けて、ステップS04において、nー1列分の
受信を終了してインターリーブ用記憶部に格納する。
【0043】そして、ステップS05において、受信用
クロック発生回路で復号開始信号を生成する。
クロック発生回路で復号開始信号を生成する。
【0044】次に、前記送信装置側のステップS02を
受けて、ステップS06において、1ビットを受信す
る。この時点で、既に受信している分と合わせて第1行
目が揃い、デインターリーブ(インターリーブの読み出
し)が始められる。
受けて、ステップS06において、1ビットを受信す
る。この時点で、既に受信している分と合わせて第1行
目が揃い、デインターリーブ(インターリーブの読み出
し)が始められる。
【0045】そして、ステップS07において、デイン
ターリーブと復号とを開始する。
ターリーブと復号とを開始する。
【0046】ステップS08において、第1行目(nビ
ット分)の復号を終了する。または、復号器への入力を
終了する。
ット分)の復号を終了する。または、復号器への入力を
終了する。
【0047】ステップS09において、m行全て終了し
たか判断し、終了していなければステップS06に戻
り、終了していれば処理を終了する。
たか判断し、終了していなければステップS06に戻
り、終了していれば処理を終了する。
【0048】
【発明の効果】以上説明したように本発明によれば、次
に示すような効果がある。
に示すような効果がある。
【0049】1)データ通信におけるインターリーブ処
理装置において、復号用のクロックとビットクロックと
を発生させる受信用クロック発生手段と、受信装置のイ
ンターリーブ用記憶部への書き込みアドレスの順番の指
示と受信装置のインターリーブ用記憶部からの読み出し
アドレスの順番の指示と復号器への復号開始信号とを発
信するアドレス・タイミング発生手段とを備え、受信デ
ータの受信装置側のインターリーブ用記憶部への書き込
みと受信装置側のインターリーブ用記憶部の読み出しお
よび復号のタイミングを同期させる。
理装置において、復号用のクロックとビットクロックと
を発生させる受信用クロック発生手段と、受信装置のイ
ンターリーブ用記憶部への書き込みアドレスの順番の指
示と受信装置のインターリーブ用記憶部からの読み出し
アドレスの順番の指示と復号器への復号開始信号とを発
信するアドレス・タイミング発生手段とを備え、受信デ
ータの受信装置側のインターリーブ用記憶部への書き込
みと受信装置側のインターリーブ用記憶部の読み出しお
よび復号のタイミングを同期させる。
【0050】これにより、受信側では、データの受信終
了と、復号の終了とをほぼ同じくすることができるの
で、オーバヘッド(処理時間)を削減することで通信効
率を向上させることができる。
了と、復号の終了とをほぼ同じくすることができるの
で、オーバヘッド(処理時間)を削減することで通信効
率を向上させることができる。
【0051】2)前記受信用クロック発生手段は、復号
器に入力するクロックを分周する分周手段を備え、受信
用クロック発生回路のPLLで発生させる高速なクロッ
クを復号器に入力し、前記クロックを分周して受信デー
タのビットクロックとする。
器に入力するクロックを分周する分周手段を備え、受信
用クロック発生回路のPLLで発生させる高速なクロッ
クを復号器に入力し、前記クロックを分周して受信デー
タのビットクロックとする。
【0052】これにより、受信側ではインターリーブ・
ブロックの最後の列が受信され始めた時点で、復号器の
作動を開始して、受信データの受信速度に対して、イン
ターリーブのマトリクスの列数に対応する速度で復号す
るので、オーバヘッド(処理時間)を削減することがで
きる。
ブロックの最後の列が受信され始めた時点で、復号器の
作動を開始して、受信データの受信速度に対して、イン
ターリーブのマトリクスの列数に対応する速度で復号す
るので、オーバヘッド(処理時間)を削減することがで
きる。
【0053】さらに、受信側では、インターリーブ・ブ
ロックの最後の列に相当するインターリーブ用メモリの
容量を削減することができる。
ロックの最後の列に相当するインターリーブ用メモリの
容量を削減することができる。
【図1】本発明の原理図である。
【図2】本発明の実施例のアドレス発生回路図である。
【図3】本発明の実施例の受信用クロック発生回路図で
ある。
ある。
【図4】本発明の受信側におけるインターリーブ処理を
示す図である。
示す図である。
【図5】本発明の実施例のフローチャートである。
【図6】インターリーブ用メモリのマップを示す図であ
る。
る。
【図7】従来技術の説明図である。
【図8】従来技術の受信用クロック発生回路図である。
【図9】従来技術のフローチャートである。
1:受信用クロック発生手段 2:アドレス・タイミング発生手段 3:分周手段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03M 13/27 H04L 1/00
Claims (2)
- 【請求項1】 データ通信におけるインターリーブ処理
装置において、 復号用のクロックとビットクロックとを発生させる受信
用クロック発生手段(1)と、 受信装置のインターリーブ用記憶部への書き込みアドレ
スの順番の指示と受信装置のインターリーブ用記憶部か
らの読み出しアドレスの順番の指示と復号器への復号開
始信号とを発信するアドレス・タイミング発生手段
(2)とを備え、受信データの受信側のインターリーブ用記憶部への書き
込みのクロックに対して当該受信側のインターリーブ用
記憶部からの読み出し及び読み出した内容についての復
号のクロックをインターリーブのマトリクスの列数
(n)倍になるように高速に選定した上で、 前記書き込みの処理と前記読み出し及び復号の処理とを
同期させると共に、 インターリーブ・ブロックの最後の列が受信され始めた
時点で、既に書き込みの終了している内容について、前
記読み出し及び復号を開始するようにし、受信完了とほ
ぼ同時に復号を完了するようにした、 ことを特徴とするデータ通信におけるインターリーブ処
理装置。 - 【請求項2】前記受信用クロック発生手段(1)は、復
号器に入力するクロックを分周する分周手段(3)を備
え、 PLLで発生させる高速なクロックを復号器に入力し、
前記クロックを分周して受信データのビットクロックと
する、ことを特徴とする請求項1に記載のデータ通信に
おけるインターリーブ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19793696A JP3345552B2 (ja) | 1996-07-26 | 1996-07-26 | データ通信におけるインターリーブ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19793696A JP3345552B2 (ja) | 1996-07-26 | 1996-07-26 | データ通信におけるインターリーブ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041832A JPH1041832A (ja) | 1998-02-13 |
| JP3345552B2 true JP3345552B2 (ja) | 2002-11-18 |
Family
ID=16382765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19793696A Expired - Fee Related JP3345552B2 (ja) | 1996-07-26 | 1996-07-26 | データ通信におけるインターリーブ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3345552B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396832B1 (ko) * | 2000-07-26 | 2003-09-02 | 학교법인 청석학원 | 세미랜덤 인터리버의 데이터 처리방법 |
-
1996
- 1996-07-26 JP JP19793696A patent/JP3345552B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1041832A (ja) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5991857A (en) | Interleaving and de-interleaving of data in telecommunications | |
| US7020757B2 (en) | Providing an arrangement of memory devices to enable high-speed data access | |
| US5384782A (en) | Digital radio receiver with decoding of confidence level information substituted for interleaved data | |
| JPS61281648A (ja) | 多重アクセス動作を有するデイジタル通信におけるランダム・アクセス動作用のコ−ダ・パケツト化器 | |
| JPH0160975B2 (ja) | ||
| KR100648742B1 (ko) | 직렬 통신 시스템 및 방법과, 송신 장치 및 수신 장치 | |
| JPH0239140B2 (ja) | ||
| JPS5940748A (ja) | フレ−ム同期保持装置及びその方法 | |
| JPH02294123A (ja) | エラスティックバッファ回路 | |
| JP3345552B2 (ja) | データ通信におけるインターリーブ処理装置 | |
| US6476738B1 (en) | Block interleave circuit | |
| JPH11167778A (ja) | Hd−dvcrのためのエラー訂正方法及びその装置 | |
| US6201838B1 (en) | Mobile communication system | |
| JPH09261081A (ja) | デパンクチャード回路 | |
| JP2600509B2 (ja) | ディジタル無線伝送方式 | |
| CN1263659B (zh) | 调制方法、调制装置、解调方法和解调装置 | |
| RU2043652C1 (ru) | Устройство для сопряжения эвм с каналом связи | |
| JP3094285B2 (ja) | 符号化率による復元クロック発生装置及びその方法 | |
| JP4239320B2 (ja) | 受信データ再生装置 | |
| JPH04354436A (ja) | データ合成回路 | |
| WO1997041681A1 (en) | Magnetic-tape recording/reproducing arrangement comprising a coding device | |
| JPH1168734A (ja) | インタリーブ装置およびデインタリーブ装置 | |
| JPS6123436A (ja) | 送信装置 | |
| JP2837714B2 (ja) | 可変長符号化復号化方式 | |
| JPH09238087A (ja) | インタリーブ処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |